【課題】入力信号に重畳されたノイズの振幅が予め想定できない場合でも適切な出力信号を得る。
【解決手段】ヒステリシスコンパレータは、入力信号をしきい値ＴＨ１，ＴＨ２に基づいて２値化することを、ヒステリシス幅Ｗ＝ＴＨ１−ＴＨ２を変更しながら行う２値化部２、２値化信号のランレングスをヒステリシス幅Ｗが同じ２値化信号の信号列毎に測定するランレングス測定部４、ランレングス測定部４の測定結果から得られるランレングス度数分布に対して度数の対数変換を、ヒステリシス幅Ｗが同じ２値化信号の信号列毎に行い、対数変換後のランレングス度数分布を最小二乗法により１次関数で近似したときの決定係数を、ヒステリシス幅Ｗが同じ２値化信号の信号列毎に算出する決定係数算出部５、決定係数が最小になるヒステリシス幅Ｗによる２値化信号を、最適な２値化結果として出力する制御部６を備える。 （もっと読む）

【課題】入力信号のひずみが想定もしくは調整できない場合でも適切な出力信号を得る。
【解決手段】ヒステリシスコンパレータは、入力信号をしきい値ＴＨ１，ＴＨ２に基づいて２値化することを、しきい値ＴＨ１，ＴＨ２の中心値を変更しながら行う２値化部２、２値化信号のランレングスを２値化処理時のしきい値が同じ２値化信号の信号列毎に測定するランレングス測定部４、ランレングス測定部４の測定結果からランレングスの分布の特徴値を、２値化処理時のしきい値が同じ２値化信号の信号列毎に算出する特徴値算出部５、２値化信号の立ち上がりから次の立ち下がりまでのランレングスの特徴値と２値化信号の立ち下がりから次の立ち上がりまでのランレングスの特徴値とが最も近くなるしきい値ＴＨ１，ＴＨ２による２値化信号を、最適なしきい値ＴＨ１，ＴＨ２による２値化結果として出力する制御部６を備える。 （もっと読む）

【課題】ノイズの伝搬をより抑制することが可能なシュミット回路を提供する。
【解決手段】シュミット回路１００は、入力信号が入力され、しきい値電圧を可変可能な入力論理回路と、前記入力論理回路の出力信号が入力され、第１のしきい値電圧を有する第１の論理回路Ｃ１と、前記入力論理回路の出力信号が入力され、前記第１のしきい値電圧より小さい電圧である第２のしきい値電圧を有する第２の論理回路Ｃ２と、前記第１の論理回路Ｃ１の出力信号及び前記第２の論理回路Ｃ２の出力信号に応じて、前記入力論理回路のしきい値電圧を調整する可変抵抗回路Ｒ１、Ｒ２と、前記入力信号の電位が前記第１のしきい値電圧と前記第２のしきい値電圧との間の場合はフローティングされたフローティング電位を出力し、前記入力信号の電位が前記第１のしきい値電圧以上若しくは前記第２のしきい値電圧以下の場合は固定電位を出力する第３の論理回路Ｃ３と、を備える。 （もっと読む）

【課題】ヒステリシスコンパレータの閾値の設定範囲を広げる。
【解決手段】一つの実施形態のヒステリシスコンパレータには、電流源２乃至４、比較増幅部１０、基準電圧発生部２１、カレントミラー回路２３、Ｎｃｈ ＭＯＳトランジスタＮＭＴ３、Ｎｃｈ ＭＯＳトランジスタＮＭＴ４、Ｎｃｈ ＭＯＳトランジスタＮＭＴ６、Ｎｃｈ ＭＯＳトランジスタＮＭＴ８、Ｎｃｈ ＭＯＳトランジスタＮＭＴ９、端子Ｐｖｄ、端子Ｐｖ１、端子Ｐｉｎ、端子Ｐｖｓ、及び端子Ｐｏｕｔが設けられる。 （もっと読む）

【課題】 コンパレータ回路から、高耐圧特性を必要とするコンデンサを削減する。
【解決手段】 一端が共通に接続されたコンデンサＣ１〜Ｃ３と、Ｃ１に電圧ＶｒｅｆまたはＶｉｎの何れか一方を順次印加する第１スイッチ回路と、入力端がＣ１〜Ｃ３の接続点に接続されたインバータと、Ｃ１にＶｒｅｆが印加される第１期間に、インバータの入力端と出力端とを接続する第２スイッチ回路と、第１期間の次に、Ｃ１にＶｉｎが印加される第２期間には、インバータの出力レベルを出力し、第１期間には、第２期間の最後におけるインバータの出力レベルを保持して出力する第１ラッチ回路と、第１期間には、Ｃ３にＬレベルの電圧を印加するとともに、Ｃ２にＨレベルの電圧を印加し、第２期間には、Ｃ３にＨレベルの電圧を印加するとともに、Ｃ２にＬまたはＨレベルの電圧を印加する制御回路と、を有する。 （もっと読む）

【課題】ヒステリシス幅を設定できる比較回路、集積回路装置及び電子機器等を提供すること。
【解決手段】比較回路は、第１の入力端子に入力信号ＳＩＮが入力され、第２の入力端子に比較用の基準電圧ＶＲが入力されるコンパレーター１０と、コンパレーター１０の出力信号ＳＱをモニターする制御部２０と、制御部２０からのしきい値電圧制御信号ＳＶＴが入力される電圧生成回路３０とを含み、電圧生成回路３０は、コンパレーター１０の出力信号ＳＱの電圧レベルが第１のレベルである場合には、基準電圧ＶＲとして、ヒステリシス幅を規定する高電位側しきい値電圧又は低電位側しきい値電圧のいずれか一方である第１のしきい値電圧を出力し、出力信号ＳＱの電圧レベルが第２のレベルである場合には、基準電圧ＶＲとして、高電位側しきい値電圧又は低電位側しきい値電圧の他方である第２のしきい値電圧を出力する。 （もっと読む）

【課題】 差動対に入力信号とオフセット電圧を入力し、この差動対に接続される負荷ＭＯＳトランジスタのゲートとドレインをたすき掛け接続する構成のヒステリシスコンパレータは、ＭＯＳトランジスタのサイズを調整することにより任意のヒステリシス幅を得ることができるが、ヒステリシス幅の１／２のオフセット電圧を与えなければならず、かつヒステリシス幅が半導体プロセスのばらつきによって変動してしまうという課題を解決する。
【解決手段】 差入力信号Ｖｉｎと閾値Ｖｔｈが入力される差動対３０と負荷部３１で構成され、ヒステリシス特性を有する第１のコンパレータ部と、負荷部３２と差動対３０で構成され、ヒステリシス特性を有さない第２のコンパレータ部の動作を、ヒステリシスコンパレータの出力Ｖｏｕｔによって切り替えるようにした。第２のコンパレータ部が動作するときは、出力Ｖｏｕｔが遷移する電圧は閾値Ｖｔｈのみで決まるので、半導体プロセスの影響を受けない。 （もっと読む）

【課題】回路規模を大型化することなく、大きな遅延時間を得る。
【解決手段】遅延対象の矩形波の入力信号Ｖinを台形波発生回路１０により台形波信号Ｖcに変換し、その台形波信号の中間電圧よりも高く設定された第１のスレッショルド電圧Ｔｈ1を有するインバータ２１と、中間電圧よりも低く設定された第２のスレッショルド電圧Ｔh2を有するインバータ２２とで、台形波信号Ｖcと第１及び第２のスレッショルド電圧を比較し、インバータ２１とインバータ２2の出力でバッファ回路２３を駆動し、台形波信号Ｖcに同期して反転し、かつ遅延した矩形波の出力信号Ｖoutを生成する。 （もっと読む）

【課題】追加的な製造プロセスを不要としながら一定且つ任意のクランプ電圧を設定できる。
【解決手段】信号入力線６の電圧が参照電圧ＶＨよりも低い場合、信号ＳｃがＬレベル、スイッチ回路１６がオフ、スイッチ回路１７がオンとなり、ＦＥＴ１４、１５がオフする。信号入力線６の電圧が参照電圧ＶＨ以上になると、信号ＳｃがＨレベル、スイッチ回路１６がオン、スイッチ回路１７がオフとなり、クランプ回路４が動作可能となる。入力電圧がさらに上昇してクランプ電圧ＶCL以上になると、ＦＥＴ１３がオンとなり、抵抗１１、端子１ａ、抵抗１２を介してＦＥＴ１３、１４に電流が流れ、それに応じてＦＥＴ１５に電流が流れてクランプ動作する。 （もっと読む）

【課題】入力信号の振幅が当初の想定よりも小さい場合や入力信号の振幅変動が生じた場合でも、適正な出力信号を得ることができるヒステリシスコンパレータを提供する。
【解決手段】電圧レベルが連続的に変化する入力信号を互いに異なる電圧レベルを有する２つの閾値電圧に基づいて２値化判定し、この判定結果に応じた出力信号を生成するヒステリシスコンパレータであり、入力信号のトップピークを検出し、トップピークに応じたトップピーク検出電圧を生成するトップピーク検出部と、入力信号のボトムピークを検出し、ボトムピークに応じたボトムピーク検出電圧を生成するボトムピーク検出部と、トップピーク検出電圧の電圧レベルとボトムピーク検出電圧の電圧レベルの範囲内で第１および第２の閾値電圧を生成する閾値電圧生成部と、第１および第２の閾値電圧と入力信号の電圧レベルを比較して入力信号を２値化判定し、この判定結果に応じた出力信号を生成する電圧比較部と、を含む。 （もっと読む）

【課題】しきい値のばらつきを低減させ、入力される２信号の間に所定のオフセット電圧が発生したことを検出する高速かつ高精度なオフセット付きの電圧比較回路、その電圧比較回路を有する半導体集積回路及び電子機器を得る。
【解決手段】定電流回路１２と差動入力回路１１の一方の入力トランジスタＭ１との間に接続された抵抗Ｒ１を備え、電流制御回路４によって、該抵抗Ｒ１の両端電圧差が基準電圧Ｖｒｅｆの所定値Ｖａで一定になるように、各入力トランジスタＭ１及びＭ２にバイアス電流を供給する定電流回路１２をなすＰＭＯＳトランジスタＭ３から出力される電流が制御されるようにした。 （もっと読む）

【課題】受信結果を監視しながらパルス検出感度を自動調整することができるパルス検出装置を実現する。
【解決手段】入力信号の誤検出を防止するパルス検出装置に関する。ヒステリシスを調整可能なヒステリシスコンパレータで入力信号をパルス信号として検出するパルス入力検出部と、パルス信号の周波数を算出するパルス入力処理部と、この周波数を監視し、ヒステリシスコンパレータのヒステリシスを調整する調整データを制御する調整制御部と、調整データを記憶手段に保持するとともに、調整制御部の指令によりパルス入力検出部に調整データを出力するドライブ制御部とを設けた。 （もっと読む）

【課題】従来のヒステリシス入力回路は等価的にＰ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴのインバータ回路のβ比を変えて、ロジックレベルのヒステリシスを作っていたが、この方式では電源電圧が低下するとヒステリシス幅が極端に小さくなった。また、電源電圧の広範囲の変動に対してヒステリシス幅を確保することは難しかった。また、ロジックレベルを形成するのにＰ型とＮ型ＭＯＳＦＥＴを用いるので形状比の設定にやや無理があり、また製造工程でのバラツキの影響を受けやすかった。
【解決手段】入力インバータ回路と正極の電源にＰ型、Ｎ型ＭＯＳＦＥＴ、負極の電源にＮ型、Ｐ型ＭＯＳＦＥＴと、及び前状態を過渡的にでも記憶・遅延する遅延回路を設け、前状態により、前記各ＭＯＳＦＥＴをオン・オフすることにより、ヒステリシス特性を得る。電圧特性が異なるＭＯＳＦＥＴを使い分けることにより、前述の課題が解消できた。 （もっと読む）

【課題】待機中の暗電流を無くし、且つ、ノイズに強い入力処理回路を提供すること。
【解決手段】入力端子１０１と出力端子１０２との間に、入出力特性にヒステリシスを付与したコンパレータ１１０を配置してなる入力処理回路１００であって、入力端子１０１にＣＭＯＳシュミット１２０を接続し、ＣＭＯＳシュミット１２０の閾値を、立ち上がりエッジ検出時において、コンパレータ１１０よりも低く設定し、ＣＭＯＳシュミット１２０からの出力信号を、コンパレータ１１０の動作状態を制御するイネーブル信号ＥＢ１に用いるようにした。 （もっと読む）

【課題】 入力信号を二値波形に整形して出力する波形整形回路において、入力信号の中間電圧等を基準として上下対称にスレッショルド値を調節することができる波形整形回路を提供すること。
【解決手段】 前記入力信号と閾値との比較結果に応じて第１の電圧又は第２の電圧を出力する比較器と、前記閾値を生成する閾値生成部と、を備え、前記閾値生成部は、基準電圧を生成する基準電圧生成部を有し、前記比較器の出力が第１の電圧のときには前記閾値を基準電圧に対して所定値高い電圧に切り換え、前記比較器の出力が第２の電圧のときには前記閾値を前記基準電圧に対して前記所定値低い電圧に切り換える。 （もっと読む）

【課題】ヒステリシスを有するコンパレータを提供すること。
【解決手段】一実施形態においてコンパレータは、入力電圧及び基準電圧を受け取り第１の差動出力を生成する第１の差動入力段と、差動入力を有し第２の差動出力を生成する第２の差動入力段とを有する。コンパレータ段は、第１の差動出力及び第２の差動出力に応答し、コンパレータ出力を生成する。コンパレータはヒステリシス制御回路を更に有し、ヒステリシス制御回路はその構成要素として、１）第２の差動入力段の差動入力間に接続された抵抗器及びヒステリシス調整電圧、２）第１の電圧発生器及び第２の電圧発生器、並びに３）コンパレータ出力の制御により、第１の電流発生器と第２の電流発生器の異なる組み合わせを作動させ、抵抗器を流れる第１の電流又は第２の電流を誘導する、少なくとも１つのスイッチを有する。 （もっと読む）

【課題】 簡単な構成により、入力電圧がゆっくり変化する場合に反転回路の閾値電圧を可変させ、ヒステリシスを発生できるようにする。
【解決手段】 入力信号を受けて当該入力信号の反転信号を出力する第１反転回路２と、この第１反転回路からの出力を受けて反転信号を出力する第２反転回路３と、複数の定電流源とこれらの切り替えを行う切替手段を備え第１反転回路２へ供給する電流を切り替える電流切替部と、この電流切替部における電流の切り替えを制御する電流制御部とを有する構成とする。 （もっと読む）