説明

Fターム[5J042CA26]の内容

論理回路 (4,317) | 論理回路の構成要素 (2,115) | 基本論理回路 (744) | 排他的オア回路 (75)

Fターム[5J042CA26]に分類される特許

1 - 20 / 75


【課題】所望の論理回路を構成する記憶素子ブロックの総量を減らすことを図る。
【解決手段】N(Nは、2以上の整数)本のアドレス線と、N本のデータ線と、複数の記憶部であって、各記憶部は、前記N本のアドレス線から入力されるアドレスをデコードしてワード線にワード選択信号を出力するアドレスデコーダと、前記ワード線とデータ線に接続し、真理値表を構成するデータをそれぞれ記憶し、前記ワード線から入力される前記ワード選択信号により、前記データを前記データ線に入出力する複数の記憶素子を有する、複数の記憶部と、を備え、前記記憶部のN本のアドレス線は、前記記憶部の他のN個の記憶部のデータ線に、それぞれ接続するとともに、前記記憶部のN本のデータ線は、前記記憶部の他のN個の記憶部のアドレス線に、それぞれ接続する半導体装置が提供される。 (もっと読む)


【課題】素子数が少なく、遅延が小さく、ドライバ能力を有するXORゲート回路を提供する。
【解決手段】論理回路1は、電源電位VPERIとノードn1の間に接続されたトランジスタT1と、電源電位VPERIとノードn2の間に接続されたトランジスタT2と、電源電位VSSとノードn3の間に接続されたトランジスタT3と、電源電位VSSとノードn4の間に接続されたトランジスタT4と、ノードn1とノードn3の間に直列接続されたトランジスタT5,T7と、ノードn1とノードn3の間に直列接続されたトランジスタT9,T11と、ノードn2とノードn4の間に直列接続されたトランジスタT6,T8と、ノードn2とノードn4の間に直列接続されたトランジスタT10,T12とを備える。出力信号Yは、トランジスタT5,T7の接続点及びトランジスタT6,T8の接続点から取り出される。 (もっと読む)


【課題】入力信号の状態が適正であるかを確認することができる、ラッチ回路、トリミング回路、システム、判定プログラム、確認方法、及び判定方法を提供する。
【解決手段】トリミング回路14の読出回路20から出力されるトリミング素子であるヒューズ素子H1の状態に応じた入力信号I1が入力されるラッチ回路22を、ラッチ回路L1と、ラッチ回路L2と、一致確認回路26と、で構成している。ラッチ回路L1は、入力信号I1の論理値をタイミングT1で保持して、保持した論理値に応じた出力信号O1をトリミング回路14の外部に出力する。ラッチ回路L2は、タイミングT1よりも遅いタイミングT2で保持して、保持した論理値に応じた出力信号O2を出力する。一致確認回路26は、排他的論理和回路30により構成されており、出力信号O1と出力信号O2とが一致しているか否かを示す一致判定信号X1を外部の判定回路18に出力する。 (もっと読む)


【課題】電源が遮断されてもデータが保持される新規な論理回路を提供する。また、消費電力を低減できる新規な論理回路を提供する。
【解決手段】2つの出力ノードを比較する比較器と、電荷保持部と、出力ノード電位確定部とを電気的に接続することにより、論理回路を構成する。それにより、電源が遮断されてもデータが保持される論理回路を得ることができる。また、論理回路を構成するトランジスタの総個数を低減させることができる。更に、酸化物半導体を用いたトランジスタとシリコンを用いたトランジスタを積層させることで、論理回路の面積の削減が可能になる。 (もっと読む)


【課題】電源電位の供給が遮断されたときでもコンフィギュレーションデータの保持が可能で、電源投入後の論理ブロックの起動時間が短い、低消費電力化が可能なプログラマブルロジックデバイスを提供すること。
【解決手段】プログラマブルスイッチのメモリ部のトランジスタに、トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワイドバンドギャップ半導体である酸化物半導体材料を用いて当該トランジスタを構成する。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、電源電位の供給が遮断されたときでもコンフィギュレーションデータを保持することが可能となる。 (もっと読む)


【課題】セット全体のコストダウンや小型化、ないしは、起動時間の短縮を実現することが可能なリコンフィギュラブルロジック装置を提供する。
【解決手段】リコンフィギュラブルロジック装置において、ルックアップテーブル11は、コンフィギュレーションデータを不揮発的に記憶する手段として、強誘電体素子のヒステリシス特性を利用した不揮発性フリップフロップFFを有する。コンフィギュレーションデータは、ルックアップテーブル11に任意の入出力論理値表を実装するための設定データであり、プログラミングによって設定される。 (もっと読む)


【課題】好適なPLDを提供すること。
【解決手段】PLDと論理セルの中の一個とから成る装置であって、PLDはアレイの行と列とに配列された複数のCLBとアレイのCLBを互いに接続する複数のCLB間ラインを含み、複数のCLBの各々は論理セルの第一スライスと論理セルの第二スライスを有し、アレイに於ける一つの行のCLBの論理セルの第一スライスと論理セルの第二スライスは夫々第一搬送チエインと第二搬送チェインによって互いに接続されて居り、上記論理セルのなかの一個は、上記一個の論理セルに与えられる入力のセットに論理機能を移植するための一個以上のルックアップテーブルと、搬入信号を受信し、第一搬送チェインの一部を成す搬出信号を生成するように構成された算術論理回路と、第一出力レジスタと、第二出力レジスタとを含み、論理セルによって生成される出力のセットは第一出力レジスタと第二出力レジスタの間に分割される、装置。 (もっと読む)


【課題】プログラマブルロジックデバイス上またはこれと結合して設けられるクロックデータリカバリ回路の提供
【解決手段】プログラマブルロジックデバイス(“PLD”)が多数のCDRシグナリングプロトコルのうちの任意のものによって交信することを可能にするため、このPLDにプログラマブルクロックデータ復元(“CDR”)回路を装備する。CDR回路は、PLD内に内蔵するか、完全あるいは部分的に独立した集積回路とすることができる。この回路は、CDR入力、CDR出力、またはそれらの両方を行うことができる。CDR機能は、例えば非CDR低電圧作動シグナリング(“LVDS”)等のその他の非CDRシグナリング機能と組合わせて提供することができる。この回路は、大規模なシステムの一部とすることができる。 (もっと読む)


【課題】本発明は、スイッチボックスを有する周辺接続ネットワークに外部接続され、プログラム可能な入出力ブロックに接続され、論理関数を実行する再構成可能な論理セルの相互接続配列に関する。
【解決手段】論理セル[i,j]は、1次元i行(i=1〜d)、2次元j列(j=1〜w、d≧2かつw=2又はd=2かつw≧2)となるように配列され、第1及び第2入出力を含み、論理セルそれぞれの第1入出力は、接続ネットワークに接続され、論理セルそれぞれの第2入出力は、第1及び最終の行列がそれぞれd>2又はw>2となる場合を除いて、他の異なる行列の論理セルに接続され、w=2となる両列の間で、かつd=2となる両行の間で、かつ一方向及び逆方向に沿って引き続いて周期的に振動する交差相互接続トポロジを通過して、論理関数の論理深度が、1かつ2×dの間で、又は1かつ2×wの間で構成される。 (もっと読む)


【課題】論理回路のコンフィグレーションを効率よく行うことが出来るコンフィグレーション装置を提供する。
【解決手段】FPGA部200に含まれる複数のFPGAの各々にテスト用の論理回路を構築するためのテスト用コンフィグレーションデータ111と、複数の正式用デバイスデータ112aとからなる正式用コンフィグレーションデータ112を保持するデータ保持部110と、複数のFPGAに論理回路を構築するコンフィグレーション制御部120と、テスト用デバイスデータにより電子回路が構築された複数のFPGA間の入出力特性を測定し、複数のテスト用デバイスデータから特定のデバイスデータを抽出するコンフィグレーション選択部130とを備え、コンフィグレーション制御部120が、抽出されたテスト用デバイスデータ111aに対応づけられた正式用デバイスデータ112aにより、複数のFPGAに論理回路を構築する。 (もっと読む)


【課題】本発明は、高速動作が可能な半導体メモリ装置のデータ整列回路を提供する。
【解決手段】本発明の半導体メモリ装置のデータ整列回路は、アドレスグループ、クロック及びレイテンシ信号に応じて、第1の制御信号グループを生成する第1の制御部;前記アドレスグループ、前記クロック及び前記レイテンシ信号に応じて、第2の制御信号グループを生成する第2の制御部;前記第1の制御信号グループに応じて、並列データグループを第1の直列データグループに整列する第1の整列部;及び、前記第2の制御信号グループに応じて、前記並列データグループを第2の直列データグループに整列する第2の整列部を含む。 (もっと読む)


【課題】伝播遅延時間の短縮を図り高速化に対応可能とした論理回路の提供。
【解決手段】論理信号をそれぞれ入力とする第1及び第2の入力端子A、Bを有し、ソースがそれぞれに対応する第1及び第2の入力端子A、Bに接続され、ゲートが、第2及び第1の入力端子B、Aに交差接続された第1及び第2のMOSトランジスタNM1、NM2を備え、第1及び第2のMOSトランジスタNM1、NM2のドレインが共通接続され、第1の電源VDDと、第1及び第2のMOSトランジスタNM1、NM2のドレインの共通ノードN1との間に接続され、リセット信号/RESETをゲートに受けリセット時に導通するMOSトランジスタPM1を備え、さらに共通ノードN1を入力端に接続してなるインバータINVを備えている。 (もっと読む)


XOR回路は、第2の入力ノードによって制御されるパスゲートを備える。そのパスゲートは、制御されたとき、第1の入力ノードに存在するロジック状態のバージョンを出力ノードに通すように接続されている。伝送ゲートが、第1の入力ノードによって制御される。その伝送ゲートは、制御されたときに、第2の入力ノードに存在するロジック状態のバージョンを出力ノードに通すように接続されている。プルアップロジックが、第1及び第2の入力ノードの両方によって制御される。そのプルアップロジックは、第1及び第2の入力ノードの両方がハイのときに、出力ノードをロウに駆動するように接続されている。XNOR回路は、プルアップロジックが、第1及び第2の入力ノードの両方がハイときに出力ノードをハイに駆動するように接続されたプルダウンロジックに置換されることを除いて、XOR回路と同様に画定される。
(もっと読む)


【課題】従来のプログラマブルな半導体装置であるFPGAやMPLDはコストパフォーマンスが悪く、かつ長い信号線に対する配慮が不充分であった。
【解決手段】メモリと、アドレス−データ対を有する複数のMLUTから構成されるMLUTブロックにフリップフロップを内蔵した。また隣接するMLUT間の近距離配線には交互配置配線を導入し、隣接していないMLUT間の配線には専用の離間配線、更にはトーラス配線網を設けた。 (もっと読む)


【課題】 部品点数が少なく、簡単な回路で構成でき、複数の楽音信号を1本の信号経路で送信又は受信できる楽音信号送信装置及び楽音信号受信装置を提供する。
【解決手段】 1ビットA/D変換部1L及び1Rにより、電子楽器などから入力された複数のアナログ楽音信号は各々1ビットデジタル信号に変換され、重み付け部2L及び2Rによりこれらの各1ビットデジタル信号は重み付け加算されて、出力部3により出力されることになると共に、受信部4により受信された重み付け加算信号は、分離部5により各1ビットデジタル信号に分離変換され、さらにD/A変換部6により、アナログ信号に復調されることになる。 (もっと読む)


【課題】可変論理機能を実現するための記憶回路を論理回路と等価な回路として扱う構成において可変論理に対する機能設定の負担を軽減する。
【解決手段】半導体装置はアクセス制御装置(2)の制御を受ける機能再構成メモリ装置(8)を有し、機能再構成メモリ装置はアクセス制御装置からのアクセス要求を受け、インタフェース制御回路に複数の機能再構成セル(20)と機能再構成セルに一対一対応で設けられ機能再構成セルからの出力を受けて演算を行う可変演算セル(101)が接続される。機能再構成セルの制御回路は第1の動作モードで記憶回路の制御フィールドとデータフィールに初期設定された真理値データのようなデータを、第2の動作モードにおいて制御フィールドのデータに基づいて自律的に制御することによって論理動作を行う。可変演算セルは記憶回路の制御フィールドから出力される制御データなどに基づいて演算動作が可能にされる。 (もっと読む)


【課題】消費電力の少ない電子回路を提供する。
【解決手段】第1内部クロック信号CLK1の論理値に応じて信号を通過または保持する第1ラッチ回路11と、第1ラッチ回路11に従属接続され、第1ラッチ回路11と逆の動作特性により第1内部クロック信号CLK1の論理値に応じて信号を通過または保持する第2ラッチ回路12とを有する第1ラッチ回路群13と、第1ラッチ回路11の信号入力端における信号の論理値と第2ラッチ回路12の信号出力端における信号の論理値とを比較し、第1ラッチ回路11の信号入力端における信号の論理値と第2ラッチ回路12の信号出力端における信号の論理値とが同一の場合は一定の論理値信号を第1内部クロック信号CLK1として出力し、異なる場合はクロック信号CLKを第1内部クロック信号CLK1として出力する第1クロック制御手段14とを具備している。 (もっと読む)


【課題】外部配線と複数の論理セルを含む論理セル群とを相互に接続する相互接続構造、および相互接続構造を有する論理回路装置に関し、論理のファンクション表現の柔軟性を低下させることなく配線リソースのオーバヘッドを低減させることを目的とする。
【解決手段】論理回路装置における相互接続部1が、外部配線と論理セル群2の入力線と相互接続関係を規定する接続規定手段を有し、論理セル群の複数の論理セルの中で対象となるファンクションを考慮して、論理のファンクション表現に関する柔軟性を保ちつつ、相互接続部の入力線の数が相互接続部の出力線の数より少ない構成、および、接続規定手段により規定される組み合わせ数が相互接続部の入出力の全ての組み合わせ数より少ない構成の少なくとも一方が実現されるように構成される。複数の論理回路装置のクラスタ化により形成されるクラスタ構造を有する論理回路装置も提供される。 (もっと読む)


【課題】フォルト検出回路において、回路規模を低減し、故障や誤動作がどの部分で起こっているのかを明らかにできるようにする。
【解決手段】論理回路20を自己双対関数によって設計し、外部から同じ内容のデータを2回入力する。論理回路20では、転送1回目のデータが反転されずに演算され、この結果が第4フリップフロップ32に保持され、転送2回目のデータが反転されて演算され、この結果が第3フリップフロップ31に保持される。これにより、出力側エラー検出回路34によって、第4フリップフロップ32に保持されたデータと、第3フリップフロップ31に保持されたデータとが比較され、各データが異なるときにはエラーが出力される。 (もっと読む)


【課題】フリップフロップのソフトエラー耐性を向上することが可能な半導体集積回路を提供する。
【解決手段】制御回路が、クロック信号生成回路に第1のクロック信号および第2のクロック信号を制御させて、第1のデータ保持端子に保持されたデータの論理と第2のデータ保持端子に保持されたデータの論理とを同じにし、その状態で、スイッチ回路をオンする。その後、スイッチ回路をオンさせた状態のまま、エラー検出回路が、第1のデータ保持端子の論理と第2のデータ保持端子の論理とを検知する。 (もっと読む)


1 - 20 / 75