【課題】本発明は、スタンバイ時におけるリーク電流を削減し、動作遷移時における貫通電流の発生及び誤動作を防止する。
【解決手段】それぞれＰチャネル及びＮチャネルＭＯＳトランジスタを有し、前段の出力信号が後段に入力信号として供給されるように多段接続された複数のＭＯＳ型回路12〜15と、複数のＭＯＳ型回路のうち、最終段からみて奇数段目のＭＯＳ型回路15、13それぞれの電源供給ノードと電源電圧ＶＤＤの供給ノードとの間に挿入されたトランジスタ16と、複数のＭＯＳ型回路のうち、最終段からみて偶数段のＭＯＳ型回路14、12それぞれの電源供給ノードと電源電圧ＶＤＤの供給ノードとの間に挿入されたトランジスタ17と、それぞれスタンバイ状態にされている複数のＭＯＳ型回路12〜15をスタンバイ状態からアクティブ状態に復帰させる際に、始めにトランジスタ17が導通し、この後、トランジスタ16が導通するように制御する制御回路20とを具備する。 （もっと読む）

【課題】 単一または複数のコンピュータの動作を監視して当該コンピュータをリセットする機能を有するコンピュータ監視装置に関し、リセットラインに接続されるコンピュータの数を増加させた場合でも、出力回路部の出力レベルが低下するのを防止し、貫通電流等により出力回路部のトランジスタが破壊されるのを防止することを目的とする。
【解決手段】 第１の電源と第２の電源との間にプッシュプル形式で接続される第１のトランジスタ11と第２のトランジスタ12を含み、当該トランジスタのいずれか一方からリセット信号を供給する出力ノードを有する出力回路部１と、出力ノードのレベルを検出する出力レベル検出部２と、出力レベル検出部の検出結果に応じて、入力ノードから当該トランジスタのいずれか一方に入力される入力信号のレベルを変化させ、当該トランジスタのいずれか一方を動作状態から非動作状態に切り替える入力レベル制御部３とを備える。 （もっと読む）

【課題】 駆動回路の回路規模や素子数の増大を抑制する。
【解決手段】 ソースドライバ１７には、タイミング回路１９、レベルシフト回路Ｌ１乃至Ｌ４、レベルシフト回路Ｌ００、レベルシフト回路Ｌ０４、レベルシフト回路ＬＭ−４、出力バッファ回路Ｂｕ１乃至Ｂｕ５、出力バッファ回路ＢｕＭ、出力端子Ｏｕｔ１乃至Ｏｕｔ５、及び出力端子ＯｕｔＭが設けられている。
レベルシフト回路Ｌ００、レベルシフト回路Ｌ０４、及びレベルシフト回路ＬＭ−４は、それぞれ出力バッファ回路Ｂｕ１乃至Ｂｕ５、ＢｕＭの隣接する４個に、例えば、レベルシフト回路Ｌ００は出力バッファ回路Ｂｕ１乃至Ｂｕ４に接続されている。レベルシフト回路Ｌ１乃至Ｌ４は、レベルシフト回路Ｌ００、レベルシフト回路Ｌ０４、及びレベルシフト回路ＬＭ−４を補完する役目を有し、それぞれ隣接する４つ出力端子の内のひとつに接続されている。 （もっと読む）

【課題】ＣＭＯＳゲートのみで貫通電流を防止するレベルシフタ回路を提供する。
【解決手段】入力端子５０からの入力信号Ｖinと遅延部２１で遅延させた入力信号Ｖin’を、第１の電源電圧の低電位電圧ＶＤＤＬが供給されるＮＯＲゲート２２とＡＮＤゲート２３に入力、各々出力をゲート電圧ＶＧ１とゲート電圧ＶＧ２とする。レベルシフト部１０用で、第２の電源電圧の高電位電圧ＶＤＤＨが供給される第２の電源電圧端子３０に接続されたＰＭＯＳトランジスタ１，２のゲートとドレインを交差接続し、各々のドレインとソースが接地端子４０に接続されたＮＭＯＳトランジスタ４，５のドレインとを接続する。ＮＭＯＳトランジスタ４，５のゲートにはＮＯＲゲート２２出力とＡＮＤゲート２３出力を接続する。ＮＭＯＳトランジスタ５のドレイン電圧ＶＤ２をＰＭＯＳトランジスタ３とＮＭＯＳトランジスタ６に接続し、出力信号Ｖoutを出力端子７０から出力する。 （もっと読む）

【課題】 高速動作と低消費電力を両立させることが可能なドライバ回路を提供する。
【解決手段】 低電位側電源を基準とした論理信号Ｘが入力されて、高電位側電源Ｖｃｃを基準とした論理信号Ｙを生成するドライバ回路であり、レベルシフト回路１０、出力回路２０、第１の検出制御回路３０、および第２の検出制御回路４０から構成される。ここでは、レベルシフト回路１０に入力する論理信号Ｘおよび反転された論理信号Ｘ^*によって、プルダウン回路２１とトランジスタＱ１１，Ｑ２１とを相補的にオンオフ駆動し、第１の検出制御回路３０からの制御信号ｏｕｔ１に基づいて駆動回路１１を流れるドレイン電流Ｉ１を制御するとともに、第２の検出制御回路４０からの制御信号ｏｕｔ２に基づいてプルダウン回路２１を流れるドレイン電流Ｉ２を制御している。 （もっと読む）

【課題】 消費電力の増大を防止することが可能な入出力回路および半導体入出力装置を提供する。
【解決手段】 トライステート出力回路（入出力回路）１は、イネーブル信号ｏｅに基づいて出力パッドＰＡＤｏを駆動するＰ−ＭＯＳトランジスタ６５と、Ｐ−ＭＯＳトランジスタ６５のゲートに接続されたノードｐｇの電位を制御するためのＰ−ＭＯＳトランジスタ６４と、イネーブル信号ｏｅの信号レベルが遷移した際に所定時間幅のパルス信号ｏｅ５および−ｏｅ５を出力するワンショットパルス発生回路１０と、パルス信号ｏｅ５および−ｏｅ５が出力されている期間、Ｐ−ＭＯＳトランジスタ６４を制御するためのバイアス電圧Ｖbiasを生成し、バイアス電圧ＶbiasをＰ−ＭＯＳトランジスタ６４のゲートに印加するバイアス回路３０とを有する。 （もっと読む）

第１の制御電位設定手段（１）は入力信号（ＩＮ）が論理閾値の近傍に達したときに第２の制御電位（Ｎ３）との大小関係が逆転する第１の制御電位（Ｎ２）を生成する。第２の制御電位設定手段（２）は、入力信号（ＩＮ）の変化に応じて入力信号（ＩＮ）と同方向に変化する第２の制御電位（Ｎ３）を生成する。出力手段（３）は、トランジスタ（Ｑ５，Ｑ６）からなり、第１の制御電位（Ｎ２）と第２の制御電位（Ｎ３）とリセット信号（ＲＳＥＴ）とに基づいて所定の電位の出力信号（ＯＵＴ）を生成する。リセット手段（４）は、波形整形回路の動作時にトランジスタ（Ｑ６）をオフにする。
（もっと読む）

【課題】 低電圧電源から供給される電源電圧ＶＤＤが推奨動作電源電圧より低下しても、ＣＭＯＳ出力部等のプッシュプル出力部での貫通電流の発生を防ぐ駆動回路を提供する。
【解決手段】 ソースが高電圧電源に接続されドレインがＩＮ４に接続されゲートがＩＮ５に接続されたＰ型ＭＯＳトランジスタ２、ソースが高電圧電源に接続されドレインがＩＮ５に接続されゲートがＩＮ４に接続されたＰ型ＭＯＳトランジスタ３、ソースが接地されドレインがＩＮ４に接続されゲートが低電圧信号を受けるＮ型ＭＯＳトランジスタ５、及び、ソースが接地されドレインがＩＮ５に接続されたＮ型ＭＯＳトランジスタ６を有するレベルシフト部１３と、Ｐ型ＭＯＳトランジスタ１及びＮ型ＭＯＳトランジスタ４を有するＣＭＯＳ出力部１４とを備え、Ｐ型ＭＯＳトランジスタ２の駆動電流は、Ｎ型ＭＯＳトランジスタ５の駆動電流より大きい。 （もっと読む）

【課題】集積回路に組み込む新規なデッドタイム生成器であって、集積回路が、ハイサイドゲートドライバとローサイドゲートドライバとを含むものを提供すること。
【解決手段】本デッドタイム生成器は、ハイサイドゲートドライバとローサイドゲートドライバが、出力スイッチのオン時間の間にデッドタイムが生じるように出力スイッチを駆動する。また、デッドタイム設定要素が接続されている外部のデッドタイム設定端子を有する回路を集積回路の内部に備えている。更に、デッドタイム生成器は、デッドタイム設定端子におけるある範囲のデッドタイム設定値に対する段階的なデッドタイムを提供する回路を備えている。デッドタイム生成器は、デッドタイム設定端子における複数の範囲のデッドタイム設定値に対する、対応する複数の段階的なデッドタイムを生じさせる。 （もっと読む）

【課題】 ＬＳＩのパワーオルエリアの電源投入・遮断時に貫通電流や誤動作を発生させることなく、確実に電源遮断状態に移行させる。
【解決手段】 パワーオフエリアにマスクレジスタ１９を設け、電源遮断の前にこのマスクレジスタ１９に“Ｌ”のマスク信号をセットする。バックアップエリア側では、パワーオフエリアから与えられるマスク信号を保持すると共に、このマスク信号が無電圧状態となったときには“Ｌ”を保持するラッチ回路３３Ａを設け、このラッチ回路３３Ａで保持したマスク信号を用いて、パワーオフエリア側との間の入出力信号をマスクする。 （もっと読む）

【課題】電源端子と基準電位点間に並列接続される複数の出力バッファに適用した場合、同時スイッチング時における貫通電流の大きさを減少でき、電源の電流容量が少なくて済み、また外部負荷によらず貫通電流を抑制可能とする。
【解決手段】電源端子と基準電位点間に並列接続された複数の出力バッファと、これらの出力バッファのうち第１の出力バッファを除く他の出力バッファの入力側に設けられる複数の判定回路で構成され、第ｎ(ｎはｎ≧２の整数)の出力バッファの入力側の判定回路は、第１〜第ｎ−１の出力バッファがスイッチング中であるか否かを判定し、前記第１〜第ｎ−１の出力バッファのいずれかがスイッチング中であると判定した場合には、前記第ｎの出力バッファのスイッチングが前記第１〜第ｎ−１の出力バッファのいずれかのスイッチングと同時に行われないように制御する判定手段とを備える。 （もっと読む）

【課題】外乱ノイズや寄生容量の影響を受けにくく、貫通電流によるスイッチングデバイスの破壊を抑制するゲートドライブ回路を得る。
【解決手段】パルス信号からデッドタイム期間が削除されたデッドタイム信号を入力し、エッジトリガ回路１３は、パルス信号からデッドタイム期間を削除したデッドタイム信号を入力しデッドタイム信号の立上りエッジ信号と立下りエッジ信号とを生成し、レベルシフト回路１５は、デッドタイム信号とその反転信号と立上りエッジ信号と立下りエッジ信号とを入力し、これらの４つの信号に基づいてスイッチングデバイス７１の駆動信号を生成する。 （もっと読む）

【課題】ＣＭＯＳインバータの貫通電流は、このインバータを用いた装置の電力消費量を増大させ、特に携帯機器においては電池の寿命を短くする。
【解決手段】従来のＣＭＯＳインバータと同じ回路のＰ-ＭＯＳＴＱ１のソースＳ回路に、別のＰ-ＭＯＳＴＱ３を直列に追加接続し、そのゲートと回路の入力端間を遅延回路Ｚ１で接続し、また、前記ＣＭＯＳインバータのＮ-ＭＯＳＴＱ２のソース回路に、別のＮ-ＭＯＳＴＱ４を直列に追加接続してそのゲートと回路の入力端間を遅延回路Ｚ２で接続した回路構成にする。 （もっと読む）

ＤＣ−ＤＣ変換器は、入力端子（３７）と接地端子（３８）との間に直列に接続された２つの電界効果トランジスタ（３５，３６）を有する。両方のトランジスタ（３５，３６）がオフとなるときの不感時間の調整は、トランジスタ（３５，３６）の一方又は双方のドレイン（３９，４４）及びソース（４３，４０）に直接かけられてケルビンフィードバック接続部（７１，７２，６７，６８）を設けることによって行い、信号ラインの抵抗及びインダクタンスを回避するようにしている。
（もっと読む）