【課題】回路面積の縮小を図りつつ、待機電流をカットオフすることが可能な出力回路を提供する。
【解決手段】出力回路は、第１の電源にソースが接続された出力ｐＭＯＳトランジスタを備える。出力回路は、第１の出力ｐＭＯＳトランジスタのドレインと接地との間に接続された出力ｎＭＯＳトランジスタを備える。出力回路は、出力ｐＭＯＳトランジスタのドレインと前記出力ｎＭＯＳトランジスタのドレインとの間に接続された出力端子を備える。出力回路は、前記出力ｐＭＯＳトランジスタのオン／オフを制御するための第１のゲート制御信号を第１のゲート制御端子から出力する第１のレベルシフタ回路を備える。出力回路は、前記出力ｎＭＯＳトランジスタのオン／オフを制御するための第２のゲート制御信号を第２のゲート制御端子から出力する第２のレベルシフタ回路と、を備える。 （もっと読む）

【課題】レベル変換時の信号の立ち上がりを速くすることのできるレベル変換バススイッチを提供する。
【解決手段】実施形態のレベル変換バススイッチは、低電圧レベル信号が伝送される低電圧レベル信号線と高電圧レベル信号が伝送される高電圧レベル信号線との間に、低電圧レベルの制御信号により導通が制御されるＭＯＳトランジスタ型のスイッチ１が接続され、高電圧レベル信号線と高電圧電源線ＶｃｃＢとの間に、プルアップ抵抗２が接続される。このレベル変換バススイッチでは、加速回路３が、高電圧レベル信号の立ち上がりをプルアップ抵抗２による立ち上がりよりも速くし、加速期間制御回路４が、加速回路３の作動期間を制御する。 （もっと読む）

【課題】 誘導性負荷を駆動する出力バッファ回路の電力損失を低減する。
【解決手段】 誘導性負荷２から出力バッファ回路１００に電流が流入している場合、スルーレート制御部１４０は、出力バッファ回路１００の出力信号ＶＯＵＴの立ち上がり過程において低いスルーレートから高いスルーレートへ変化させる制御を行うとともに、出力信号ＶＯＵＴの立ち下がり過程において高いスルーレートから低いスルーレートに変化させる制御を行う。また、出力バッファ回路１００から誘導性負荷２に電流が流出している場合に、スルーレート制御部１４０は、出力信号ＶＯＵＴの立ち上がり過程において高いスルーレートから低いスルーレートに変化させる制御を行うとともに、出力信号ＶＯＵＴの立ち下がり過程において低いスルーレートから高いスルーレートに変化させる制御を行う。 （もっと読む）

【課題】簡単な構成で電源投入時にも精度よく電源電圧の状態を検出する。
【解決手段】第１スイッチ（１２２）と第２スイッチ（１２４）とは直列に接続されてスイッチ部を形成し、第１スイッチ（１２２）は、基準信号に基づいて開閉が制御される。判定信号生成回路（１１０）は、第１電源電圧（ＶＤＤ）と第２電源電圧（ＶＳＳ）とに基づいて電源電圧判定信号（ＶＧ）を生成し、第２スイッチ（１２４）は、電源電圧判定信号（ＶＧ）に基づいて開閉が制御される。第１負荷素子（１２６）は、第１電源電圧（ＶＤＤ）とスイッチ部との間に直列に挿入される。スイッチ部は、基準信号（Ｖｒｅｆ）が所定の第１電圧を超え、電源電圧判定信号（ＶＧ）が所定の第２電圧を超えたとき回路を閉成して第１負荷素子（１２６）に電流を供給し、第１負荷素子（１２６）とスイッチ部との接続ノードから第１電源電圧（ＶＤＤ）の状態を示す第１出力信号（ＶＯＵＴ）を出力する。 （もっと読む）

【課題】上限あるいは下限付近のデューティー比でも効率よく容量性負荷を駆動する。
【解決手段】駆動波形信号をパルス変調して変調信号を生成し、電力増幅した後に平滑フ
ィルターを通すことによって生成した駆動信号を容量性負荷に印加する。デジタル電力増
幅器から平滑フィルターに流れる電流の方向が一変調周期内で逆転する条件下では、その
一変調周期内での電流の最大値および最小値の絶対値が所定の閾値以上となるようにキャ
リア周波数を変更する。一変調周期内で平滑フィルターを流れる電流の最大値および最小
値の絶対値が所定の閾値を下回ると、電力増幅時に大きな損失が発生する。従って、所定
の閾値を下回らないようにキャリア周波数を変更してやれば、効率よく電力増幅を行って
容量性負荷を駆動することが可能となる。 （もっと読む）

【課題】入力信号をレベルシフトして出力するレベルシフト回路を有しながらも、電源の電圧変動等による誤信号の出力を抑えることが可能となる信号伝達回路を提供する。
【解決手段】第１入力信号および第２入力信号の各々をレベルシフトし、それぞれ第１シフト済み信号および第２シフト済み信号として出力する、レベルシフト回路を備え、レベルシフト回路は、第１入力信号に応じて開閉するスイッチング素子と抵抗を有する第１直列回路、および、第２入力信号に応じて開閉するスイッチング素子と抵抗を有する第２直列回路が、電源と接地端との間において互いに並列に設けられており、第１直列回路上の電圧を第１シフト済み信号として、第２直列回路上の電圧を第２シフト済み信号として、それぞれ出力するようになっており、接地端から第１直列回路および第２直列回路に向かって逆電流が流れることを防止する、逆流防止部を備えた信号伝達回路とする。 （もっと読む）

【課題】プッシュ・プル接続された二つのスイッチ素子のＯＮ／ＯＦＦを切り換えること
によって生じる電力損失を抑制する。
【解決手段】プッシュ・プル接続された二つのスイッチ素子に対して並列に還流ダイオー
ドを設けておく。そして、何れのスイッチ素子もＯＦＦの期間（デッドタイム期間）では
、ＯＮにしようとする方のスイッチ素子に設けられた還流ダイオードに順方向電圧がかか
ったら、デッドタイム期間を終了して、一方のスイッチ素子をＯＮにする。こうすれば、
二つのスイッチ素子の寄生容量での電荷の回生および充電が完了した後に、スイッチ素子
をＯＮに切り換えることができるので、ＯＮにしようするスイッチ素子の寄生容量に蓄え
られた電荷が、ＯＮにしたスイッチ素子を流れて電力損失が発生することを回避すること
が可能となる。 （もっと読む）

【課題】出力アンプのスルーレートを、出力負荷変動があっても高精度に調整可能なスルーレート制御回路を提供すること。
【解決手段】制御時間設定回路がスルーレートを検出するタイミング信号を発生し、電圧比較回路が、出力アンプの出力信号と、上記のタイミング信号によるタイミングに応じた制御電圧との比較を行う。比較結果に応じて、出力アンプ制御回路が、出力アンプのバイアス電流を制御する。上記した処理を、スルーレート制御期間において複数回繰り返す。 （もっと読む）

【課題】 選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供する。
【解決手段】 一対の入出力端子１０１、１０２と、一対の入出力端子間に並列に接続された複数の回路ブロックＢＬ１〜ＢＬ４と、を備え、回路ブロックは、一対の入出力端子の一方に一端が接続された容量性回路要素Ｃ１〜Ｃ４と、容量性回路要素の他端と一対の入出力端子の他方との間に互い並列に接続された回路ブロックの数以上の数のスイッチ素子ＳＷ１−１〜ＳＷ４−４を備えるスイッチ回路ＳＷ１〜ＳＷ４と、を備える。 （もっと読む）

【課題】出力信号のデューティを保ちつつ消費電流の変化を低減する。
【解決手段】出力バッファ回路は、出力回路（３００）と、第１入力回路（２１０）と、第２入力回路（２２０）と、第１クランプ回路（１１０）と、第２クランプ回路（１２０）とを具備する。出力回路（３００）は、第１出力トランジスタ（Ｐ３０１）と第２出力トランジスタ（Ｎ３０１）とを備え、出力信号（ＶＯＵＴ）を出力する。第１クランプ回路（１１０）および第２クランプ回路（１２０）のそれぞれは、カスコード接続される第１導電型のトランジスタ（Ｐ１１１／Ｐ１２１）と、第２導電型のトランジスタ（Ｎ１１１／Ｎ１２１）とを備える。第１クランプ回路（１１０）は、所定の期間第１入力回路（２１０）の出力電圧（ＶＡ１）をクランプする。第２クランプ回路（１２０）は、所定の期間第２入力回路（２２０）の出力電圧（ＶＡ２）をクランプする。 （もっと読む）

【課題】消費電流の増加を抑制しつつ電源投入時にレベルシフタの状態を確定させる技術を提供する。
【解決手段】信号レベル変換部（１１）と、安定化回路（１２）とを具備するレベルシフト回路を構成する。安定化回路（１２）は、第２電源電圧供給ノード（ＮＤ１）と接続ノード（ＮＤ２）との接続を制御する第１スイッチ（Ｐ３）と、接続ノード（ＮＤ２）電圧に応答して接地電圧供給ノード（ＧＮＤ）と出力ノード（ＮＤ３）との接続を制御する第２スイッチ（Ｎ３）とを備えることが好ましい。そして、第１スイッチ（Ｐ３）は、第２電源電圧（ＶＤＤ）が、第１中間電圧を超えないときに、第２電源電圧供給ノード（ＮＤ１）と接続ノード（ＮＤ２）とを接続する。また、第２スイッチ（Ｎ３）は、第２電源電圧供給ノード（ＮＤ１）の電圧に応答して、出力ノード（ＮＤ３）と接地電圧供給ノード（ＧＮＤ）とを接続する。 （もっと読む）

【課題】信号波形の変異を抑制すること。
【解決手段】第１のトランジスタＴ１は、信号Ｓ３に応答してオンオフし、オンしたトランジスタＴ１は外部端子Ｐ２に接続された伝送路２７をプルダウンする。伝送路２７のレベルは、トランジスタＴ１のゲートと外部端子Ｐ２とをＡＣカップリングするキャパシタＣ１により、キャパシタＣ１の容量値に応じた傾きで立ち下がる。プルダウン回路４４は、外部端子Ｐ２の電位に応じて、トランジスタＴ１のゲート電圧をプルダウンする。 （もっと読む）

【課題】高位電源の電位より高い又は低位電源の電位より低い伝送信号を、ＭＯＳトランジスタを用いたアナログスイッチにより好適に阻止可能なアナログスイッチ回路を提供する。
【解決手段】第１のアナログスイッチ１１と、第１のアナログスイッチ１１の制御端子１１ｃに至る制御信号経路２１上に設けられた第２のアナログスイッチ１２と、伝送信号の電位が所定の高電位レベルより高い場合又は伝送信号の電位が所定の低電位レベルより低い場合に第１のアナログスイッチ１１の一方の入出力端子１１ａと制御端子１１ｃとを短絡するよう構成された第３のアナログスイッチ１３と、を備え、第２のアナログスイッチ１２は、少なくとも第３のアナログスイッチ１３が第１のアナログスイッチ１１の一方の入出力端子１１ａと制御端子１１ｃとを短絡する場合に、所定のレベルの電位が印加されてオフするようＭＯＳトランジスタを用いて構成される。 （もっと読む）

【課題】複数の電源電圧条件に対して電流制限特性が追従し、負荷特性に適した電流制限を行なう負荷駆動回路を提供する。
【解決手段】図１に示す負荷駆動回路は、電源及び負荷に接続された出力ＭＯＳトランジスタと、出力ＭＯＳトランジスタの出力電圧に応じて、出力ＭＯＳトランジスタに流れる出力電流を複数段階の制限電流に制限すると共に、制限電流が切り替わる際の出力電圧を電源電圧の変化に基づいて切り替える電流制限値切り替え回路と、を備える。その結果、段階的に電流制限を行い、過剰な電流制限となることを妨げ、負荷条件の拡大を図る。さらに、電流制限値の切り替えを電源電圧に対応させて行なうため、当初の電源電圧条件とはことなる電源電圧で使用したとしても、電流制限特性が電源電圧の変動に追従し、全体として負荷特性に適した電流制限を行なうことができる。 （もっと読む）

【課題】過大電流による素子の破壊を防止することができる、半導体回路、半導体装置、及び電池監視システムを提供する。
【解決手段】短絡保護回路３０のＰＭＯＳトランジスタＭＰ３により短絡状態の場合は、電源電圧ＶＤＤからＦＥＴゲート電圧出力端子ＦＥＴ＿ＰＡＤ（外部ＦＥＴ０）に電流が流れる経路をＰＭＯＳトランジスタＭＰ０及び短絡電流検出用抵抗素子Ｒ０を経由する経路から、ＰＭＯＳトランジスタＭＰ１及び抵抗素子Ｒｐｕを経由する抵抗値が大きい経路に切り替えるため、短絡電流を制限することができ、従って、短絡により、電池監視ＩＣ１４が破壊されるのを防止することができる。 （もっと読む）

【課題】回路規模及び消費電流の増大を抑制しながら識別対象電圧の大きさを精度良く識別することができる電圧識別装置及び時計用制御装置を提供する。
【解決手段】基準電圧生成回路１２と、被印加線１８並びに電圧線ＶＳＨ及び接地線ＧＮＤが導通可能となるように電圧線ＶＳＨと接地線ＧＮＤとの間に挿入されると共に、被印加線１８に印加された識別対象電圧の大きさに応じてスイッチングを行うスイッチング回路２０を備え、被印加線１８に印加された識別対象電圧の大きさと閾値とを比較することにより識別対象電圧の大きさを識別する識別回路１４と、識別回路１４に対して識別対象電圧の大きさを識別させる間、電圧線ＶＳＨと接地線ＧＮＤとの間に流れる電流の大きさが所定の大きさに保たれるようにスイッチング回路２０と接地線ＧＮＤとの間の抵抗２２を制御可能とする制御部１６と、を含む。 （もっと読む）

【課題】電子スイッチの開放されたスイッチを通したリーク電流は、信号クロストークを引き起こす。
【解決手段】スイッチング用の電子回路は少なくとも４個の電子スイッチ２００のセット１００を備える。第１サブセット１１０の少なくとも２個の電子スイッチ２１０，２３０は直列接続され、第２サブセット１２０の少なくとも２個の電子スイッチ２２０，２４０は直列接続される。前記第１サブセット１１０の第１電子スイッチ２１０に接続される第１バッファ３１０、及び前記第２サブセット１２０の第２電子スイッチ２２０に接続される第２バッファ３２０を備え、前記第１バッファ３１０は開状態における前記第１電子スイッチ２１０を通した電圧降下を最小化し、前記第２バッファ３２０は開状態における前記第２電子スイッチ２２０を通した電圧降下を最小化する。また２個のサブセット１１０，１２０の間に配され、グランドに接続されたスイッチ４１０を備える。 （もっと読む）

【課題】電圧駆動型素子のスイッチング特性におけるトレードオフ関係を改善する駆動回路を提供すること。
【解決手段】駆動回路１は、ゲート抵抗Ｒ１とそのゲート抵抗Ｒ１に対して並列に接続されている分岐回路部２３を備えている。分岐回路部２３は、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１を有するとともに、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１が直列に接続されている。ツェナーダイオードＺＤ１のカソードが駆動電源Ｖ１の正極端子１４側に接続されており、ツェナーダイオードＺＤ１のアノードがトランジスタＴｒ１の制御端子１２側に接続されている。 （もっと読む）

【課題】回路規模が小さく、出力トランジスタのしきい値電圧がばらついてもノイズを抑えつつターンオフ時間を短縮する。
【解決手段】駆動信号ＳｄがＬの時、トランジスタＴ１がオン、Ｔ２がオフしてＶGS(T3)がほぼ電源電圧Ｖccに等しくなりトランジスタＴ３がオンする。駆動信号ＳｄがＨになるとトランジスタＴ１がオフ、Ｔ２がオンする。トランジスタＴ４がオンするので抵抗Ｒ２がバイパスされ、トランジスタＴ３のゲート電荷はトランジスタＴ４、Ｔ２を通して急速に放電する。ＶGS(T3)がＶth(T4)＋ＶDS(T2)よりも低下すると、トランジスタＴ４はオフとなり、以後はトランジスタＴ３のゲート電荷が抵抗Ｒ２とトランジスタＴ２を通して緩やかに放電する。トランジスタＴ３、Ｔ４のしきい値電圧は一致する傾向があるので、ＶGS(T3)がＶTH(T3)に低下した時点でトランジスタＴ４をオフできる。 （もっと読む）

【課題】電源電圧の変動によるインジケータの光源のちらつきを抑制するインジケータ駆動回路を提供する。
【解決手段】インジケータ駆動回路１は、２つのｎｐｎトランジスタＱ２，Ｑ６からなるカレントミラー回路２００と、カレントミラー回路２００の制御側のトランジスタＱ２に制御電流を供給する電流源であるｐＭＯＳトランジスタＱ３，Ｑ４と、被制御側のｐＭＯＳトランジスタＱ６に流れる電流により駆動され、インジケータのＬＥＤ３０をオンオフさせるｐＭＯＳトランジスタＱ５を備える。電流源１００からカレントミラー回路２００へ流す制御電流は、外部からの制御信号によりｎＭＯＳトランジスタＱ１を介して切り換えられる。電流源１００を構成する２つのトランジスタＱ３，Ｑ４をカスコード接続で構成することで、カレントミラー回路２００に流れる電流に対する電源ＶＣＣの変動の影響を小さくする。 （もっと読む）