【課題】入力信号の変化に応じて直流電源の非接地電圧と接地電圧の間で反転する電圧を出力する回路であり、非接地端子に接続されている電源線に生じる電圧変動を抑制する。
【解決手段】電流制限素子１４とスイッチング回路１６が直列に接続されており、電流制限素子とスイッチング回路の中間点２２の電圧を出力する。スイッチング回路の導通時にスイッチング回路を流れる電流が電流制限素子によって制限される。直流電源の非接地端子に接続されている電源線１２に生じる電圧変動が抑制され、電源線１２に接続されているアナログ回路等の動作が安定する。 （もっと読む）

【課題】マルチプレクサとクロック分割回路との間における相互の電源ノイズの影響を低減する。
【解決手段】外部クロック信号ＣＫに基づいて内部クロック信号ＬＣＬＫ１を生成するＤＬＬ回路１００と、内部クロック信号ＬＣＬＫ１に基づいて、互いに位相の異なる内部クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂを生成するクロック分割回路２００と、内部データ信号ＣＤ，ＣＥに基づいて、クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂにそれぞれ同期した内部データ信号ＤＱＰ，ＤＱＮを出力するマルチプレクサ３００とを備える。クロック分割回路２００に供給される内部電源電圧ＶＰＥＲＩ２とマルチプレクサ３００に供給される内部電源電圧ＶＰＥＲＩ３は、互いに異なる電源回路８２，８３によって生成され、且つ、該半導体装置内で分離されている。これにより、相互にノイズの影響を及ぼし合うことがなくなる。 （もっと読む）

【課題】電源部品を減らし、安価な構成の駆動回路。
【解決手段】一次巻線Npと第１の二次巻線S1と第１の二次巻線の極性とは逆極性を持つ第２の二次巻線を有する２以上の二次巻線とを有し一次巻線に駆動信号が印加されるトランスDT1、第１の二次巻線からの信号によりオンオフ制御される第１スイッチング素子Qh、第２の二次巻線からの信号によりオンオフ制御される第２スイッチング素子Ql、第１の二次巻線の一端と第１スイッチング素子の制御端子との間に接続され第１スイッチング素子を駆動する第１駆動部Q11,Q12、第２の二次巻線の一端と第２スイッチング素子の制御端子との間に接続され第２スイッチング素子を駆動する第２駆動部Q21,Q22、第１の二次巻線電圧を倍電圧整流平滑して第１駆動部に供給する倍電圧整流平滑回路D11,D12,C11,C12、第２の二次巻線電圧を倍電圧整流平滑して第２駆動部に供給する倍電圧整流平滑回路D21,D22,C21,C22を有する。 （もっと読む）

【課題】オンオフ動作させる外部機器のＥＭＩによる誤作動を確実に防ぐスイッチング駆動回路を提供する。
【解決手段】スイッチング駆動回路１は、ＬＥＤ４をオンオフ動作させるスイッチ素子であるｐＭＯＳトランジスタＴ１と、ｐＭＯＳトランジスタＴ１のゲートソース間の抵抗１０と、抵抗１０に制御電流を供給するｎｐｎトランジスタＴ４を含むカレントミラー回路と、抵抗１０及びｎｐｎトランジスタＴ４との間に設けられる遮断回路としてのｎＭＯＳトランジスタＴ５とを備える。制御信号がＬＥＤ４を消灯制御するローレベルＬのときにｎＭＯＳトランジスタＴ５を同時にオフすることで、ＥＭＩの影響により抵抗１０から流れ込出す電流を遮断する。これにより、ＬＥＤ４の誤点灯を確実に防ぐ。 （もっと読む）

【課題】端子切替時の応答特性を改善した半導体スイッチを提供する。
【解決手段】電源回路部は、正の電源電位よりも高い第１の電位と、負の第２の電位と、を生成する。駆動回路部は、前記電源回路部に接続され、端子切替信号に応じて前記第１の電位をハイレベルとし前記第２の電位をローレベルとする制御信号を出力する。スイッチ部は、制御信号を入力して端子間の接続を切り替える。前記駆動回路部は、第１と、第２のレベルシフタと、第１の回路と、を有する。前記第２のレベルシフタは、前記第１のレベルシフタの出力電位に応じて互いに排他的にオンする第２のハイサイドスイッチと第２のローサイドスイッチとを有し、前記制御信号を出力する。前記第１の回路は、前記端子切替信号に応じて、前記制御信号の電位の変化よりも前に前記第２のローサイドスイッチに前記電源電位を供給し、または前記ハイサイドスイッチに前記接地電位を供給する。 （もっと読む）

【課題】クロスバー回路のコンフリクトを解決する。
【解決手段】クロスバー回路はデータ入力経路１２およびデータ出力経路５０のアレイを有し、各交差点にはルーティング値を記憶するようにプログラム可能な構成記憶回路と、伝送回路と、アービトレーション回路とを備えるクロスバーセル２０が提供される。アービトレーション回路は、適応型優先順位スキームを適用するために、同じデータ出力経路と関連する他のクロスバーセルのアービトレーション回路と組み合わせて動作して、該複数のビット線上の電圧を選択的に修正するように動作可能である。同じデータ出力経路に複数の伝送要求がある場合、同じデータ出力経路と関連する唯一のクロスバーセルの構成記憶回路は、第１の値にプログラムされるルーティング値を有し、適応型優先順位スキームに従い複数の伝送要求間のコンフリクトを解決する。さらに、各クロスバーセルは優先順位記憶回路を備える。 （もっと読む）

【課題】出力期間の切替時における出力信号の遅延発生を抑制する出力回路、データドライバと表示装置の提供。
【解決手段】出力回路は差動増幅回路１１０、１０５，出力増幅回路１２０と第１の制御回路１６０、入力端子１０１、出力端子１０４、第１乃至第３の電源端子ＶＤＤ、ＶＳＳ、ＶＭＬを備える。差動増幅回路は前記入力端子の入力信号と前記出力端子の出力信号を入力する差動入力段１１０と第１及び第２のカレントミラー１３０、１４０を備える。出力増幅回路１２０は第１の電源端子ＶＤＤと出力端子１０４との間に接続された第１導電型の第１のトランジスタ１２１と出力端子１０４と第３の電源端子ＶＭＬとの間に接続された第２導電型の第２のトランジスタ１２２とを備える。第１の制御回路１６０は、第１導電型の第３のトランジスタ１６１と第１のスイッチ１６２を備える。 （もっと読む）

【課題】より適切に安定した周波数監視を行うことが可能な周波数監視回路を提供する。
【解決手段】ウォッチドッグタイマ回路１６は、キャパシタＣの充放電を行う充放電部１６１と、充電電圧ＶＣを基準電圧Ｖａ〜Ｖｃと比較して比較信号Ｓａ〜Ｓｃを生成する比較部１６２と、クロック信号ＣＬＫの周波数監視結果に応じたリセット信号Ｓ２を出力するリセット出力部１６３と、クロック信号ＣＬＫと比較信号Ｓａ〜Ｓｃに基づいて充放電部１６１とリセット出力部１６３を制御する制御部１６４と、を有し、比較部１６２は、基準電圧Ｖａ〜Ｖｃとして、上限電圧Ｖａと下限電圧Ｖｂのほかに、中間電圧Ｖｃを備えており、制御部１６２は、充電電圧ＶＣと上限電圧Ｖａ及び下限電圧Ｖｂとの比較結果のほか、クロック信号ＣＬＫのパルスエッジ到来時における充電電圧ＶＣと中間電圧Ｖｃとの比較結果に基づいて、リセット信号Ｓ２の論理レベルを決定する。 （もっと読む）

【課題】ＭＯＳＦＥＴで発生するホットキャリア量を抑制して高信頼性のゲート駆動回路を提供する。
【解決手段】ＮＯＥＭＩ回路を有するゲート駆動回路１０において、ゲートチャージアップ用の回路１２を構成するｐチャネルＭＯＳＦＥＴ（ＱＰ１）とゲートディスチャージ用の回路１３を構成するｎチャネルＭＯＳＦＥＴ（ＱＮ１）に同型ＮＯＥＭＩ回路１４，１５を直列接続することで、ＱＰ１，ＱＮ１で発生するホットキャリア量を抑制することができる。 （もっと読む）

【課題】落雷などの故障過渡電流が流れる間はスイッチング装置を開いて過電流が流れるのを防止する一方、その間、負荷電流が中断されない電力制御器システムを提供する。
【解決手段】電力制御器システム１０は、電気経路３１内に設けられた、負荷２０に電流を供給するスイッチング装置３０を備える。スイッチング装置３０の両端間の電圧または電流が所定のレベルを超えたとき、制御器５０がスイッチング装置１０を開くように構成する。スイッチング装置３０が開いているときも、並列電気経路６０を負荷に接続する回路１１内の誘導素子３２に蓄積された誘導エネルギーの放散により、負荷電流６１が並列電気経路６０および負荷２０に流れ続ける。 （もっと読む）

【課題】電源回路を備える装置の低消費電力化と、電源回路が発生させる出力電圧の安定化とを両立させる。
【解決手段】負荷へ供給するための出力電圧を入力電圧に基づいて発生させる一対のＭＯＳトランジスタで構成された電圧発生部と、入力電圧および出力電圧の電圧値を検出する検出部と、検出された電圧値に応じて電圧発生部の駆動を制御する駆動部とを有する電源回路において、負荷の動作状態に応じて駆動部を制御することにより、一対のＭＯＳトランジスタの不感帯の幅を変化させる制御部を有する。 （もっと読む）

【課題】ハイサイドスイッチとして用いられるＮチャネル型のＭＯＳＦＥＴのターンオフ動作に際し、簡単な構成でオフ時間Ｔｏｆｆと立下り時間Ｔｆの最適化が可能な負荷駆動回路を提供する。
【解決手段】電源３と負荷１との間に接続されたハイサイドスイッチとしてパワーＭＯＳＦＥＴ２を用いた負荷駆動回路１０であって、パワーＭＯＳＦＥＴ のゲート電圧Ｖｇと電源３の電源電圧Ｖｐとを比較する比較回路１１と、パワーＭＯＳＦＥＴ２のターンオフ動作においてパワーＭＯＳＦＥＴ２のゲート端子から電荷を放電させる遮断回路１２とを具備し、遮断回路１２によってパワーＭＯＳＦＥＴ２のゲート端子から電荷を放電させる放電速度は、ゲート電圧Ｖｇが電源電圧Ｖｐより高い場合の放電速度よりも、ゲート電圧Ｖｇが電源電圧Ｖｐより低い場合の放電速度が遅くなるように設定されている。 （もっと読む）

【課題】昇圧した電圧でＬＣＤを駆動するような場合でも、その共用の入出力端子から実用的な出力データ信号の出力が可能となる。
【解決手段】入出力回路１００において、スリーステート出力バッファが出力データ信号とＬＣＤ駆動信号の両方に対してそれぞれ第１、第２出力バッファ１０６、１０８として設けられ、第１出力バッファ１０６を構成するＰチャンネルＭＯＳトランジスタ１１６のソース端子に電源電圧Ｖ１が供給され、且つ出力データ信号が出力として選択されていない状態でＰチャンネルＭＯＳトランジスタ１１６、１１８のバックゲート端子に電源電圧Ｖ１から昇圧された昇圧電圧Ｖ２が供給され、更に、第２出力バッファ１０８を構成するＰチャンネルＭＯＳトランジスタ１１６のソース端子とバックゲート端子とに昇圧電圧Ｖ２が供給される。 （もっと読む）

【課題】インバータなどの遅延が無視できない高速動作時において、クロックフィールドスルーの影響を改善するのが困難
【解決手段】ＭＯＳＴ４はソース端子に入力されるアナログ入力信号を矩形波パルスのサンプル信号によりオンオフしてサンプリングする。ＭＯＳＴ５はＭＯＳＴ４のドレイン端子にソース端子およびドレイン端子が接続されサンプル信号の極性を反転した反転サンプル信号によりオンオフしてＭＯＳＴ４の寄生容量を補償する。論理回路10,11はサンプル信号と反転サンプル信号の位相差を検出して誤差信号を出力する。ＭＯＳＴ６,７はＭＯＳＴ５のソース端子およびドレイン端子にソース端子およびドレイン端子が接続され、位相差を補償する。 （もっと読む）

【課題】通信周波数を微小変動させる技術よりも、ノイズレベルの低減を更に図ることができるＰＷＭ制御のデューティ決定方法を提供する。
【解決手段】制御ＩＣ６３が、駆動回路に出力するＰＷＭ信号のデューティを、指令値を中心に、所定期間内における平均が前記指令値に一致するように微小変動させる場合、ＰＣ６８のデータベース６９に、実際にＰＷＭ信号を駆動回路に与えることで発生したノイズ成分のレベル測定結果を反映したデータを、そのデューティの変動態様と共に記憶する。そして、データベース６９に記憶されているデータを参照し、与えられた動作環境や動作条件等に応じて抑圧対象となる周波数帯のノイズレベルを低減するように、制御ＩＣ６３によるＰＷＭデューティの変動態様を決定する。 （もっと読む）

【課題】小型且つ低価格な高圧パルス発生装置を提供する。
【解決手段】高圧パルス発生装置は、パルス信号を発生するパルス発生部１と、高圧側電圧ＶＤＤを生成する高圧側電源２と、低圧側電圧ＶＳＳを生成する低圧側電源３と、前記パルス信号に応じて、入力された前記高圧側電圧ＶＤＤと前記低圧側電圧ＶＳＳとを何れか一方ずつ交互に出力端子Ｏ１から出力するスイッチング部４と、前記パルス信号の周波数と、前記高圧側電圧ＶＤＤと、前記低圧側電圧ＶＳＳとを制御する制御部５と、を備える。 （もっと読む）

【課題】電力用半導体装置がＯＦＦ状態の時に電源電圧の急峻な増加が発生した場合であっても、出力トランジスタがＯＮすることを防止する。
【解決手段】本発明の電力用半導体装置は、電源端子と出力端子との間に接続された出力トランジスタと、出力トランジスタのゲートに接続された第１ノードを充放電し、出力トランジスタをＯＮ／ＯＦＦ制御するゲート充放電回路と、第１ノードと出力端子との間に接続されたショートスイッチ回路と、ショートスイッチ回路を制御するショート制御回路と、を備える。ターンオン期間、ＯＮ期間及びターンオフ期間において、ショート制御回路は、ショートスイッチ回路を介した第１ノードと出力端子との間の電気的接続を切断する。ＯＦＦ期間において、ショート制御回路は、ショートスイッチ回路を介して第１ノードと出力端子との間を電気的に接続する。 （もっと読む）

【課題】ＭＯＳＦＥＴのオン抵抗の温度特性に追随して高精度で電流レベル判定を行う。
【解決手段】ＭＯＳＦＥＴ１に一体に感温素子４が設けられ、ドレイン／ソース間電圧Ｖｄｓと温度検出信号Ｖｆを検出する。電圧Ｖｄｓは電圧検出部６に入力され、感温素子４の電圧Ｖｆは第１および第２の補正回路８、９に入力される。ＭＯＳＦＥＴ１のオン抵抗Ｒｏｎの温度特性を第１および第２の温度領域のそれぞれに対応した近似直線で近似し、傾きを変えるように補正回路８、９で演算処理する。予め設定された判定電流値をＲｏｎの温度特性を考慮して判定電圧生成部１１で判定電流に相当する判定電圧Ｖｄｓｒｅｆを生成する。これにより、比較器１３で判定電流以上の電流がＭＯＳＦＥＴ１に流れたか否かを精度よく判定できる。 （もっと読む）

【課題】並列接続された複数の入力回路のうち使用する入力回路を切り替える際に生じる出力ノードの信号ノイズ（ハザード）を防止する。
【解決手段】それぞれが、入力信号ＩＮが供給される一つの入力ノードＮ１０に接続し、出力信号ＯＵＴを供給する一つの内部出力ノードＮ１１に接続し、互いに電気的特性が異なる第１及び第２の入力回路１００Ａ，１００Ｂと、切り替え信号ＳＥＬを生成し、切り替え信号ＳＥＬによって、入力回路１００Ａ，１００Ｂを制御する入力制御回路３００とを備える。入力制御回路３００は、入力回路１００Ａ，１００Ｂのいずれか一方を活性から非活性へ、いずれか他方を非活性から活性へ切り替えるとき、入力回路１００Ａ，１００Ｂが同時に活性状態となる時間を含むように制御する。これにより、入力回路１００Ａ，１００Ｂの切り替えに伴う信号ノイズ（ハザード）の発生が防止される。 （もっと読む）

【課題】同じタイプの特性量を有し、この特性量の値が相互に比例するいくつかの機能ブロックを備える電気回路をコンフィギュレーションする。
【解決手段】機能ブロックは、同様のタイプの少なくとも1組の電気素子(102a〜102d、104a〜104d)と、前記電気素子を互いに接続するおよび/もしくは電気回路100の残部に接続するための手段(106a〜106d、108a〜108d、110a〜110d)とにより構築され、テストされる1組の接続コンフィギュレーションのそれぞれに対して、電気回路のパラメータの値を測定するステップと、テストされる結合コンフィギュレーションの中から、測定されたパラメータの値が、少なくとも1対の機能ブロックの特性量の値間の不整合が最小の1つのコンフィギュレーションを選択するステップと、選択されたコンフィギュレーションに従って、接続する手段をポジショニングするステップとを含む。 （もっと読む）