電気回路および／または電子回路に関するコンフィギュレーション方法ならびにデバイス
【課題】同じタイプの特性量を有し、この特性量の値が相互に比例するいくつかの機能ブロックを備える電気回路をコンフィギュレーションする。
【解決手段】機能ブロックは、同様のタイプの少なくとも1組の電気素子(102a〜102d、104a〜104d)と、前記電気素子を互いに接続するおよび/もしくは電気回路100の残部に接続するための手段(106a〜106d、108a〜108d、110a〜110d)とにより構築され、テストされる1組の接続コンフィギュレーションのそれぞれに対して、電気回路のパラメータの値を測定するステップと、テストされる結合コンフィギュレーションの中から、測定されたパラメータの値が、少なくとも1対の機能ブロックの特性量の値間の不整合が最小の1つのコンフィギュレーションを選択するステップと、選択されたコンフィギュレーションに従って、接続する手段をポジショニングするステップとを含む。
【解決手段】機能ブロックは、同様のタイプの少なくとも1組の電気素子(102a〜102d、104a〜104d)と、前記電気素子を互いに接続するおよび/もしくは電気回路100の残部に接続するための手段(106a〜106d、108a〜108d、110a〜110d)とにより構築され、テストされる1組の接続コンフィギュレーションのそれぞれに対して、電気回路のパラメータの値を測定するステップと、テストされる結合コンフィギュレーションの中から、測定されたパラメータの値が、少なくとも1対の機能ブロックの特性量の値間の不整合が最小の1つのコンフィギュレーションを選択するステップと、選択されたコンフィギュレーションに従って、接続する手段をポジショニングするステップとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン(MOS、BiCMOS、SOI、…)、GaAsまたはカーボンナノチューブで構成されるものも含む、すべてのタイプの技術での、電気回路および/もしくは電子回路のコンフィギュレーションの、最適化の、ならびに作製の分野に関する。さらに、本発明は、特定の範囲の周波数で動作する、または特定の設計に従って構築される回路には限定されず、例えば、無線周波数の、アナログの、またはアナログデジタル混在でさえある回路の製造物に関する。
【０００２】
本発明はさらに、電気および/もしくは電子の構成要素(抵抗器、コンデンサ、インダクタ、トランジスタ、…)を使用する回路のコンフィギュレーション、最適化、ならびに作製に、あるいは、それらの電気特性の1つまたは複数の値の不定のばらつきを有する場合があるような構成要素を含むサブ回路に関する。
【０００３】
本発明はさらに、それらの電気特性の真の値間の差が大きいときにその性能が低下する、電気および/または電子の素子での回路の製造物に適用される。
【０００４】
本発明は、有利には、アナログデジタルまたはデジタルアナログの変換器の、比較器の、スイッチトキャパシタフィルタ(switched-capacitor filter)の、ロングテイルドペア(long-tailed pair)または他の任意の電気回路および/もしくは電子回路のコンフィギュレーション、最適化、ならびに作製のために実施され得る。
【背景技術】
【０００５】
同一の公称値を有する2つの電気および/または電子の構成要素、例えば抵抗器は、実際には、必ずしも同一というわけではない値を有する。例えば、Rオームに等しい同一の公称値を有する2つの電気抵抗器の場合では、これらの2つの抵抗器は、それぞれ、実際には、Rオーム+/-Rオームの値の数%に等しい値を有し、この割合は、電気抵抗器ごとに変動する。
【０００６】
構成要素の公称値に関するこのばらつきは、構成要素の製造公差による。そのため、電気回路および/または電子回路で、同一の値を有する、または特有の比の値を有する2つ(以上)の電気および/または電子の構成要素を使用することが望まれる場合は、したがって、これらの値が、「不整合(mismatch)」と呼ばれ、構成要素の製造物の不確定性によってその値が不規則である差に左右される可能性は非常に高い。
【０００７】
構成要素の電気特性の値に関するこの不規則なばらつきの影響を低減するための、いくつかの技法が存在する。
【０００８】
この不規則なばらつきを低減するための最も簡単な解決策は、これらの構成要素の電気特性の真の値の精度を向上させるために、使用される構成要素のサイズを増大することから成る。例えば、シリコン技術で製造される構成要素の精度が、これらの構成要素の表面積に比例することが知られている。
【０００９】
しかしながら、この解決策は、効果的ではあるものの、回路の表面積(ひいてはその製造コスト)を増大する欠点を有するが、さらに、例えば、より大きなサイズのコンデンサを充電するために、より大きな電流が必要であるため、その消費電力を増大する欠点を有する。
【００１０】
アナログデジタルまたはシグマデルタの符号化変換器の場合では、変換器の出力で得られる信号のアナログまたはデジタルの補償により、これらの変換器の電気容量の値を中心としたばらつきの影響を低減することもまた知られている。
【００１１】
この目的のために、変換器の性能の測定は、変換器の入力に付与される、既知である場合もありそうでない場合もある信号に基づいて、または、中間のテスト信号に基づいて実行される。このように、変換器の出力で、または変換器内で行われる測定に基づいて、使用される構成要素の値の概算が推定され、変換器の出力で得られる値が、回路を使用して、例えばデジタルで補正される。概算値の改善は、繰り返し実行される場合もあれば、そうでない場合もある。
【００１２】
しかしながら、この補償の技法は、いくつかの欠点を有する。実際は、構成要素のそれぞれの値の概算の計算は、一般には複雑であり、必要とされる表面積の、および消費電力の増大を伴う。さらに、これらの回路が、一般に、他の欠陥(非線形性、オフセット、寄生電荷挿入(parasitic charge insertion)、…)を有することを考慮に入れると、ばらつきの概算は、誤差に頻繁に左右され、したがって、精度は十分ではない。
【００１３】
したがって、得られる解決法での利益は、限定的である。最後に、ばらつきにより発生される誤差は、例えば、信号の飽和のように不可逆であり、したがって、変換器による信号の変換に続く補償により、変換器の出力で補正することが不可能である、変換器の出力信号に関する結果を、時には招く場合がある。
【００１４】
アナログデジタルまたはデジタルアナログの変換器などの、ある種のシステムでは、構成要素の値の精度の低さの影響を低減することは、この精度の低さにより発生される誤差を、経時的に不規則に、または決定論的な方式で変動させることにより可能である。
【００１５】
誤差のこの変動は、一般に、使用される同一の構成要素の数が多いときに使用される。この解決策の原理は、あらゆる時点で、不規則に、または決定論的に、回路に必要な所定数の構成要素を、より多数の利用可能な構成要素の中から選択することである。
【００１６】
ミキシングと呼ばれるこの技法も、欠点を有する。何よりもまず、それは、限定された数の回路、すなわち、多数の構成要素を有するだけでなく、発生される誤差の変動が、それらの影響を低減することを可能にする回路にのみ適用可能である。例えば、このミキシングの技法は、(その帯域幅全体が、用途で使用される)ナイキスト周波数で動作するデジタルアナログ変換器で常に使用され得るわけではない、というのは、この不規則なミキシングは、非線形性をノイズに変換するが、これについては、ノイズ調整は、オーバーサンプリングファクタが利用可能である場合に使用され得るのみであり、このような回路では、常にそうであるわけではないので、好ましくないからである。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明の1つの目的は、電気回路および/もしくは電子回路をコンフィギュレーションするための方法ならびにデバイスであって、前記電気回路および/または電子回路の素子を用いて製造される、電気および/または電子の構成要素の特性の値に関するばらつきの影響の低減を可能にする、方法およびデバイスを提案することである。
【００１８】
本発明の1つの目的はさらに、使用される電気および/もしくは電子の構成要素の値の精度に関して、回路の信頼性を向上させること、ならびに/または、設計される電気回路および/もしくは電子回路の電気特性に関して、電気および/もしくは電子の構成要素の公称値の不規則なばらつきの影響を低減することである。
【課題を解決するための手段】
【００１９】
この目的のために、本発明は、同じタイプの特性量すなわち値を有し、特性量の値が相互に比例するいくつかの機能ブロックを備える電気回路をコンフィギュレーションするための方法を提案し、機能ブロックは、同じタイプおよび/もしくは同じ公称理論値の少なくとも1組の電気素子と、様々な接続コンフィギュレーションに従って、前記電気素子を互いに接続および/もしくは電気回路の残部に接続する手段とにより製造され、本方法は少なくとも、
- テストされる1組の接続コンフィギュレーションのそれぞれに対して、電気回路の少なくとも1つのパラメータの値を測定するステップと、
- テストされる接続コンフィギュレーションの中で、測定されたパラメータの値が、少なくとも1対の機能ブロックの特性量の値間の不整合が最小である場合に対応する1つのコンフィギュレーションを選択するステップと、
- 選択されたコンフィギュレーションに従って、接続する手段をポジショニングするステップと
を含む。
【００２０】
様々な接続コンフィギュレーションでは、電気素子の少なくとも一部が、少なくとも2つの機能ブロック間でそれぞれに配分される。したがって、これらの電気素子は、1つの機能ブロックから別のものに、接続コンフィギュレーションに従って渡され得る。
【００２１】
明快さのために、「電気の」という用語は、本文書の残りでは、「電気および/または電子の」という語句を示すために使用されるものとする。さらに、「電子の」という用語が使用される場合でも、本発明は、マイクロエレクトロニックおよび/またはナノエレクトロニックの、素子および/または構成要素に基づく、マイクロエレクトロニックおよび/またはナノエレクトロニックの回路のコンフィギュレーションにも関係する。
【００２２】
したがって、本発明は、同じ理論公称値を有する1組の電気素子であって、場合によっては、それらの電気特性の値に関するばらつきを示す電気素子に基づいて、これらの電気素子を賢明に組み合わせることにより得られる機能ブロックを含む電気回路の性能を向上させること、および、最高の可能な性能を有し、少なくとも1対の機能ブロックの特性量の値間の不整合が最小である場合に対応する回路を得ることを可能にする電気素子のコンフィギュレーションを選択することを可能にする。
【００２３】
本発明は、いくつかの機能ブロックを得るために、例えばスイッチを使用して、いくつかの電気素子を組み合わせるステップを含んでもよく、これらの機能ブロックは、例えば等価の電気構成要素に対応し、これらのブロックのそれぞれが、等価の構成要素を作製するために使用される電気素子と同じ製造公差で製造される単一の素子から得られた場合よりも、互いにより近い真の値を有する電気特性または特性量を有する。したがって、本発明は、電気素子を賢明に組み合わせることにより、それらの公差を組み合わせることもまた可能にし、それは、最良のコンフィギュレーションを選択することにより、電気素子の公差について、最適に補償し、バランスをとることを可能にし、それによって、公称値が可能な限り近い状態で集成することが望まれる2つの構成要素間の差、すなわち「不整合」が低減される。
【００２４】
このように、回路の設計の際に、1つの機能ブロックから別のものに渡され得る電気素子のいくつかの可能な組み合わせが、電気素子の様々な接続コンフィギュレーションに対応して比較され、一方では、これらの素子に基づいて得られる完全なシステムの性能を、例えば、電気素子を組み合わせることにより構成される機能ブロックの特性量間の差を測定することにより評価する。したがって、最適解、すなわち、その特性量が、互いに、または所望の比例比に最も近い機能ブロックを構成する電気素子の組み合わせが保持される。
【００２５】
回路の機能ブロックの中で、基準機能ブロックを選択し、他の機能ブロックが、その値がこの基準機能ブロックの真の値に可能な限り近い特性量を有するコンフィギュレーションを選択することもまた可能である。
【００２６】
本発明は、具体的には、機能ブロックの出力の電流および/または電圧が、互いに最も近い値を有するコンフィギュレーションを選択するステップを含んでもよい。
【００２７】
電気回路の測定されたパラメータは、電気回路の信号雑音比、または線形性レベル、またはオフセットレベルであってよい。
【００２８】
有利な一実施形態では、電気回路の測定されたパラメータは、前記対の機能ブロックの特性量の値間の不整合であってよい。
【００２９】
電気素子は、抵抗器、および/もしくはインダクタ、および/もしくはコンデンサ、および/もしくはトランジスタに対応する電気構成要素、または、それぞれが複数の電気構成要素を有する電気デバイスであって、前記構成要素は、場合によっては、抵抗器、および/もしくはインダクタ、および/もしくはコンデンサ、および/もしくはトランジスタに対応する電気デバイスであってよい。
【００３０】
電気回路は、少なくとも、1つのアナログデジタル変換器、および/または1つのデジタルアナログ変換器、および/または1つの比較器、および/または1つの増幅器、および/または1つのスイッチトキャパシタフィルタ、および/または1つの差動トランジスタ対を含む場合がある。
【００３１】
接続コンフィギュレーションの少なくとも一部は、電気素子の少なくとも1つの、少なくとも1つの入力信号および/または出力信号の符号を反転することにより得られ得る。
【００３２】
接続する手段は、直列および/または並列で、まったく同一の機能ブロックを編成する電気素子を電気的に相互接続可能である場合がある。
【００３３】
各接続コンフィギュレーションに対して、前記1組の電気素子は、複数の電気素子の中から選択され得る。
【００３４】
例えば、本発明によるコンフィギュレーション処理は、冗長性の原理をさらに使用することができ、そのため、コンフィギュレーションの数の増加を可能にし、ひいては、潜在的に、集成することが望まれる機能ブロックの特性量の値間の差をさらに低減する。
【００３５】
電気回路の測定は、既知の入力信号を、コンフィギュレーションのそれぞれに対して構成される機能ブロックに付与することにより、および、前記機能ブロックの少なくとも1つの出力特性を測定することにより実行され得る。特性量の値を直接計算するのではなく、それらが十分に整合されていることをチェックすることもまた可能である。
【００３６】
本発明はさらに、電気回路を製造するための方法であって、少なくとも、
- 同様のタイプの1組の電気素子と、様々な接続コンフィギュレーションに従って、前記電気素子を互いに接続および/もしくは電気回路の残部に接続する手段とを製造するステップと、
- 前に記載されたような、電気回路をコンフィギュレーションするための方法を実施するステップと
を含む方法に関する。
【００３７】
本発明はさらに、電気回路をコンフィギュレーションするためのデバイスであって、少なくとも、
- 同様のタイプおよび/または同じ理論公称値を有する、1組の電気素子と、
- 同じタイプの特性量を有し、特性量の値が相互に比例するするいくつかの機能ブロックを構成する様々な接続コンフィギュレーションに従って、前記電気素子を互いに接続するおよび/または回路の残部に接続する手段であって、電気素子の少なくとも一部が、少なくとも2つの機能ブロック間でそれぞれに配分される手段と、
- テストされる1組の接続コンフィギュレーションのそれぞれに対して、電気回路の少なくとも1つのパラメータの値を測定するための手段と、
- テストされる接続コンフィギュレーションの中で、パラメータの測定される値が、少なくとも1対の機能ブロックの特性量の値間の不整合が最小である場合に対応する1つのコンフィギュレーションを選択する手段と、
- 選択されたコンフィギュレーションに従って、接続する手段をポジショニングする手段と
を備えるデバイスに関する。
【００３８】
デバイスは、電気素子の少なくとも1つの、少なくとも1つの入力信号および/または出力信号の符号を反転する手段をさらに備えることができる。
【００３９】
接続手段は、直列および/または並列で、まったく同一の機能ブロックを編成する電気素子を電気的に相互接続可能であるスイッチを含むことができる。
【００４０】
デバイスは、複数の電気素子を含むことができ、その中から、1組の電気素子が、それぞれの結合コンフィギュレーションに対して選択される。
【００４１】
デバイスは、既知の入力信号を、コンフィギュレーションのそれぞれに対して構成される機能ブロックに付与する手段、および、前記機能ブロックの少なくとも1つの出力特性を測定する手段をさらに含むことができる。
【００４２】
デバイスは、接続する手段を制御する手段をさらに含むことができる。
【００４３】
本発明は、指示的な例として与えられ、いかなる限定も伴わない実施形態の記載を読むことに基づいて、添付図面を参照して、より良く理解されることになる。
【図面の簡単な説明】
【００４４】
【図１】特定の実施形態による、本発明の目的である回路コンフィギュレーション方法が実施される電気回路の例を示す図である。
【図２】特定の実施形態による、本発明の目的である回路コンフィギュレーション方法が実施される電気回路の例を示す図である。
【図３】特定の実施形態による、本発明の目的である回路コンフィギュレーション方法が実施される電気回路の例を示す図である。
【図４】特定の実施形態による、本発明の目的である回路コンフィギュレーション方法が実施される電気回路の例を示す図である。
【図５】特定の実施形態による、本発明の目的である回路コンフィギュレーション方法が実施される電気回路の例を示す図である。
【図６】特定の実施形態による、本発明の目的である回路コンフィギュレーション方法が実施される電気回路の例を示す図である。
【図７】特定の実施形態による、やはり本発明の目的である電気回路コンフィギュレーションデバイスを示す図である。
【発明を実施するための形態】
【００４５】
記載される様々な図の同一の、類似する、または等価の部分は、ある図から別の図への遷移を容易にするために、以降では同じ参照番号を持つ。
【００４６】
図に示される様々な部分は、図をより読みやすくするために、必ずしも一定の縮尺になっているわけではない。
【００４７】
様々な可能性(変形形態および実施形態)は、相互に排他的ではないものとして理解されなければならず、互いに組み合わされ得る。
【００４８】
まず、電気回路100の例を示す図1に対する参照が行われ、特定の実施形態による、この回路をコンフィギュレーションするための方法は、それで実施される。
【００４９】
電気回路100を用いて、端子101aと101bとの間に第1の電気抵抗103を、および、端子101cと101dとの間に第2の電気抵抗105を含む回路を作製することが望まれる。それぞれが、その特性量が得られる電気抵抗の値に対応する機能ブロックを構成する、これらの第1および第2の電気抵抗103、105は、端子101aと101bとの間に配置される4つの電気抵抗器102a〜102d、および、端子101cと101dとの間に配置される4つの電気抵抗器104a〜104dに基づいて構築されることになる。
【００５０】
抵抗器102a、102d、104aおよび104dは、それぞれ、端子101aから101dにそれぞれ直接接続されている一方の端部を含むがゆえに、抵抗器102aおよび102dは、必然的に端子101aと101bとの間で構成される抵抗の一部となり、抵抗器104aおよび104dは、必然的に端子101cと101dとの間で構成される抵抗の一部となる。
【００５１】
電気回路100はさらに、抵抗器102a〜102dおよび104a〜104dが、様々な方法で、すなわち様々なコンフィギュレーションに従って接続されることを可能にする、接続する手段を含む。
【００５２】
これらの接続する手段は、具体的には、様々な方法で抵抗器102aおよび104aが抵抗器102bおよび104bに接続されることを可能にする4つのスイッチ106a〜106dから成る。
【００５３】
これらの接続する手段はさらに、抵抗器102bおよび104bが、様々なコンフィギュレーションに従って、抵抗器102cおよび104cに接続されることを可能にする、他の4つのスイッチ108a〜108dを含む。最後に、接続する手段はさらに、抵抗器102cおよび104cが、様々なコンフィギュレーションに従って、抵抗器102dおよび104dに接続されることを可能にする、他の4つのスイッチ110a〜110dを含む。
【００５４】
下記の表は、直列で一体に接続される2つの抵抗器を、閉じられるスイッチの関数として与える。
【００５５】
【表１】
【００５６】
目的は、それぞれが500Ωの同じ理論公称値を有する、電気抵抗器102a〜102dおよび104a〜104dに基づいて、それぞれが2000Ωに等しい理論値を有する、2つの抵抗103および105を構築することである。しかしながら、電気抵抗器は、それらの理論公称値の数パーセントだけ異なる可能性がある真の値を有する(電気抵抗器102a〜102dおよび104a〜104dの製造公差によるばらつき)。
【００５７】
したがって、目的は、回路100の接続する手段を使用して、抵抗器102a〜102dおよび104a〜104dを賢明に組み合わせることにより、2つの抵抗103および105について、それらが互いに可能な限り近い真の値を有するように、それらを構築することである。
【００５８】
最良の可能な組み合わせの、すなわち、抵抗103および105が、可能な限り近い値で得られることを可能にする最良のコンフィギュレーションの選択は、様々な組み合わせに関して得られる性能を評価することにより実行されることになり、したがって、得られる最適解は、適切なスイッチを閉じることにより保持される。
【００５９】
今の場合では、性能の評価は、抵抗103および105のそれぞれにより示される電気抵抗を、様々なコンフィギュレーションに関して測定することから成ることになる。
【００６０】
例えば、抵抗器102a〜102dおよび104a〜104dが、以下の真の値を有するとする。
102a: 505Ω
102b: 501Ω
102c: 503Ω
102d: 499Ω
104a: 497Ω
104b: 495Ω
104c: 502Ω
104d: 500Ω
【００６１】
最適解は、スイッチ106c、108dおよび110bを閉じることにより、抵抗器102aおよび102dを抵抗器104bおよび104cと接続すること、ならびに、スイッチ106b、108aおよび110cを閉じることにより、抵抗器104aおよび104dを抵抗器102bおよび102cと接続することから成り、そのため、2つの抵抗103および105が、それぞれ2001Ωに等しい値で得られることを可能にするということが理解される。したがって、電気素子の一部、ここでは抵抗器102b、102c、104bおよび104cが、様々なスイッチが設定されるコンフィギュレーションに従って、一方の機能ブロックから他方に渡され得る、すなわち、それらは、構築される接続コンフィギュレーションに応じて、2つの機能ブロックにそれぞれに配分され得る。
【００６２】
したがって、電気回路100に基づいて実施される設計処理は、電気素子であって、それらのそれぞれの理論公称値に最も近い真の値を個別に有する電気素子を選択することから成るのではなく、むしろ、構成要素であって、それらが組み合わされると、ここでは抵抗103および105である、少なくとも2つの機能ブロックであって、これらの2つの機能ブロックの特性量の値間の不整合を最低量に低減するように、その特性量(真の抵抗値)が互いに可能な限り近い機能ブロックを含む回路を構成する構成要素を選択かつ組み合わせることから成る。
【００６３】
したがって、前に記載された例では、電気構成要素は、その特性量が互いに可能な限り近い2つの機能ブロックを得るように、選択かつ組み合わされる。
【００６４】
電気回路100は、抵抗器のすべての可能な組み合わせが行われることを可能にはしない。例えば、回路100では、抵抗器102aおよび102dは、必然的に第1の抵抗103の一部であること、ならびに、抵抗器104aおよび104dは、必然的に第2の抵抗105の一部であることが理解される。
【００６５】
電気回路内のスイッチの数を増加させることにより可能な組み合わせの数を増加させることは可能である。図2は、電気回路200を示し、それに基づいて、回路100のものと似た方法で、端子101aと101bとの間に第1の抵抗103を、および、端子101cと101dとの間に第2の電気抵抗105を含む回路を構築することが望まれる。
【００６６】
回路200は、電気回路100のすべての素子、すなわち、抵抗器102a〜102dおよび104a〜104d、ならびに、スイッチ106a〜106d、108a〜108dおよび110a〜110dを備える。さらに、電気回路200は、抵抗器102a〜102dおよび104a〜104dのすべての可能な組み合わせが形成されることを可能にする、追加のスイッチ107a〜107dおよび109a〜109dもまた含む。ここでは、すべての電気素子、すなわち、すべての抵抗器102a〜102dおよび104a〜104dは、2つの機能ブロック間でそれぞれに配分され得る、すなわち、それらは、構築される接続コンフィギュレーションに従って、一方の機能ブロックから他方に渡され得る。
【００６７】
それゆえに、回路200は、回路100と比較して、より多数のコンフィギュレーションが構築されることを可能にし、それが、回路200に基づいて得られる抵抗103および105の値に潜在的に影響を与える可能性がある、より高い複雑さ、およびより多数のスイッチの後で、抵抗103および105の値間のより良好なバランスを得ることを可能にすることができるということが理解される。こうして、回路の製造の制約(周波数、表面積、…)に応じて、回路は、より多い、またはより少ない可能性、言い換えれば可能な組み合わせ、したがって、より多い、またはより少ないスイッチを提供する製造物に選択されることになる。
【００６８】
図1および2に関連して前に記載された回路100および200の例では、すべての抵抗器102a〜102dおよび104a〜104dが、その特性量のバランスをとることが望まれる2つの機能ブロックを構成するために、すなわち、形成される抵抗103および105の値のバランスをとるために使用されることが理解された。
【００６９】
一変形形態では、回路100または200が、より多数の電気抵抗器を有すること、ならびに、これらのすべての電気抵抗器の中で、それらの一部のみが、抵抗103および105を生成するために互いに組み合わされること、したがって、抵抗103および105の実現される値の間の最小の不整合が得られることを可能にする、最良の可能な組み合わせを形成することが可能である。例えば、回路100および200は、それぞれ、例えば、それぞれが500Ωに等しい同じ理論公称値を有する12個の電気抵抗器を含む場合があり、これらの回路のスイッチに基づいて、12個の抵抗器の8つのみが、それぞれ2000Ωに等しい理論公称値を有する2つの抵抗103および105を形成するために使用され、残りの4つの電気抵抗器は、抵抗103および105を形成するためには使用されない。さらに、別の変形形態では、3つ以上の機能ブロックの特性量のバランスをとることが望まれるということ、すなわち、それらの値が互いに可能な限り近い3つ以上の抵抗が形成されるということが可能である。
【００７０】
図3は、電気回路300を示し、それに基づいて、容量に対応するそれらの特性量が互いに可能な限り近い値を有する、2つの容量に対応する2つの機能ブロックを形成するために、入力302と出力304との間で、コンデンサ306a〜306dを並列に電気的に接続することが望まれる。この目的のために、回路300は、16個のスイッチ308a〜308pを備える4つのコンデンサ306a〜306dを接続するための手段を含む。したがって、回路300では、互いに可能な限り近い特性量を有する2つの機能ブロックを構築することが望まれ、各ブロックは、並列に接続される4つのコンデンサ306a〜306dの2つで編成されるコンデンサに対応する。コンデンサ306a〜306dは、作製される接続コンフィギュレーションに応じて、2つの機能ブロック間でそれぞれに配分される。下記の表は、並列に電気的に相互接続される2つのコンデンサに応じた、閉じられたポジションの状態のスイッチを示す。
【００７１】
【表２】
【００７２】
次いで、これらの組み合わせのそれぞれに対して、このように形成される容量の真の値間の不整合が測定され、2つの容量の値間の不整合が最小である組み合わせが選択される。
【００７３】
回路100および200に関連して前に記載された変形形態に似た方式で、回路300が、より多数のコンデンサを含むこと、および、これらのコンデンサの一部のみが、構築することが望まれる2つのコンデンサを形成するために使用されることになり、他のコンデンサは、回路300の残部に接続されないということが可能である。この変形形態は、より多数の組み合わせを提供することを、ひいては、より良好なコンフィギュレーションを潜在的に提供することを可能にする。
【００７４】
さらに、回路300が、より多数のコンデンサを含む場合では、それらの特性量のバランスをとることが望まれることになる、3つ以上の機能ブロックを作製することが考えられ得る。
【００７５】
前に記載された回路100、200および300に関しては、システムが評価され、最良の組み合わせが選択されると、選択される素子が常に、選択されたコンフィギュレーションで電気的に接続されたままであるように、常に同じ値のままであることになるコンフィギュレーション信号により、スイッチが制御されることが可能である。
【００７６】
しかしながら、具体的には、回路の素子が、コンデンサまたは動的素子であるとき、スイッチは、回路内の特定の補足機能を満たすために、例えば、回路300の例では、コンデンサの充電および放電を実行するために使用されることもまた可能である。
【００７７】
回路内のスイッチが、クロック信号により制御されることが可能である。
【００７８】
前に記載された回路100、200および300の素子は、電気および/または電子の構成要素であり、それらの最良の組み合わせは、それらの組み合わせにより得られる素子の値の変動性の低減、すなわち、得られる機能ブロックの特性量での不整合を低減することを可能にすることを求められる。
【００７９】
この原理を、回路であって、組み合わされるべきその素子が、電気構成要素ではなく、いくつかの電気および/または電子の構成要素で編成され、特定の機能、例えば増幅または信号変換の段階を実行可能である、ブロック、またはサブ回路、またはデバイスでさえある回路に適用することもまた可能である。
【００８０】
そのような回路400の一例が、図4に示される。この回路400は、4つのブロック402a〜402dを含み、それぞれは、ブロック402a〜402dの差動入力404a〜404dに付与される信号、例えば電圧に基づいて、同一の処理機能、例えば増幅を実行する。したがって、4つのブロック402a〜402dは、ここでは増幅利得に対応する同じ理論公称値を有する。まったく同一の入力電圧が、差動入力404a〜404dに付与される。回路400はさらに、入力404a〜404dに付与される信号の符号が、反転される、または反転されないことを可能にする4組のスイッチ406a〜406dを含む。ブロック408は、ブロック402a〜402dから得られる出力信号のそれぞれの符号が、反転される、または反転されないことを可能にする他の4組のスイッチを備え、これらの信号は、加算され、差動出力410a、410bで送出される。
【００８１】
そのような回路400は、具体的には、ブロック402a〜402dによる誤差が付加的(例えば、ブロックの1つの入力に付与される信号の符号および値が何であれ、その値が同一であるオフセット)であるときに、第1の反転が、スイッチ406a〜406dの1つまたは複数により実行されることを可能にし、次いで、これらの信号の第2の反転が、入力に付与される信号の元の符号の復元を可能にするブロック408により、信号の足し合わせを実行する前に実行される。
【００８２】
回路400の例では、4に等しい公称利得を有する増幅器を形成することが望まれる。例えば、ブロック402a〜402dがそれぞれ、1に等しい同じ公称利得で増幅を実行し、ブロック402a〜402dのオフセットが、例えば、ブロック402aおよび402cに対しては0.01に、ブロック402bに対しては0.02に、ならびにブロック402dに対しては-0.02に等しいならば、
(1+0.01)+(1+0.02)-(-1+0.01)+(1-0.02)=4
に等しい利得を出力で得るために、スイッチ406cで反転を実行することが可能となる。
【００８３】
対照的に、符号反転が実行されないならば、0.02に等しいオフセットを有する増幅器が得られる。
【００８４】
したがって、ブロック402a〜402dの1つもしくは複数の入力信号ならびに出力信号の、賢明に選択される符号反転が、増幅器のオフセットが除去される少なくとも1つのコンフィギュレーションを得ることを可能にすることが理解される。
【００８５】
一変形形態では、前述の回路100、200または300に関するのと同様に、回路400が、より多数のブロック402を含み、回路400のコンフィギュレーションを構築するために、これらのブロックの一部のみを使用することが可能である。
【００８６】
図5は、2つのCMOSロングテイルドペアから成る回路を構成する、図4に関連して前に記載された回路400のブロック402a〜402dの1つの実施形態を示す。
【００８７】
この回路は、第1のMOSトランジスタ502を含み、そのソースは、電圧VDDに接続され、制御電圧Vpは、この第1のトランジスタ502のゲートに付与される。
【００８８】
第1のトランジスタ502のドレインは、2つの第2のMOSトランジスタ504a、504bのソースに接続され、それらのゲートは、それぞれ、506a、506bおよび508a、508bと参照番号が付けられ、これらのゲートのそれぞれを、ブロック402の入力に付与される入力信号に対応する入力信号Vin(t)の正の成分、または入力信号Vin(t)の負の成分のいずれかに接続することを可能にする2つのスイッチに接続される。
【００８９】
第1のトランジスタ502のドレインはさらに、2つの第3のトランジスタ510a、510bのソースに接続され、それらのゲートは、それぞれ、512a、512bおよび514a、514bと参照番号が付けられ、これらのゲートのそれぞれを、入力信号Vin(t)の正の成分、または入力信号Vin(t)の負の成分のいずれかに接続することを可能にする1対のスイッチに接続される。
【００９０】
回路はさらに、トランジスタ504a、504b、510a、510bのドレインの1つを、第4のトランジスタ524のドレインに接続することを可能にする4つのスイッチ516a、516b、518a、518bを備える。ブロックはさらに、トランジスタ504a、504b、510a、510bのドレインの1つを、第5のトランジスタ526のドレインに接続することを可能にする4つのスイッチ520a、520b、522a、522bを含む。最後に、第6のトランジスタ528が、トランジスタ524、526のゲートと電圧VSSとの間に配置される。このブロックの出力電圧は、トランジスタ524および526のドレインで差動的に得られる。
【００９１】
この回路では、トランジスタ504a、504b、510a、510bの2つが、トランジスタ524および526に結合されるCMOSロングテイルドペアを形成するように、様々なスイッチがスイッチされることになる。したがって、第1の機能ブロックは、入力信号Vin(t)の正の成分を入力として受信するように設計されることになる、トランジスタ504a、504b、510a、510bの1つに結合される第4のトランジスタ524に対応する場合があり、第2の機能ブロックは、入力信号Vin(t)の負の成分を入力として受信するように設計されることになる、トランジスタ504a、504b、510a、510bの1つに結合される第5のトランジスタ526に対応する場合がある。スイッチは、4つのトランジスタ504a、504b、510a、510bのうちの2つが、1に等しい公称利得を有する増幅回路を形成するように、トランジスタ524および526に結合される、様々なコンフィギュレーションが得られることを可能にする。これらの様々なコンフィギュレーションの中で、2つの機能ブロックが互いに最も近い特性を有するものが、選択されることになる。今の場合では、その不整合を最小化することが望まれるこれらの特性は、これらの機能ブロックのトランジスタの(Vt、gm)の対に対応する、というのは、2つのブロックのこれらの特性間の不整合の最小化が、この回路の出力で得られるオフセットの低減を可能にするためである。
【００９２】
一変形形態では、スイッチ516a、516b、518a、518b、520a、520b、522a、522bは、トランジスタ524および526から成る電流源に接続されるカスコードトランジスタとして使用されるトランジスタにより置換される場合があり、これは、この回路でのスイッチの数の低減、および、構築される演算増幅器の電気特性にそれらが影響を与えることを可能にすることになる。
【００９３】
次に、演算増幅器602、ならびに、それぞれがC、2C、4C、8Cおよび16Cに等しい値を有する5つの容量604、606、608、610および612を含む電荷再配分デジタルアナログ変換器500を示す図6を参照されたい。これらの5つの容量は、コンフィギュレーションされるべき回路の機能ブロックに相当する。
【００９４】
容量604、606、608および610のそれぞれは、スイッチ614a〜614dに接続され、それは、それに関連する容量を、演算増幅器602の負入力に接続することを、または接続しないことを可能にする。
【００９５】
これらの5つの容量604から612は、例えば、図示されないが、1Cに等しい同じ同一の公称値を有する31個のコンデンサから成り、並列で一体に接続され、5つの容量604から612を構成するために、やはり図示されないが、スイッチを使用して、5つの機能ブロックに最適に配分されることになる、少なくとも31個の容量から得られる。一変形形態では、これらの容量604から612を、1Cとは異なる同一の公称値を有する容量、例えば、それぞれが0.5Cに等しい公称値を有する62個の容量から構築することもまた可能である。したがって、31個のコンデンサは、考えられる様々な接続コンフィギュレーションに従って、一方の機能ブロックから他方に渡され得る。
【００９６】
次に、特定の一実施形態による、回路100から500に関連して前に記載されたような回路コンフィギュレーション方法の実施を可能にする、電気回路コンフィギュレーションデバイス700が示される図7を参照されたい。
【００９７】
デバイス700は、コンフィギュレーションされるべき電気回路702を含む。回路702は、例えば、前に記載された回路100から500の1つを含み、具体的には、1組の同様のタイプの電気素子と、前記電気素子を互いに接続および/もしくは回路の残部に接続するための手段とを含む。これらの接続する手段は、回路702内に、同じタイプの特性量を有し、特性量の値が相互に比例するいくつかの機能ブロックを構成する様々な接続コンフィギュレーションに従って、電気素子を接続することを可能にする。
【００９８】
デバイス700はさらに、1つもしくは複数の信号が、回路702の入力に付与されることを可能にする手段704、ならびに、テストされる接続コンフィギュレーションのそれぞれに対する、電気回路702の少なくとも1つのパラメータの値の測定を可能にする測定手段706を含む。回路702の入力に付与される信号の特性は、回路702の特質に応じて選択されることになり、この信号は、例えば、ランプ、ステップ関数、正弦曲線等である。測定手段706は、回路702の出力で得られる電気信号を測定することができるが、回路702に固有の特性、例えば、回路702が前に記載された回路100および200に類似するならば、機能ブロックの電気抵抗もまた測定することができる。
【００９９】
次いで、手段710が、様々なコンフィギュレーションの中で、測定されたパラメータの値が、少なくとも1対の機能ブロックの特性量の値間の不整合が最小である場合に対応するものの選択を可能にする。
【０１００】
手段710により実行される選択に基づいて、ポジショニングする手段712が、接続する手段、例えば、回路702の電気素子のスイッチがスイッチされることを可能にし、その結果、これらの電気素子は、選択されたコンフィギュレーションに従って相互接続される。
【符号の説明】
【０１０１】
100 電気回路、回路
101a〜101d 端子
102a〜102d 電気抵抗器、抵抗器
103 第1の電気抵抗、第1の抵抗、抵抗
104a〜104d 電気抵抗器、抵抗器
105 第2の電気抵抗、第2の抵抗、抵抗
106a〜106d、107a〜107d、108a〜108d、109a〜109d、110a〜110d スイッチ
200 電気回路、回路
300 電気回路、回路
302 入力
304 出力
306a〜306d コンデンサ
308a〜308p スイッチ
400 回路
402a〜402d ブロック
404a〜404d 差動入力、入力
406a〜406d スイッチ
408 ブロック
410a、410b 差動出力
500 電荷再配分デジタルアナログ変換器、回路
502 第1のMOSトランジスタ、第1のトランジスタ
504a、504b 第2のMOSトランジスタ、トランジスタ
506a、506b、508a、508b スイッチ
510a、510b 第3のトランジスタ、トランジスタ
512a、512b、514a、514b、516a、516b、518a、518b、520a、520b、522a、522b スイッチ
524 第4のトランジスタ、トランジスタ
526 第5のトランジスタ、トランジスタ
528 第6のトランジスタ
602 演算増幅器
604、606、608、610、612 容量
614a〜614d スイッチ
700 電気回路コンフィギュレーションデバイス、デバイス
702 電気回路、回路
704 手段
706 測定手段
710 手段
712 ポジショニングする手段
【技術分野】
【０００１】
本発明は、シリコン(MOS、BiCMOS、SOI、…)、GaAsまたはカーボンナノチューブで構成されるものも含む、すべてのタイプの技術での、電気回路および/もしくは電子回路のコンフィギュレーションの、最適化の、ならびに作製の分野に関する。さらに、本発明は、特定の範囲の周波数で動作する、または特定の設計に従って構築される回路には限定されず、例えば、無線周波数の、アナログの、またはアナログデジタル混在でさえある回路の製造物に関する。
【０００２】
本発明はさらに、電気および/もしくは電子の構成要素(抵抗器、コンデンサ、インダクタ、トランジスタ、…)を使用する回路のコンフィギュレーション、最適化、ならびに作製に、あるいは、それらの電気特性の1つまたは複数の値の不定のばらつきを有する場合があるような構成要素を含むサブ回路に関する。
【０００３】
本発明はさらに、それらの電気特性の真の値間の差が大きいときにその性能が低下する、電気および/または電子の素子での回路の製造物に適用される。
【０００４】
本発明は、有利には、アナログデジタルまたはデジタルアナログの変換器の、比較器の、スイッチトキャパシタフィルタ(switched-capacitor filter)の、ロングテイルドペア(long-tailed pair)または他の任意の電気回路および/もしくは電子回路のコンフィギュレーション、最適化、ならびに作製のために実施され得る。
【背景技術】
【０００５】
同一の公称値を有する2つの電気および/または電子の構成要素、例えば抵抗器は、実際には、必ずしも同一というわけではない値を有する。例えば、Rオームに等しい同一の公称値を有する2つの電気抵抗器の場合では、これらの2つの抵抗器は、それぞれ、実際には、Rオーム+/-Rオームの値の数%に等しい値を有し、この割合は、電気抵抗器ごとに変動する。
【０００６】
構成要素の公称値に関するこのばらつきは、構成要素の製造公差による。そのため、電気回路および/または電子回路で、同一の値を有する、または特有の比の値を有する2つ(以上)の電気および/または電子の構成要素を使用することが望まれる場合は、したがって、これらの値が、「不整合(mismatch)」と呼ばれ、構成要素の製造物の不確定性によってその値が不規則である差に左右される可能性は非常に高い。
【０００７】
構成要素の電気特性の値に関するこの不規則なばらつきの影響を低減するための、いくつかの技法が存在する。
【０００８】
この不規則なばらつきを低減するための最も簡単な解決策は、これらの構成要素の電気特性の真の値の精度を向上させるために、使用される構成要素のサイズを増大することから成る。例えば、シリコン技術で製造される構成要素の精度が、これらの構成要素の表面積に比例することが知られている。
【０００９】
しかしながら、この解決策は、効果的ではあるものの、回路の表面積(ひいてはその製造コスト)を増大する欠点を有するが、さらに、例えば、より大きなサイズのコンデンサを充電するために、より大きな電流が必要であるため、その消費電力を増大する欠点を有する。
【００１０】
アナログデジタルまたはシグマデルタの符号化変換器の場合では、変換器の出力で得られる信号のアナログまたはデジタルの補償により、これらの変換器の電気容量の値を中心としたばらつきの影響を低減することもまた知られている。
【００１１】
この目的のために、変換器の性能の測定は、変換器の入力に付与される、既知である場合もありそうでない場合もある信号に基づいて、または、中間のテスト信号に基づいて実行される。このように、変換器の出力で、または変換器内で行われる測定に基づいて、使用される構成要素の値の概算が推定され、変換器の出力で得られる値が、回路を使用して、例えばデジタルで補正される。概算値の改善は、繰り返し実行される場合もあれば、そうでない場合もある。
【００１２】
しかしながら、この補償の技法は、いくつかの欠点を有する。実際は、構成要素のそれぞれの値の概算の計算は、一般には複雑であり、必要とされる表面積の、および消費電力の増大を伴う。さらに、これらの回路が、一般に、他の欠陥(非線形性、オフセット、寄生電荷挿入(parasitic charge insertion)、…)を有することを考慮に入れると、ばらつきの概算は、誤差に頻繁に左右され、したがって、精度は十分ではない。
【００１３】
したがって、得られる解決法での利益は、限定的である。最後に、ばらつきにより発生される誤差は、例えば、信号の飽和のように不可逆であり、したがって、変換器による信号の変換に続く補償により、変換器の出力で補正することが不可能である、変換器の出力信号に関する結果を、時には招く場合がある。
【００１４】
アナログデジタルまたはデジタルアナログの変換器などの、ある種のシステムでは、構成要素の値の精度の低さの影響を低減することは、この精度の低さにより発生される誤差を、経時的に不規則に、または決定論的な方式で変動させることにより可能である。
【００１５】
誤差のこの変動は、一般に、使用される同一の構成要素の数が多いときに使用される。この解決策の原理は、あらゆる時点で、不規則に、または決定論的に、回路に必要な所定数の構成要素を、より多数の利用可能な構成要素の中から選択することである。
【００１６】
ミキシングと呼ばれるこの技法も、欠点を有する。何よりもまず、それは、限定された数の回路、すなわち、多数の構成要素を有するだけでなく、発生される誤差の変動が、それらの影響を低減することを可能にする回路にのみ適用可能である。例えば、このミキシングの技法は、(その帯域幅全体が、用途で使用される)ナイキスト周波数で動作するデジタルアナログ変換器で常に使用され得るわけではない、というのは、この不規則なミキシングは、非線形性をノイズに変換するが、これについては、ノイズ調整は、オーバーサンプリングファクタが利用可能である場合に使用され得るのみであり、このような回路では、常にそうであるわけではないので、好ましくないからである。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明の1つの目的は、電気回路および/もしくは電子回路をコンフィギュレーションするための方法ならびにデバイスであって、前記電気回路および/または電子回路の素子を用いて製造される、電気および/または電子の構成要素の特性の値に関するばらつきの影響の低減を可能にする、方法およびデバイスを提案することである。
【００１８】
本発明の1つの目的はさらに、使用される電気および/もしくは電子の構成要素の値の精度に関して、回路の信頼性を向上させること、ならびに/または、設計される電気回路および/もしくは電子回路の電気特性に関して、電気および/もしくは電子の構成要素の公称値の不規則なばらつきの影響を低減することである。
【課題を解決するための手段】
【００１９】
この目的のために、本発明は、同じタイプの特性量すなわち値を有し、特性量の値が相互に比例するいくつかの機能ブロックを備える電気回路をコンフィギュレーションするための方法を提案し、機能ブロックは、同じタイプおよび/もしくは同じ公称理論値の少なくとも1組の電気素子と、様々な接続コンフィギュレーションに従って、前記電気素子を互いに接続および/もしくは電気回路の残部に接続する手段とにより製造され、本方法は少なくとも、
- テストされる1組の接続コンフィギュレーションのそれぞれに対して、電気回路の少なくとも1つのパラメータの値を測定するステップと、
- テストされる接続コンフィギュレーションの中で、測定されたパラメータの値が、少なくとも1対の機能ブロックの特性量の値間の不整合が最小である場合に対応する1つのコンフィギュレーションを選択するステップと、
- 選択されたコンフィギュレーションに従って、接続する手段をポジショニングするステップと
を含む。
【００２０】
様々な接続コンフィギュレーションでは、電気素子の少なくとも一部が、少なくとも2つの機能ブロック間でそれぞれに配分される。したがって、これらの電気素子は、1つの機能ブロックから別のものに、接続コンフィギュレーションに従って渡され得る。
【００２１】
明快さのために、「電気の」という用語は、本文書の残りでは、「電気および/または電子の」という語句を示すために使用されるものとする。さらに、「電子の」という用語が使用される場合でも、本発明は、マイクロエレクトロニックおよび/またはナノエレクトロニックの、素子および/または構成要素に基づく、マイクロエレクトロニックおよび/またはナノエレクトロニックの回路のコンフィギュレーションにも関係する。
【００２２】
したがって、本発明は、同じ理論公称値を有する1組の電気素子であって、場合によっては、それらの電気特性の値に関するばらつきを示す電気素子に基づいて、これらの電気素子を賢明に組み合わせることにより得られる機能ブロックを含む電気回路の性能を向上させること、および、最高の可能な性能を有し、少なくとも1対の機能ブロックの特性量の値間の不整合が最小である場合に対応する回路を得ることを可能にする電気素子のコンフィギュレーションを選択することを可能にする。
【００２３】
本発明は、いくつかの機能ブロックを得るために、例えばスイッチを使用して、いくつかの電気素子を組み合わせるステップを含んでもよく、これらの機能ブロックは、例えば等価の電気構成要素に対応し、これらのブロックのそれぞれが、等価の構成要素を作製するために使用される電気素子と同じ製造公差で製造される単一の素子から得られた場合よりも、互いにより近い真の値を有する電気特性または特性量を有する。したがって、本発明は、電気素子を賢明に組み合わせることにより、それらの公差を組み合わせることもまた可能にし、それは、最良のコンフィギュレーションを選択することにより、電気素子の公差について、最適に補償し、バランスをとることを可能にし、それによって、公称値が可能な限り近い状態で集成することが望まれる2つの構成要素間の差、すなわち「不整合」が低減される。
【００２４】
このように、回路の設計の際に、1つの機能ブロックから別のものに渡され得る電気素子のいくつかの可能な組み合わせが、電気素子の様々な接続コンフィギュレーションに対応して比較され、一方では、これらの素子に基づいて得られる完全なシステムの性能を、例えば、電気素子を組み合わせることにより構成される機能ブロックの特性量間の差を測定することにより評価する。したがって、最適解、すなわち、その特性量が、互いに、または所望の比例比に最も近い機能ブロックを構成する電気素子の組み合わせが保持される。
【００２５】
回路の機能ブロックの中で、基準機能ブロックを選択し、他の機能ブロックが、その値がこの基準機能ブロックの真の値に可能な限り近い特性量を有するコンフィギュレーションを選択することもまた可能である。
【００２６】
本発明は、具体的には、機能ブロックの出力の電流および/または電圧が、互いに最も近い値を有するコンフィギュレーションを選択するステップを含んでもよい。
【００２７】
電気回路の測定されたパラメータは、電気回路の信号雑音比、または線形性レベル、またはオフセットレベルであってよい。
【００２８】
有利な一実施形態では、電気回路の測定されたパラメータは、前記対の機能ブロックの特性量の値間の不整合であってよい。
【００２９】
電気素子は、抵抗器、および/もしくはインダクタ、および/もしくはコンデンサ、および/もしくはトランジスタに対応する電気構成要素、または、それぞれが複数の電気構成要素を有する電気デバイスであって、前記構成要素は、場合によっては、抵抗器、および/もしくはインダクタ、および/もしくはコンデンサ、および/もしくはトランジスタに対応する電気デバイスであってよい。
【００３０】
電気回路は、少なくとも、1つのアナログデジタル変換器、および/または1つのデジタルアナログ変換器、および/または1つの比較器、および/または1つの増幅器、および/または1つのスイッチトキャパシタフィルタ、および/または1つの差動トランジスタ対を含む場合がある。
【００３１】
接続コンフィギュレーションの少なくとも一部は、電気素子の少なくとも1つの、少なくとも1つの入力信号および/または出力信号の符号を反転することにより得られ得る。
【００３２】
接続する手段は、直列および/または並列で、まったく同一の機能ブロックを編成する電気素子を電気的に相互接続可能である場合がある。
【００３３】
各接続コンフィギュレーションに対して、前記1組の電気素子は、複数の電気素子の中から選択され得る。
【００３４】
例えば、本発明によるコンフィギュレーション処理は、冗長性の原理をさらに使用することができ、そのため、コンフィギュレーションの数の増加を可能にし、ひいては、潜在的に、集成することが望まれる機能ブロックの特性量の値間の差をさらに低減する。
【００３５】
電気回路の測定は、既知の入力信号を、コンフィギュレーションのそれぞれに対して構成される機能ブロックに付与することにより、および、前記機能ブロックの少なくとも1つの出力特性を測定することにより実行され得る。特性量の値を直接計算するのではなく、それらが十分に整合されていることをチェックすることもまた可能である。
【００３６】
本発明はさらに、電気回路を製造するための方法であって、少なくとも、
- 同様のタイプの1組の電気素子と、様々な接続コンフィギュレーションに従って、前記電気素子を互いに接続および/もしくは電気回路の残部に接続する手段とを製造するステップと、
- 前に記載されたような、電気回路をコンフィギュレーションするための方法を実施するステップと
を含む方法に関する。
【００３７】
本発明はさらに、電気回路をコンフィギュレーションするためのデバイスであって、少なくとも、
- 同様のタイプおよび/または同じ理論公称値を有する、1組の電気素子と、
- 同じタイプの特性量を有し、特性量の値が相互に比例するするいくつかの機能ブロックを構成する様々な接続コンフィギュレーションに従って、前記電気素子を互いに接続するおよび/または回路の残部に接続する手段であって、電気素子の少なくとも一部が、少なくとも2つの機能ブロック間でそれぞれに配分される手段と、
- テストされる1組の接続コンフィギュレーションのそれぞれに対して、電気回路の少なくとも1つのパラメータの値を測定するための手段と、
- テストされる接続コンフィギュレーションの中で、パラメータの測定される値が、少なくとも1対の機能ブロックの特性量の値間の不整合が最小である場合に対応する1つのコンフィギュレーションを選択する手段と、
- 選択されたコンフィギュレーションに従って、接続する手段をポジショニングする手段と
を備えるデバイスに関する。
【００３８】
デバイスは、電気素子の少なくとも1つの、少なくとも1つの入力信号および/または出力信号の符号を反転する手段をさらに備えることができる。
【００３９】
接続手段は、直列および/または並列で、まったく同一の機能ブロックを編成する電気素子を電気的に相互接続可能であるスイッチを含むことができる。
【００４０】
デバイスは、複数の電気素子を含むことができ、その中から、1組の電気素子が、それぞれの結合コンフィギュレーションに対して選択される。
【００４１】
デバイスは、既知の入力信号を、コンフィギュレーションのそれぞれに対して構成される機能ブロックに付与する手段、および、前記機能ブロックの少なくとも1つの出力特性を測定する手段をさらに含むことができる。
【００４２】
デバイスは、接続する手段を制御する手段をさらに含むことができる。
【００４３】
本発明は、指示的な例として与えられ、いかなる限定も伴わない実施形態の記載を読むことに基づいて、添付図面を参照して、より良く理解されることになる。
【図面の簡単な説明】
【００４４】
【図１】特定の実施形態による、本発明の目的である回路コンフィギュレーション方法が実施される電気回路の例を示す図である。
【図２】特定の実施形態による、本発明の目的である回路コンフィギュレーション方法が実施される電気回路の例を示す図である。
【図３】特定の実施形態による、本発明の目的である回路コンフィギュレーション方法が実施される電気回路の例を示す図である。
【図４】特定の実施形態による、本発明の目的である回路コンフィギュレーション方法が実施される電気回路の例を示す図である。
【図５】特定の実施形態による、本発明の目的である回路コンフィギュレーション方法が実施される電気回路の例を示す図である。
【図６】特定の実施形態による、本発明の目的である回路コンフィギュレーション方法が実施される電気回路の例を示す図である。
【図７】特定の実施形態による、やはり本発明の目的である電気回路コンフィギュレーションデバイスを示す図である。
【発明を実施するための形態】
【００４５】
記載される様々な図の同一の、類似する、または等価の部分は、ある図から別の図への遷移を容易にするために、以降では同じ参照番号を持つ。
【００４６】
図に示される様々な部分は、図をより読みやすくするために、必ずしも一定の縮尺になっているわけではない。
【００４７】
様々な可能性(変形形態および実施形態)は、相互に排他的ではないものとして理解されなければならず、互いに組み合わされ得る。
【００４８】
まず、電気回路100の例を示す図1に対する参照が行われ、特定の実施形態による、この回路をコンフィギュレーションするための方法は、それで実施される。
【００４９】
電気回路100を用いて、端子101aと101bとの間に第1の電気抵抗103を、および、端子101cと101dとの間に第2の電気抵抗105を含む回路を作製することが望まれる。それぞれが、その特性量が得られる電気抵抗の値に対応する機能ブロックを構成する、これらの第1および第2の電気抵抗103、105は、端子101aと101bとの間に配置される4つの電気抵抗器102a〜102d、および、端子101cと101dとの間に配置される4つの電気抵抗器104a〜104dに基づいて構築されることになる。
【００５０】
抵抗器102a、102d、104aおよび104dは、それぞれ、端子101aから101dにそれぞれ直接接続されている一方の端部を含むがゆえに、抵抗器102aおよび102dは、必然的に端子101aと101bとの間で構成される抵抗の一部となり、抵抗器104aおよび104dは、必然的に端子101cと101dとの間で構成される抵抗の一部となる。
【００５１】
電気回路100はさらに、抵抗器102a〜102dおよび104a〜104dが、様々な方法で、すなわち様々なコンフィギュレーションに従って接続されることを可能にする、接続する手段を含む。
【００５２】
これらの接続する手段は、具体的には、様々な方法で抵抗器102aおよび104aが抵抗器102bおよび104bに接続されることを可能にする4つのスイッチ106a〜106dから成る。
【００５３】
これらの接続する手段はさらに、抵抗器102bおよび104bが、様々なコンフィギュレーションに従って、抵抗器102cおよび104cに接続されることを可能にする、他の4つのスイッチ108a〜108dを含む。最後に、接続する手段はさらに、抵抗器102cおよび104cが、様々なコンフィギュレーションに従って、抵抗器102dおよび104dに接続されることを可能にする、他の4つのスイッチ110a〜110dを含む。
【００５４】
下記の表は、直列で一体に接続される2つの抵抗器を、閉じられるスイッチの関数として与える。
【００５５】
【表１】
【００５６】
目的は、それぞれが500Ωの同じ理論公称値を有する、電気抵抗器102a〜102dおよび104a〜104dに基づいて、それぞれが2000Ωに等しい理論値を有する、2つの抵抗103および105を構築することである。しかしながら、電気抵抗器は、それらの理論公称値の数パーセントだけ異なる可能性がある真の値を有する(電気抵抗器102a〜102dおよび104a〜104dの製造公差によるばらつき)。
【００５７】
したがって、目的は、回路100の接続する手段を使用して、抵抗器102a〜102dおよび104a〜104dを賢明に組み合わせることにより、2つの抵抗103および105について、それらが互いに可能な限り近い真の値を有するように、それらを構築することである。
【００５８】
最良の可能な組み合わせの、すなわち、抵抗103および105が、可能な限り近い値で得られることを可能にする最良のコンフィギュレーションの選択は、様々な組み合わせに関して得られる性能を評価することにより実行されることになり、したがって、得られる最適解は、適切なスイッチを閉じることにより保持される。
【００５９】
今の場合では、性能の評価は、抵抗103および105のそれぞれにより示される電気抵抗を、様々なコンフィギュレーションに関して測定することから成ることになる。
【００６０】
例えば、抵抗器102a〜102dおよび104a〜104dが、以下の真の値を有するとする。
102a: 505Ω
102b: 501Ω
102c: 503Ω
102d: 499Ω
104a: 497Ω
104b: 495Ω
104c: 502Ω
104d: 500Ω
【００６１】
最適解は、スイッチ106c、108dおよび110bを閉じることにより、抵抗器102aおよび102dを抵抗器104bおよび104cと接続すること、ならびに、スイッチ106b、108aおよび110cを閉じることにより、抵抗器104aおよび104dを抵抗器102bおよび102cと接続することから成り、そのため、2つの抵抗103および105が、それぞれ2001Ωに等しい値で得られることを可能にするということが理解される。したがって、電気素子の一部、ここでは抵抗器102b、102c、104bおよび104cが、様々なスイッチが設定されるコンフィギュレーションに従って、一方の機能ブロックから他方に渡され得る、すなわち、それらは、構築される接続コンフィギュレーションに応じて、2つの機能ブロックにそれぞれに配分され得る。
【００６２】
したがって、電気回路100に基づいて実施される設計処理は、電気素子であって、それらのそれぞれの理論公称値に最も近い真の値を個別に有する電気素子を選択することから成るのではなく、むしろ、構成要素であって、それらが組み合わされると、ここでは抵抗103および105である、少なくとも2つの機能ブロックであって、これらの2つの機能ブロックの特性量の値間の不整合を最低量に低減するように、その特性量(真の抵抗値)が互いに可能な限り近い機能ブロックを含む回路を構成する構成要素を選択かつ組み合わせることから成る。
【００６３】
したがって、前に記載された例では、電気構成要素は、その特性量が互いに可能な限り近い2つの機能ブロックを得るように、選択かつ組み合わされる。
【００６４】
電気回路100は、抵抗器のすべての可能な組み合わせが行われることを可能にはしない。例えば、回路100では、抵抗器102aおよび102dは、必然的に第1の抵抗103の一部であること、ならびに、抵抗器104aおよび104dは、必然的に第2の抵抗105の一部であることが理解される。
【００６５】
電気回路内のスイッチの数を増加させることにより可能な組み合わせの数を増加させることは可能である。図2は、電気回路200を示し、それに基づいて、回路100のものと似た方法で、端子101aと101bとの間に第1の抵抗103を、および、端子101cと101dとの間に第2の電気抵抗105を含む回路を構築することが望まれる。
【００６６】
回路200は、電気回路100のすべての素子、すなわち、抵抗器102a〜102dおよび104a〜104d、ならびに、スイッチ106a〜106d、108a〜108dおよび110a〜110dを備える。さらに、電気回路200は、抵抗器102a〜102dおよび104a〜104dのすべての可能な組み合わせが形成されることを可能にする、追加のスイッチ107a〜107dおよび109a〜109dもまた含む。ここでは、すべての電気素子、すなわち、すべての抵抗器102a〜102dおよび104a〜104dは、2つの機能ブロック間でそれぞれに配分され得る、すなわち、それらは、構築される接続コンフィギュレーションに従って、一方の機能ブロックから他方に渡され得る。
【００６７】
それゆえに、回路200は、回路100と比較して、より多数のコンフィギュレーションが構築されることを可能にし、それが、回路200に基づいて得られる抵抗103および105の値に潜在的に影響を与える可能性がある、より高い複雑さ、およびより多数のスイッチの後で、抵抗103および105の値間のより良好なバランスを得ることを可能にすることができるということが理解される。こうして、回路の製造の制約(周波数、表面積、…)に応じて、回路は、より多い、またはより少ない可能性、言い換えれば可能な組み合わせ、したがって、より多い、またはより少ないスイッチを提供する製造物に選択されることになる。
【００６８】
図1および2に関連して前に記載された回路100および200の例では、すべての抵抗器102a〜102dおよび104a〜104dが、その特性量のバランスをとることが望まれる2つの機能ブロックを構成するために、すなわち、形成される抵抗103および105の値のバランスをとるために使用されることが理解された。
【００６９】
一変形形態では、回路100または200が、より多数の電気抵抗器を有すること、ならびに、これらのすべての電気抵抗器の中で、それらの一部のみが、抵抗103および105を生成するために互いに組み合わされること、したがって、抵抗103および105の実現される値の間の最小の不整合が得られることを可能にする、最良の可能な組み合わせを形成することが可能である。例えば、回路100および200は、それぞれ、例えば、それぞれが500Ωに等しい同じ理論公称値を有する12個の電気抵抗器を含む場合があり、これらの回路のスイッチに基づいて、12個の抵抗器の8つのみが、それぞれ2000Ωに等しい理論公称値を有する2つの抵抗103および105を形成するために使用され、残りの4つの電気抵抗器は、抵抗103および105を形成するためには使用されない。さらに、別の変形形態では、3つ以上の機能ブロックの特性量のバランスをとることが望まれるということ、すなわち、それらの値が互いに可能な限り近い3つ以上の抵抗が形成されるということが可能である。
【００７０】
図3は、電気回路300を示し、それに基づいて、容量に対応するそれらの特性量が互いに可能な限り近い値を有する、2つの容量に対応する2つの機能ブロックを形成するために、入力302と出力304との間で、コンデンサ306a〜306dを並列に電気的に接続することが望まれる。この目的のために、回路300は、16個のスイッチ308a〜308pを備える4つのコンデンサ306a〜306dを接続するための手段を含む。したがって、回路300では、互いに可能な限り近い特性量を有する2つの機能ブロックを構築することが望まれ、各ブロックは、並列に接続される4つのコンデンサ306a〜306dの2つで編成されるコンデンサに対応する。コンデンサ306a〜306dは、作製される接続コンフィギュレーションに応じて、2つの機能ブロック間でそれぞれに配分される。下記の表は、並列に電気的に相互接続される2つのコンデンサに応じた、閉じられたポジションの状態のスイッチを示す。
【００７１】
【表２】
【００７２】
次いで、これらの組み合わせのそれぞれに対して、このように形成される容量の真の値間の不整合が測定され、2つの容量の値間の不整合が最小である組み合わせが選択される。
【００７３】
回路100および200に関連して前に記載された変形形態に似た方式で、回路300が、より多数のコンデンサを含むこと、および、これらのコンデンサの一部のみが、構築することが望まれる2つのコンデンサを形成するために使用されることになり、他のコンデンサは、回路300の残部に接続されないということが可能である。この変形形態は、より多数の組み合わせを提供することを、ひいては、より良好なコンフィギュレーションを潜在的に提供することを可能にする。
【００７４】
さらに、回路300が、より多数のコンデンサを含む場合では、それらの特性量のバランスをとることが望まれることになる、3つ以上の機能ブロックを作製することが考えられ得る。
【００７５】
前に記載された回路100、200および300に関しては、システムが評価され、最良の組み合わせが選択されると、選択される素子が常に、選択されたコンフィギュレーションで電気的に接続されたままであるように、常に同じ値のままであることになるコンフィギュレーション信号により、スイッチが制御されることが可能である。
【００７６】
しかしながら、具体的には、回路の素子が、コンデンサまたは動的素子であるとき、スイッチは、回路内の特定の補足機能を満たすために、例えば、回路300の例では、コンデンサの充電および放電を実行するために使用されることもまた可能である。
【００７７】
回路内のスイッチが、クロック信号により制御されることが可能である。
【００７８】
前に記載された回路100、200および300の素子は、電気および/または電子の構成要素であり、それらの最良の組み合わせは、それらの組み合わせにより得られる素子の値の変動性の低減、すなわち、得られる機能ブロックの特性量での不整合を低減することを可能にすることを求められる。
【００７９】
この原理を、回路であって、組み合わされるべきその素子が、電気構成要素ではなく、いくつかの電気および/または電子の構成要素で編成され、特定の機能、例えば増幅または信号変換の段階を実行可能である、ブロック、またはサブ回路、またはデバイスでさえある回路に適用することもまた可能である。
【００８０】
そのような回路400の一例が、図4に示される。この回路400は、4つのブロック402a〜402dを含み、それぞれは、ブロック402a〜402dの差動入力404a〜404dに付与される信号、例えば電圧に基づいて、同一の処理機能、例えば増幅を実行する。したがって、4つのブロック402a〜402dは、ここでは増幅利得に対応する同じ理論公称値を有する。まったく同一の入力電圧が、差動入力404a〜404dに付与される。回路400はさらに、入力404a〜404dに付与される信号の符号が、反転される、または反転されないことを可能にする4組のスイッチ406a〜406dを含む。ブロック408は、ブロック402a〜402dから得られる出力信号のそれぞれの符号が、反転される、または反転されないことを可能にする他の4組のスイッチを備え、これらの信号は、加算され、差動出力410a、410bで送出される。
【００８１】
そのような回路400は、具体的には、ブロック402a〜402dによる誤差が付加的(例えば、ブロックの1つの入力に付与される信号の符号および値が何であれ、その値が同一であるオフセット)であるときに、第1の反転が、スイッチ406a〜406dの1つまたは複数により実行されることを可能にし、次いで、これらの信号の第2の反転が、入力に付与される信号の元の符号の復元を可能にするブロック408により、信号の足し合わせを実行する前に実行される。
【００８２】
回路400の例では、4に等しい公称利得を有する増幅器を形成することが望まれる。例えば、ブロック402a〜402dがそれぞれ、1に等しい同じ公称利得で増幅を実行し、ブロック402a〜402dのオフセットが、例えば、ブロック402aおよび402cに対しては0.01に、ブロック402bに対しては0.02に、ならびにブロック402dに対しては-0.02に等しいならば、
(1+0.01)+(1+0.02)-(-1+0.01)+(1-0.02)=4
に等しい利得を出力で得るために、スイッチ406cで反転を実行することが可能となる。
【００８３】
対照的に、符号反転が実行されないならば、0.02に等しいオフセットを有する増幅器が得られる。
【００８４】
したがって、ブロック402a〜402dの1つもしくは複数の入力信号ならびに出力信号の、賢明に選択される符号反転が、増幅器のオフセットが除去される少なくとも1つのコンフィギュレーションを得ることを可能にすることが理解される。
【００８５】
一変形形態では、前述の回路100、200または300に関するのと同様に、回路400が、より多数のブロック402を含み、回路400のコンフィギュレーションを構築するために、これらのブロックの一部のみを使用することが可能である。
【００８６】
図5は、2つのCMOSロングテイルドペアから成る回路を構成する、図4に関連して前に記載された回路400のブロック402a〜402dの1つの実施形態を示す。
【００８７】
この回路は、第1のMOSトランジスタ502を含み、そのソースは、電圧VDDに接続され、制御電圧Vpは、この第1のトランジスタ502のゲートに付与される。
【００８８】
第1のトランジスタ502のドレインは、2つの第2のMOSトランジスタ504a、504bのソースに接続され、それらのゲートは、それぞれ、506a、506bおよび508a、508bと参照番号が付けられ、これらのゲートのそれぞれを、ブロック402の入力に付与される入力信号に対応する入力信号Vin(t)の正の成分、または入力信号Vin(t)の負の成分のいずれかに接続することを可能にする2つのスイッチに接続される。
【００８９】
第1のトランジスタ502のドレインはさらに、2つの第3のトランジスタ510a、510bのソースに接続され、それらのゲートは、それぞれ、512a、512bおよび514a、514bと参照番号が付けられ、これらのゲートのそれぞれを、入力信号Vin(t)の正の成分、または入力信号Vin(t)の負の成分のいずれかに接続することを可能にする1対のスイッチに接続される。
【００９０】
回路はさらに、トランジスタ504a、504b、510a、510bのドレインの1つを、第4のトランジスタ524のドレインに接続することを可能にする4つのスイッチ516a、516b、518a、518bを備える。ブロックはさらに、トランジスタ504a、504b、510a、510bのドレインの1つを、第5のトランジスタ526のドレインに接続することを可能にする4つのスイッチ520a、520b、522a、522bを含む。最後に、第6のトランジスタ528が、トランジスタ524、526のゲートと電圧VSSとの間に配置される。このブロックの出力電圧は、トランジスタ524および526のドレインで差動的に得られる。
【００９１】
この回路では、トランジスタ504a、504b、510a、510bの2つが、トランジスタ524および526に結合されるCMOSロングテイルドペアを形成するように、様々なスイッチがスイッチされることになる。したがって、第1の機能ブロックは、入力信号Vin(t)の正の成分を入力として受信するように設計されることになる、トランジスタ504a、504b、510a、510bの1つに結合される第4のトランジスタ524に対応する場合があり、第2の機能ブロックは、入力信号Vin(t)の負の成分を入力として受信するように設計されることになる、トランジスタ504a、504b、510a、510bの1つに結合される第5のトランジスタ526に対応する場合がある。スイッチは、4つのトランジスタ504a、504b、510a、510bのうちの2つが、1に等しい公称利得を有する増幅回路を形成するように、トランジスタ524および526に結合される、様々なコンフィギュレーションが得られることを可能にする。これらの様々なコンフィギュレーションの中で、2つの機能ブロックが互いに最も近い特性を有するものが、選択されることになる。今の場合では、その不整合を最小化することが望まれるこれらの特性は、これらの機能ブロックのトランジスタの(Vt、gm)の対に対応する、というのは、2つのブロックのこれらの特性間の不整合の最小化が、この回路の出力で得られるオフセットの低減を可能にするためである。
【００９２】
一変形形態では、スイッチ516a、516b、518a、518b、520a、520b、522a、522bは、トランジスタ524および526から成る電流源に接続されるカスコードトランジスタとして使用されるトランジスタにより置換される場合があり、これは、この回路でのスイッチの数の低減、および、構築される演算増幅器の電気特性にそれらが影響を与えることを可能にすることになる。
【００９３】
次に、演算増幅器602、ならびに、それぞれがC、2C、4C、8Cおよび16Cに等しい値を有する5つの容量604、606、608、610および612を含む電荷再配分デジタルアナログ変換器500を示す図6を参照されたい。これらの5つの容量は、コンフィギュレーションされるべき回路の機能ブロックに相当する。
【００９４】
容量604、606、608および610のそれぞれは、スイッチ614a〜614dに接続され、それは、それに関連する容量を、演算増幅器602の負入力に接続することを、または接続しないことを可能にする。
【００９５】
これらの5つの容量604から612は、例えば、図示されないが、1Cに等しい同じ同一の公称値を有する31個のコンデンサから成り、並列で一体に接続され、5つの容量604から612を構成するために、やはり図示されないが、スイッチを使用して、5つの機能ブロックに最適に配分されることになる、少なくとも31個の容量から得られる。一変形形態では、これらの容量604から612を、1Cとは異なる同一の公称値を有する容量、例えば、それぞれが0.5Cに等しい公称値を有する62個の容量から構築することもまた可能である。したがって、31個のコンデンサは、考えられる様々な接続コンフィギュレーションに従って、一方の機能ブロックから他方に渡され得る。
【００９６】
次に、特定の一実施形態による、回路100から500に関連して前に記載されたような回路コンフィギュレーション方法の実施を可能にする、電気回路コンフィギュレーションデバイス700が示される図7を参照されたい。
【００９７】
デバイス700は、コンフィギュレーションされるべき電気回路702を含む。回路702は、例えば、前に記載された回路100から500の1つを含み、具体的には、1組の同様のタイプの電気素子と、前記電気素子を互いに接続および/もしくは回路の残部に接続するための手段とを含む。これらの接続する手段は、回路702内に、同じタイプの特性量を有し、特性量の値が相互に比例するいくつかの機能ブロックを構成する様々な接続コンフィギュレーションに従って、電気素子を接続することを可能にする。
【００９８】
デバイス700はさらに、1つもしくは複数の信号が、回路702の入力に付与されることを可能にする手段704、ならびに、テストされる接続コンフィギュレーションのそれぞれに対する、電気回路702の少なくとも1つのパラメータの値の測定を可能にする測定手段706を含む。回路702の入力に付与される信号の特性は、回路702の特質に応じて選択されることになり、この信号は、例えば、ランプ、ステップ関数、正弦曲線等である。測定手段706は、回路702の出力で得られる電気信号を測定することができるが、回路702に固有の特性、例えば、回路702が前に記載された回路100および200に類似するならば、機能ブロックの電気抵抗もまた測定することができる。
【００９９】
次いで、手段710が、様々なコンフィギュレーションの中で、測定されたパラメータの値が、少なくとも1対の機能ブロックの特性量の値間の不整合が最小である場合に対応するものの選択を可能にする。
【０１００】
手段710により実行される選択に基づいて、ポジショニングする手段712が、接続する手段、例えば、回路702の電気素子のスイッチがスイッチされることを可能にし、その結果、これらの電気素子は、選択されたコンフィギュレーションに従って相互接続される。
【符号の説明】
【０１０１】
100 電気回路、回路
101a〜101d 端子
102a〜102d 電気抵抗器、抵抗器
103 第1の電気抵抗、第1の抵抗、抵抗
104a〜104d 電気抵抗器、抵抗器
105 第2の電気抵抗、第2の抵抗、抵抗
106a〜106d、107a〜107d、108a〜108d、109a〜109d、110a〜110d スイッチ
200 電気回路、回路
300 電気回路、回路
302 入力
304 出力
306a〜306d コンデンサ
308a〜308p スイッチ
400 回路
402a〜402d ブロック
404a〜404d 差動入力、入力
406a〜406d スイッチ
408 ブロック
410a、410b 差動出力
500 電荷再配分デジタルアナログ変換器、回路
502 第1のMOSトランジスタ、第1のトランジスタ
504a、504b 第2のMOSトランジスタ、トランジスタ
506a、506b、508a、508b スイッチ
510a、510b 第3のトランジスタ、トランジスタ
512a、512b、514a、514b、516a、516b、518a、518b、520a、520b、522a、522b スイッチ
524 第4のトランジスタ、トランジスタ
526 第5のトランジスタ、トランジスタ
528 第6のトランジスタ
602 演算増幅器
604、606、608、610、612 容量
614a〜614d スイッチ
700 電気回路コンフィギュレーションデバイス、デバイス
702 電気回路、回路
704 手段
706 測定手段
710 手段
712 ポジショニングする手段
【特許請求の範囲】
【請求項１】
同じタイプの特性量を有し、前記特性量の値が相互に比例するいくつかの機能ブロックを備える電気回路(100〜500)をコンフィギュレーションするための方法であって、前記機能ブロックは、同じ理論公称値の少なくとも1組の電気素子(102a〜102d、104a〜104d、306a〜306d、402a〜402d、604、606、608、610、612)と、前記電気素子の少なくとも一部が少なくとも2つの機能ブロック間で配分される様々な接続コンフィギュレーションに従って、前記電気素子を互いに接続するおよび/もしくは前記電気回路の残部に接続するための手段(106a〜106d、107a〜107d、108a〜108d、109a〜109d、110a〜110d、308a〜308p、406a〜406d、408)とにより構成され、前記方法が少なくとも、
- テストされる1組の接続コンフィギュレーションのそれぞれに対して、前記電気回路(100〜500)の少なくとも1つのパラメータの値を測定するステップと、
- 前記テストされる接続コンフィギュレーションの中から、測定されたパラメータの値が少なくとも1対の機能ブロックの前記特性量の前記値間の不整合が最小である場合に対応する1つのコンフィギュレーションを選択するステップと、
- 前記選択される接続コンフィギュレーションに従って、前記接続する手段をポジショニングするステップと
を含む方法。
【請求項２】
前記電気回路(100〜500)の測定されたパラメータは、前記電気回路(100〜500)の信号雑音比、または線形性レベル、またはオフセットレベルである、請求項1に記載の方法。
【請求項３】
前記電気回路の測定されたパラメータは、前記対の機能ブロックの前記特性量の前記値間の不整合である、請求項1に記載の方法。
【請求項４】
前記電気素子は、抵抗器(102a〜102d、104a〜104d)、および/もしくはインダクタ、および/もしくはコンデンサ(306a〜306d、604、606、608、610、612)、および/もしくはトランジスタに対応する電気構成要素、または、それぞれが複数の電気構成要素を含む電気デバイス(402a〜402d)である、請求項1から3の一項に記載の方法。
【請求項５】
前記電気回路(400〜500)は、少なくとも、1つのアナログデジタル変換器、および/または1つのデジタルアナログ変換器、および/または1つの比較器、および/または1つの増幅器、および/または1つのスイッチトキャパシタフィルタを含む、請求項1から4の一項に記載の方法。
【請求項６】
前記接続コンフィギュレーションの少なくとも一部は、前記電気素子(402a〜402d)の少なくとも1つの、少なくとも1つの入力信号および/または出力信号の符号を反転することにより得られる、請求項1から5の一項に記載の方法。
【請求項７】
前記接続する手段(106a〜106d、107a〜107d、108a〜108d、109a〜109d、110a〜110d、308a〜308p)は、直列および/または並列で、同一の機能ブロックを編成する前記電気素子(102a〜102d、104a〜104d、306a〜306d)を相互接続可能である、請求項1から6の一項に記載の方法。
【請求項８】
各接続コンフィギュレーションに対して、前記1組の電気素子(102a〜102d、104a〜104d、306a〜306d、402a〜402d、604、606、608、610、612)は、複数の電気素子の中から選択される、請求項1から7の一項に記載の方法。
【請求項９】
前記電気回路(100〜500)の前記パラメータの前記測定は、既知の信号を、前記コンフィギュレーションのそれぞれに対して構成される前記機能ブロックの入力に付与し、前記機能ブロックの少なくとも1つの出力特性を測定することにより実行される、請求項1から8の一項に記載の方法。
【請求項１０】
電気回路(100〜500)を製造するための方法であって、少なくとも、
- 同様のタイプの1組の電気素子(102a〜102d、104a〜104d、306a〜306d、402a〜402d、604、606、608、610、612)と、様々な接続コンフィギュレーションに従って、前記電気素子を互いに接続および/もしくは前記電気回路の残部に接続するための手段(106a〜106d、107a〜107d、108a〜108d、109a〜109d、110a〜110d、308a〜308p、406a〜406d、408)とを作製するステップと、
- 請求項1から9の一項に記載の電気回路(100〜500)をコンフィギュレーションするための方法を実施するステップと
を含む方法。
【請求項１１】
電気回路(100〜500、702)をコンフィギュレーションするためのデバイス(700)であって、少なくとも、
- 同じ理論公称値を有する、1組の電気素子(102a〜102d、104a〜104d、306a〜306d、402a〜402d、604、606、608、610、612)と、
- 同じタイプの特性量を有し、前記特性量の値が相互に比例するいくつかの機能ブロックを構成する様々な接続コンフィギュレーションに従って、前記電気素子を互いに接続するおよび/または前記回路の残部に接続するための手段(106a〜106d、107a〜107d、108a〜108d、109a〜109d、110a〜110d、308a〜308p、406a〜406d、408)であり、前記電気素子の少なくとも一部が、前記少なくとも2つの機能ブロック間でそれぞれに配分される手段と、
- テストされる1組の接続コンフィギュレーションのそれぞれに対して、前記電気回路(100〜500、702)の少なくとも1つのパラメータの値を測定するための手段(706)と、
- 前記テストされる接続コンフィギュレーションの中で、測定されたパラメータの値が少なくとも1対の機能ブロックの前記特性量の前記値間の不整合が最小である場合に対応する1つのコンフィギュレーションを選択するための手段(710)と、
- 選択されたコンフィギュレーションに従って、前記接続する手段をポジショニングするための手段(712)と
を備えるデバイス。
【請求項１２】
前記電気回路(100〜500)の測定されたパラメータは、前記電気回路(100〜500)の信号雑音比、または線形性レベル、またはオフセットレベルである、請求項11に記載のデバイス。
【請求項１３】
前記電気回路の測定されたパラメータは、前記対の機能ブロックの前記特性量の前記値間の不整合である、請求項11に記載のデバイス(700)。
【請求項１４】
前記電気素子は、抵抗器(102a〜102d、104a〜104d)、および/もしくはインダクタ、および/もしくはコンデンサ(306a〜306d、604、606、608、610、612)、および/もしくはトランジスタに対応する電気構成要素、または、それぞれが複数の電気構成要素を含む電気デバイス(402a〜402d)である、請求項11から13の一項に記載のデバイス(700)。
【請求項１５】
前記電気回路(400〜500)は、少なくとも、1つのアナログデジタル変換器、および/または1つのデジタルアナログ変換器、および/または1つの比較器、および/または1つの増幅器、および/または1つのスイッチトキャパシタフィルタを含む、請求項11から14の一項に記載のデバイス(700)。
【請求項１６】
前記電気素子の少なくとも1つの、少なくとも1つの入力信号および/または出力信号の符号を反転するための手段(406a〜406d、408)をさらに備える、請求項11から15の一項に記載のデバイス(700)。
【請求項１７】
前記接続する手段(106a〜106d、107a〜107d、108a〜108d、109a〜109d、110a〜110d、308a〜308p)は、直列および/または並列で、同一の機能ブロックを編成する前記電気素子(102a〜102d、104a〜104d、306a〜306d)を電気的に相互接続可能であるスイッチを備える、請求項11から16の一項に記載のデバイス(700)。
【請求項１８】
複数の電気素子を含み、それらの中で、各接続コンフィギュレーションに対して、1組の電気素子(102a〜102d、104a〜104d、306a〜306d、402a〜402d、604、606、608、610、612)が選択される、請求項11から17の一項に記載のデバイス(700)。
【請求項１９】
既知の信号を、前記コンフィギュレーションのそれぞれに対して構成される前記機能ブロックの入力に付与するための手段(704)、および、前記機能ブロックの少なくとも1つの出力特性を測定するための手段(706)をさらに備える、請求項11から18の一項に記載のデバイス(700)。
【請求項２０】
前記接続する手段を制御するための手段(712)をさらに備える、請求項11から19の一項に記載のデバイス(700)。
【請求項１】
同じタイプの特性量を有し、前記特性量の値が相互に比例するいくつかの機能ブロックを備える電気回路(100〜500)をコンフィギュレーションするための方法であって、前記機能ブロックは、同じ理論公称値の少なくとも1組の電気素子(102a〜102d、104a〜104d、306a〜306d、402a〜402d、604、606、608、610、612)と、前記電気素子の少なくとも一部が少なくとも2つの機能ブロック間で配分される様々な接続コンフィギュレーションに従って、前記電気素子を互いに接続するおよび/もしくは前記電気回路の残部に接続するための手段(106a〜106d、107a〜107d、108a〜108d、109a〜109d、110a〜110d、308a〜308p、406a〜406d、408)とにより構成され、前記方法が少なくとも、
- テストされる1組の接続コンフィギュレーションのそれぞれに対して、前記電気回路(100〜500)の少なくとも1つのパラメータの値を測定するステップと、
- 前記テストされる接続コンフィギュレーションの中から、測定されたパラメータの値が少なくとも1対の機能ブロックの前記特性量の前記値間の不整合が最小である場合に対応する1つのコンフィギュレーションを選択するステップと、
- 前記選択される接続コンフィギュレーションに従って、前記接続する手段をポジショニングするステップと
を含む方法。
【請求項２】
前記電気回路(100〜500)の測定されたパラメータは、前記電気回路(100〜500)の信号雑音比、または線形性レベル、またはオフセットレベルである、請求項1に記載の方法。
【請求項３】
前記電気回路の測定されたパラメータは、前記対の機能ブロックの前記特性量の前記値間の不整合である、請求項1に記載の方法。
【請求項４】
前記電気素子は、抵抗器(102a〜102d、104a〜104d)、および/もしくはインダクタ、および/もしくはコンデンサ(306a〜306d、604、606、608、610、612)、および/もしくはトランジスタに対応する電気構成要素、または、それぞれが複数の電気構成要素を含む電気デバイス(402a〜402d)である、請求項1から3の一項に記載の方法。
【請求項５】
前記電気回路(400〜500)は、少なくとも、1つのアナログデジタル変換器、および/または1つのデジタルアナログ変換器、および/または1つの比較器、および/または1つの増幅器、および/または1つのスイッチトキャパシタフィルタを含む、請求項1から4の一項に記載の方法。
【請求項６】
前記接続コンフィギュレーションの少なくとも一部は、前記電気素子(402a〜402d)の少なくとも1つの、少なくとも1つの入力信号および/または出力信号の符号を反転することにより得られる、請求項1から5の一項に記載の方法。
【請求項７】
前記接続する手段(106a〜106d、107a〜107d、108a〜108d、109a〜109d、110a〜110d、308a〜308p)は、直列および/または並列で、同一の機能ブロックを編成する前記電気素子(102a〜102d、104a〜104d、306a〜306d)を相互接続可能である、請求項1から6の一項に記載の方法。
【請求項８】
各接続コンフィギュレーションに対して、前記1組の電気素子(102a〜102d、104a〜104d、306a〜306d、402a〜402d、604、606、608、610、612)は、複数の電気素子の中から選択される、請求項1から7の一項に記載の方法。
【請求項９】
前記電気回路(100〜500)の前記パラメータの前記測定は、既知の信号を、前記コンフィギュレーションのそれぞれに対して構成される前記機能ブロックの入力に付与し、前記機能ブロックの少なくとも1つの出力特性を測定することにより実行される、請求項1から8の一項に記載の方法。
【請求項１０】
電気回路(100〜500)を製造するための方法であって、少なくとも、
- 同様のタイプの1組の電気素子(102a〜102d、104a〜104d、306a〜306d、402a〜402d、604、606、608、610、612)と、様々な接続コンフィギュレーションに従って、前記電気素子を互いに接続および/もしくは前記電気回路の残部に接続するための手段(106a〜106d、107a〜107d、108a〜108d、109a〜109d、110a〜110d、308a〜308p、406a〜406d、408)とを作製するステップと、
- 請求項1から9の一項に記載の電気回路(100〜500)をコンフィギュレーションするための方法を実施するステップと
を含む方法。
【請求項１１】
電気回路(100〜500、702)をコンフィギュレーションするためのデバイス(700)であって、少なくとも、
- 同じ理論公称値を有する、1組の電気素子(102a〜102d、104a〜104d、306a〜306d、402a〜402d、604、606、608、610、612)と、
- 同じタイプの特性量を有し、前記特性量の値が相互に比例するいくつかの機能ブロックを構成する様々な接続コンフィギュレーションに従って、前記電気素子を互いに接続するおよび/または前記回路の残部に接続するための手段(106a〜106d、107a〜107d、108a〜108d、109a〜109d、110a〜110d、308a〜308p、406a〜406d、408)であり、前記電気素子の少なくとも一部が、前記少なくとも2つの機能ブロック間でそれぞれに配分される手段と、
- テストされる1組の接続コンフィギュレーションのそれぞれに対して、前記電気回路(100〜500、702)の少なくとも1つのパラメータの値を測定するための手段(706)と、
- 前記テストされる接続コンフィギュレーションの中で、測定されたパラメータの値が少なくとも1対の機能ブロックの前記特性量の前記値間の不整合が最小である場合に対応する1つのコンフィギュレーションを選択するための手段(710)と、
- 選択されたコンフィギュレーションに従って、前記接続する手段をポジショニングするための手段(712)と
を備えるデバイス。
【請求項１２】
前記電気回路(100〜500)の測定されたパラメータは、前記電気回路(100〜500)の信号雑音比、または線形性レベル、またはオフセットレベルである、請求項11に記載のデバイス。
【請求項１３】
前記電気回路の測定されたパラメータは、前記対の機能ブロックの前記特性量の前記値間の不整合である、請求項11に記載のデバイス(700)。
【請求項１４】
前記電気素子は、抵抗器(102a〜102d、104a〜104d)、および/もしくはインダクタ、および/もしくはコンデンサ(306a〜306d、604、606、608、610、612)、および/もしくはトランジスタに対応する電気構成要素、または、それぞれが複数の電気構成要素を含む電気デバイス(402a〜402d)である、請求項11から13の一項に記載のデバイス(700)。
【請求項１５】
前記電気回路(400〜500)は、少なくとも、1つのアナログデジタル変換器、および/または1つのデジタルアナログ変換器、および/または1つの比較器、および/または1つの増幅器、および/または1つのスイッチトキャパシタフィルタを含む、請求項11から14の一項に記載のデバイス(700)。
【請求項１６】
前記電気素子の少なくとも1つの、少なくとも1つの入力信号および/または出力信号の符号を反転するための手段(406a〜406d、408)をさらに備える、請求項11から15の一項に記載のデバイス(700)。
【請求項１７】
前記接続する手段(106a〜106d、107a〜107d、108a〜108d、109a〜109d、110a〜110d、308a〜308p)は、直列および/または並列で、同一の機能ブロックを編成する前記電気素子(102a〜102d、104a〜104d、306a〜306d)を電気的に相互接続可能であるスイッチを備える、請求項11から16の一項に記載のデバイス(700)。
【請求項１８】
複数の電気素子を含み、それらの中で、各接続コンフィギュレーションに対して、1組の電気素子(102a〜102d、104a〜104d、306a〜306d、402a〜402d、604、606、608、610、612)が選択される、請求項11から17の一項に記載のデバイス(700)。
【請求項１９】
既知の信号を、前記コンフィギュレーションのそれぞれに対して構成される前記機能ブロックの入力に付与するための手段(704)、および、前記機能ブロックの少なくとも1つの出力特性を測定するための手段(706)をさらに備える、請求項11から18の一項に記載のデバイス(700)。
【請求項２０】
前記接続する手段を制御するための手段(712)をさらに備える、請求項11から19の一項に記載のデバイス(700)。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１０５２７０（Ｐ２０１２−１０５２７０Ａ）
【公開日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１１−２４３５９６（Ｐ２０１１−２４３５９６）
【出願日】平成２３年１１月７日（２０１１．１１．７）
【出願人】（５０２１２４４４４）コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ (383)
【Ｆターム（参考）】
【公開日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【出願番号】特願２０１１−２４３５９６（Ｐ２０１１−２４３５９６）
【出願日】平成２３年１１月７日（２０１１．１１．７）
【出願人】（５０２１２４４４４）コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ (383)
【Ｆターム（参考）】
[ Back to top ]