【課題】ペルチェ素子を加熱および冷却を切替えて使用する。
【解決手段】一端が負荷と接続され、他端が負荷を駆動する駆動用電源と接続され、少なくとも、入力端子に入力される第１の制御信号に応じてオン状態およびオフ状態を切り替える第１のスイッチング素子と、一端が負荷および第１のスイッチング素子の一端と接続され、他端が基準電位と接続され、第２の制御信号に応じてオン状態およびオフ状態を切り替える第２のスイッチング素子と、第２のスイッチング素子がオフ状態である場合に、第１のスイッチング素子の入力端子に電圧を供給する電圧供給部と、第１の制御信号および第２の制御信号のそれぞれを、第１のスイッチング素子および第２のスイッチング素子のそれぞれに供給し、第１のスイッチング素子と第２のスイッチング素子とを交互にオン・オフ動作させる制御部とを備える。 （もっと読む）

【課題】 安定性と即応性を備えたＰＬＬを提供すること。
【解決手段】 本発明の実施形態によるＰＬＬは、位相検出器と、前記位相検出器の検出結果に基づいて電流を発生するチャージポンプと、前記チャージポンプに接続され、第１の抵抗変化素子を有するループフィルタと、前記ループフィルタから入力される信号に応じて出力周波数を制御するＶＣＯと、前記ＶＣＯの出力信号を分周して、前記位相検出器に入力するフィードバック信号を生成する周波数分周器と、前記ループフィルタを制御するシーケンサとを有するＰＬＬであって、前記シーケンサは、前記ＰＬＬの電源がＯＦＦされることを示す信号が入力された時または前記ＰＬＬの電源がＯＮされることを示す信号が入力された時に前記第１の抵抗変化素子の抵抗値が第１の抵抗値となるよう制御し、前記ＰＬＬが安定化後には、前記第１の抵抗値よりも高い第２の抵抗値となるよう制御する。 （もっと読む）

【課題】絶縁ゲート型半導体素子を駆動する半導体集積回路内において、貫通電流の発生を抑制することが可能な技術を提供することを目的とする。
【解決手段】半導体集積回路は、制御信号Ｖ_inを遅延させて得られる遅延信号を、ＰＭＯＳ１及びＮＭＯＳ２のゲート端子に出力する遅延回路１９を備える。ＮＭＯＳ４が、第２出力信号の変化に応じてオンからオフに切り替えられるタイミング（ｔ₂）は、ＰＭＯＳ１が、遅延信号の変化に応じてオフからオンに切り替えられるタイミング（ｔ₂）よりも遅くなく、かつ、ＰＭＯＳ３が、第１出力信号の変化に応じてオンからオフに切り替えられるタイミング（ｔ₇）は、ＮＭＯＳ２が、遅延信号の変化に応じてオフからオンに切り替えられるタイミング（ｔ₇）よりも遅くない。 （もっと読む）

【課題】簡素な構成の信号処理部で、複雑な波形の電流信号を発生させ、ドライバーを介して該電流信号に応じた波形の電流を各電磁石の励磁コイルに通電できる電磁石制御装置を提供すること。
【解決手段】複数の電磁石１０を備え、各電磁石１０の励磁コイルＸに所定波形の励磁電流を通電することにより、隔壁で仕切られた空間内に発生したプラズマ分布を能動的に制御する電磁石制御装置であって、所定波形の励磁電流信号を生成する信号処理部１３と、該信号処理部１３からの所定波形の励磁電流信号Ｓ２を増幅して各電磁石１０の励磁コイルに通電するドライバー１１と、当該電磁石装置の各部に電力を供給する電源部１７とを備えた電磁石制御装置。 （もっと読む）

【課題】誘導性負荷の逆起電力による負荷駆動装置における誤動作を防止する。
【解決手段】出力トランジスタＱＮ１にオン電流が流れている場合、第２トランジスタＭＮ４ａは、出力トランジスタＱＮ１のソースに供給された電源電圧を第１トランジスタＭＮ２のバックゲートに供給する。一方、出力トランジスタＱＮ１においてオン電流の逆方向の負電流が流れている場合、第２トランジスタＭＮ４ａは、出力トランジスタＱＮ１のドレインに供給された電源電圧を第１トランジスタＭＮ２のバックゲートに供給する。 （もっと読む）

【課題】ＭＯＳ−ＦＥＴを確実にオフさせることができ、かつ、複雑な構成を追加することのない、ゲート駆動回路を提供する。
【解決手段】パワーＭＯＳ−ＦＥＴを駆動するためのゲート駆動回路において、前記ＭＯＳ−ＦＥＴのゲート端子に第１の抵抗を介してオンさせるための電圧を印加する第１のスイッチング素子と、前記ＭＯＳ−ＦＥＴのゲート端子に第２の抵抗を介してオフさせるための電圧に接続させる第２のスイッチング素子とを備え、前記第１の抵抗の抵抗値は前記第２の抵抗の抵抗値よりも大きく設定されているものである。 （もっと読む）

高電圧差動信号方式のためのドライバ回路（２００）。この回路は、入力に応答して第１の出力で第１の正の遷移を生成する第１の正のドライバ（２０５Ａ）を含む。この回路は更に、第１の正のドライバに結合され、電流の生成を可能にする第１の電流要素（２１０Ａ）を含む。更に、この回路は、第１の電流要素（２１０Ａ）に結合され、第１の電流要素に起因して、入力及び電流に応答して、第１の正の遷移の速度に類似する速度で、第２の出力で第１の負の遷移を生成する、第１の負のドライバ（２１５Ａ）を含む。
（もっと読む）

【課題】従来技術によれば、過電流が発生した場合、比較器が過電流閾値との比較を行い、ＭＯＳＦＥＴをオフさせる構成となっている。この構成ではＭＯＳＦＥＴをオフした場合にＭＯＳＦＥＴのドレイン・ソース間電圧がＶＢ−ＧＮＤの値となり、その後に比較器がモニターした場合、ドレイン・ソース間電圧が過電流閾値を越えてしまうため、比較器は再び過電流と検知してしまうため、正常状態に復帰することができない。
【解決手段】過電流時に、ＭＯＳＦＥＳＴのドレイン・ソース間電圧が過電流閾値よりも大きくなった場合、ＭＯＳＦＥＴをオフする。その後、ＣＰＵがモータ端子の天絡、地絡を検出するために、モータ端子電圧のＡ／Ｄ値を用いて故障の診断を行う。その際、過電流検知の方法としてはコンパレータを用いるシートベルトリトラクタ用モータ制御装置を提供する。 （もっと読む）

【課題】高い周波数においても大電力を扱う用途に適用できるスイッチ回路を提供する。
【解決手段】スイッチング素子である電界効果トランジスタに並列に接続されており、夫々炭化珪素（ＳｉＣ）及び窒化ガリウム（ＧａＮ）からなる２つのショットキバリアダイオード（ＳＢＤ）について、順方向に導通し始めるオン電圧の高低に応じて、順方向の電圧に対する電流の変化率が大小となるようにする。これにより、オン電圧が低い方のＧａＮからなるＳＢＤから環流電流を先に導通させ、順方向の電圧の上昇と共に、オン電圧が高い方のＳｉＣからなるＳＢＤへより多くの環流電流を分流させるように導通させて、環流電流による導通損失を各ＳＢＤに分散させる。 （もっと読む）

エネルギ効率を改善するよう、スイッチ回路（２）に給電する供給回路（１）は、電源（７）から第１の量の入力電力を受けて、スイッチ回路（２）の制御部（３）を有する出力回路（５）へ第１の量の出力電力を供給する第１の供給モードと、第２の量の入力電力を受けて、第２の量の出力電力を供給する第２の供給モードとを有する。第１の量の出力電力は、第２の量の出力電力よりも大きい。第２の量の入力電力は、零よりも大きく、且つ、スイッチ回路（２）を動作させるのに必要なスイッチ電力の量よりも小さい。スイッチ回路（２）は、負荷（８）を切り換えるリレーを有してよい。第１の量の入力電力は、リレーの主接触部を介して到達してよい。スイッチ（４７）は、出力信号レベルを切り替えてよい。リレーは、双安定リレーであってよい。
（もっと読む）

【課題】パワートランジスタの誤動作を防止する。
【解決手段】パワートランジスタＭ１は、出力端子ＰＯＵＴと電源端子ＰＶＣＣの間に設けられる。プリドライバ１０は、電源端子ＰＶＤＤと第２端子Ｐ２の間に直列に接続され、制御信号Ｓ１に応じて相補的にオン、オフが制御されるハイサイドトランジスタＭ２およびローサイドトランジスタＭ３を含み、２つのトランジスタの接続点の電位を、パワートランジスタＭ１の制御端子に出力する。定電圧回路２０は、第２端子Ｐ２を所定の電圧ＶＬ（＝Ｖｒｅｆ）に安定化させる。定電圧回路２０の出力トランジスタＭ４は、第２端子Ｐ２と接地端子ＰＧＮＤの間に設けられる。差動アンプ２４は、第２端子Ｐ２の電位ＶＬが所定の目標値Ｖｒｅｆに近づくように、出力トランジスタＭ４の制御端子の電圧Ｖｇ４を調節する。フィードバックキャパシタＣ１は、第２端子Ｐ２と出力トランジスタＭ４の制御端子の間に設けられる。 （もっと読む）

【課題】スイッチング回路や電力変換回路について、単アーム構造の場合でも導通制御端子電源の自給化を可能とする。
【解決手段】スイッチ素子１７と制御端子電源用コンデンサ２１を備え、制御端子電源用コンデンサの放電によりスイッチ素子のゲート端子に電圧を印加するようにされているスイッチング回路について、制御端子電源用コンデンサの負側端子は、主電源５の基準電圧端子１８に接続するとともに、ハーフブリッジ回路２２を介してゲート端子に選択的に接続できるようにし、制御端子電源用コンデンサの正側端子は、ハーフブリッジ回路２４を介して主電源の正側端子１５とスイッチ素子のソース端子に対して選択的に接続できるようにする。そして制御端子電源用コンデンサは、正側端子が主電源に接続することで充電がなされる一方で、負側端子がゲート端子に接続し、正側端子がソース端子に接続することで放電する。 （もっと読む）

【課題】クラスＤ増幅器へのＰＷＭ信号の印可のオン／オフ時にポップノイズを発生させないこと。
【解決手段】パワー・オン状態になる又はアン・ミュート状態にされたことを示す第１状態を、またはパワー・オフにされ又はミュート状態にされる第２状態を検出する。第１状態検出時、それぞれ漸増する幅を有する複数のパルスとその後のデューティ５０％のパルス列を含む差動ＰＷＭ信号を生成してマルチプレクサ経由で増幅器に送り、オーディオ・プロセッサの出力が安定状態になるとこれを増幅器にマルチプレクサ経由で送る。第２状態検出時、オーディオ・プロセッサの出力が安定状態の場合に、それぞれ漸減する幅を有する複数のパルスとその後の無信号のパルス列を含む差動ＰＷＭ信号を生成し、同時に、この生成したパルスをマルチプレクサを介して増幅器に送る。ここで、漸増／漸減するパルスのパルス数と各幅は本発明に開示した方程式を満足する関係にある。 （もっと読む）

【課題】外的要因により発生するコンデンサの充放電による信号伝達不良を防止して、確実な信号伝達を行うレベルシフト回路。
【解決手段】第１電圧レベルを第１電圧レベルとは異なる第２電圧レベルに変換するレベルシフト回路であって、第２電圧レベルの論理電圧状態を第１コンデンサＣ１を介してセットするセットレベル回路20aと、第２電圧レベルの論理状態を第２コンデンサC2を介してリセットするリセットレベル回路20bと、セットレベル回路のセット信号とリセットレベル回路のリセット信号とによりローサイドスイッチQ1に直列に接続されたハイサイドスイッチQ2をオン／オフ駆動する駆動回路24と、第１コンデンサ及び第２コンデンサに流れる電流の内の少なくともいずれか一方を検出する電流検出回路15,16，を備える。 （もっと読む）

【課題】ＭＯＳＦＥＴの切り替え時に発生する回生電流が周辺回路に与える影響を低減することができるＨブリッジ回路を提供する。
【解決手段】寄生ＮＰＮトランジスタＴｒ_２は、寄生ＮＰＮトランジスタＴｒ_１よりも、ＬＤＭＯＳ２０（ＭＯＳＦＥＴＱ２）への距離が近いため、電流増幅率ｈ_ＦＥも大きい。このように意図的に発生させた寄生ＮＰＮトランジスタＴｒ_２からドレインへの電流供給が増加することで、ＩＳＯ端子６やＶＤＤ端子７を介して周辺回路から引き抜かれる電流量が減少する。 （もっと読む）

【課題】複数のＦＥＴのゲートリーク電流をまとめて測定することができる。
【解決手段】電流計３８の他端を、モータ駆動回路１０の端子２８及び３０と接続した状態で、検査用探針４０の他端を検査用パッド４２に接触させると、検査用パッド４２を介して、Ｐ−ＭＯＳＦＥＴ２４Ａ及び２４Ｂ、並びにＮ−ＭＯＳＦＥＴ２６Ａ及び２６Ｂのゲート端子に電圧が印加される。Ｐ−ＭＯＳＦＥＴ２４Ａ及び２４Ｂ、並びにＮ−ＭＯＳＦＥＴ２６Ａ及び２６Ｂのゲート端子に電圧が印加されると、ゲートリーク電流が、Ｐ−ＭＯＳＦＥＴ２４Ａ及び２４Ｂ、並びにＮ−ＭＯＳＦＥＴ２６Ａ及び２６Ｂの各々のゲート・ソース間を流れ、端子２８及び３０を介して電流計へ流れ、電流計によってゲートリーク電流が検出され、ゲートリーク電流の大きさが正常時のゲートリーク電流値より大きいか否かを判断することにより、モータ駆動回路を検査することができる。 （もっと読む）

【課題】貫通電流の防止機能を含む半導体装置を半導体基板上に１チップ化する場合に、従来の半導体製造工程を活用することができるようにした半導体装置の提供。
【解決手段】この発明は、ローサイドスイッチを構成するトランジスタＱＮ２のゲート・ソース端子間にダイオード接続されるトランジスタＱＮ５と、ローサイドスイッチを構成するトランジスタＱＮ４のゲート・ソース端子間にダイオード接続されるトランジスタＱＮ６と、を備えている。そして、トランジスタＱＮ５のしきい値電圧がトランジスタＱＮ２のしきい値電圧よりも相対的に低くなっている。また、トランジスタＱＮ６のしきい値電圧がトランジスタＱＮ４のしきい値電圧よりも相対的に低くなっている。 （もっと読む）

【課題】プリドライバ回路のトランジスタサイズを小さくしてＩＣのチップエリア占有面積を小さくすること可能である上に、出力回路のスイッチング素子の駆動の高速化を図ることが可能な半導体装置の提供。
【解決手段】この発明は、少なくともＭＯＳトランジスタＱＮ１、ＱＮ２を直列接続してなる出力回路２と、ＭＯＳトランジスタＱＮ１を駆動するプリドライバ回路３Ａと、を備えている。プリドライバ回路３Ａは、ＭＯＳトランジスタＱＮ１を駆動する低耐圧トランジスタであるＭＯＳトランジスタＱＮ３６を含み、このＭＯＳトランジスタＱＮ３６は半導体基板と分離層を介して形成するようにした。 （もっと読む）

【課題】本発明は、Ｄ級アンプの破壊を防止する。
【解決手段】本発明は、ＰＷＭ信号Ｓ２２Ａ及び当該ＰＷＭ信号Ｓ２２Ａの波形が反転したＰＷＭ信号Ｓ２２Ｂと、パルス信号Ｓ３１とをそれぞれ合成することによりＰＷＭ出力信号Ｓ２４Ａ及びＳ２４Ｂを生成し、電流検出部１３２によってＤ級アンプＩＣ１０５へ流れる電流を電圧として検出し、また出力段１１２から出力されるＰＷＭ出力信号Ｓ２５Ａの電圧、及び出力段１１３から出力されるＰＷＭ出力信号Ｓ２５Ｂの電圧を検出することにより、過電流が信号処理部１１１又はアンプ制御部１１４へ流れているか否かを検出し、過電流を検出するとバッテリ２から信号処理部１１１及びアンプ制御部１１４と出力段１１２及び出力段１１３とへ流れる電流を遮断することにより、Ｄ級アンプＩＣ１０５の破壊を未然に防止することができる。 （もっと読む）

【課題】本発明は、Ｄ級アンプの破壊を防止する。
【解決手段】本発明は、電流検出部３２によってＤ級アンプＩＣ５へ流れる電流を電圧として検出し、また出力段１２から出力されるＰＷＭ出力信号Ｓ５Ａの電圧、及び出力段１３から出力されるＰＷＭ出力信号Ｓ５Ｂの電圧を検出することにより、過電流が信号処理部１１又はアンプ制御部１４へ流れているか否かを検出し、過電流を検出するとバッテリ２から信号処理部１１及びアンプ制御部１４と出力段１２及び出力段１３とへ流れる電流を遮断することにより、Ｄ級アンプＩＣ５の破壊を未然に防止することができる。 （もっと読む）