【課題】出力信号のデューティを保ちつつ消費電流の変化を低減する。
【解決手段】出力バッファ回路は、出力回路（３００）と、第１入力回路（２１０）と、第２入力回路（２２０）と、第１クランプ回路（１１０）と、第２クランプ回路（１２０）とを具備する。出力回路（３００）は、第１出力トランジスタ（Ｐ３０１）と第２出力トランジスタ（Ｎ３０１）とを備え、出力信号（ＶＯＵＴ）を出力する。第１クランプ回路（１１０）および第２クランプ回路（１２０）のそれぞれは、カスコード接続される第１導電型のトランジスタ（Ｐ１１１／Ｐ１２１）と、第２導電型のトランジスタ（Ｎ１１１／Ｎ１２１）とを備える。第１クランプ回路（１１０）は、所定の期間第１入力回路（２１０）の出力電圧（ＶＡ１）をクランプする。第２クランプ回路（１２０）は、所定の期間第２入力回路（２２０）の出力電圧（ＶＡ２）をクランプする。 （もっと読む）

【課題】駆動電圧の印加に制限がある半導体スイッチング素子を高い周波数で高速にスイッチングできる駆動回路を提供する。
【解決手段】通電制御回路４が４つのスイッチＳ１〜Ｓ４とスイッチＳａ１及びＳａ２とを併せて制御することで、インダクタＬ１に電流を双方向に通電し、インダクタＬ１を介して流れる電流によりＮチャネルＦＥＴ１のゲートを充電し、また前記ゲートから放電させる。具体的にはダイオードＤａ１のカソードとダイオードＤａ２のアノードとの間に接続されるスイッチＳ１及びＳ２の直列回路と、コンデンサＣ１とコンデンサＣ２との間に接続され、共通接続点がＮチャネルＦＥＴ１のゲートに接続されるスイッチＳ３及びＳ４の直列回路とで構成し、インダクタＬ１を、スイッチＳ１及びＳ２の共通接続点と、スイッチＳ３及びＳ４の共通接続点との間に接続する。 （もっと読む）

【課題】消費電流の増加を抑制しつつ電源投入時にレベルシフタの状態を確定させる技術を提供する。
【解決手段】信号レベル変換部（１１）と、安定化回路（１２）とを具備するレベルシフト回路を構成する。安定化回路（１２）は、第２電源電圧供給ノード（ＮＤ１）と接続ノード（ＮＤ２）との接続を制御する第１スイッチ（Ｐ３）と、接続ノード（ＮＤ２）電圧に応答して接地電圧供給ノード（ＧＮＤ）と出力ノード（ＮＤ３）との接続を制御する第２スイッチ（Ｎ３）とを備えることが好ましい。そして、第１スイッチ（Ｐ３）は、第２電源電圧（ＶＤＤ）が、第１中間電圧を超えないときに、第２電源電圧供給ノード（ＮＤ１）と接続ノード（ＮＤ２）とを接続する。また、第２スイッチ（Ｎ３）は、第２電源電圧供給ノード（ＮＤ１）の電圧に応答して、出力ノード（ＮＤ３）と接地電圧供給ノード（ＧＮＤ）とを接続する。 （もっと読む）

【課題】電流制御用トランジスタ、電流検出用抵抗及びオフ駆動用スイッチング素子の少なくともいずれかの異常を検出できる電子装置を提供する。
【解決手段】制御回路は、正常時のミラー期間Ｔｍの終了時ｔ４におけるＩＧＢＴ１１０ｄのゲート電圧がミラー電圧Ｖｍより高い場合、電流制御用ＦＥＴ１２１ａのショート故障、又は、電流検出用抵抗１２１ｂのショート故障が発生していると判断する。具体的には、ＩＧＢＴ１１０ｄのゲート電圧の立ち上がり時ｔ２を基準として、所定時間Ｔ１経過後のｔ４におけるＩＧＢＴ１１０ｄのゲート電圧に基づいて異常を検出する。これにより、電流制御用ＦＥＴ１２１ａ又は電流検出用抵抗１２１ｂの異常を検出するころができる。 （もっと読む）

【課題】過大電流による素子の破壊を防止することができる、半導体回路、半導体装置、及び電池監視システムを提供する。
【解決手段】短絡保護回路３０のＰＭＯＳトランジスタＭＰ３により短絡状態の場合は、電源電圧ＶＤＤからＦＥＴゲート電圧出力端子ＦＥＴ＿ＰＡＤ（外部ＦＥＴ０）に電流が流れる経路をＰＭＯＳトランジスタＭＰ０及び短絡電流検出用抵抗素子Ｒ０を経由する経路から、ＰＭＯＳトランジスタＭＰ１及び抵抗素子Ｒｐｕを経由する抵抗値が大きい経路に切り替えるため、短絡電流を制限することができ、従って、短絡により、電池監視ＩＣ１４が破壊されるのを防止することができる。 （もっと読む）

【課題】複数の電源電圧条件に対して電流制限特性が追従し、負荷特性に適した電流制限を行なう負荷駆動回路を提供する。
【解決手段】図１に示す負荷駆動回路は、電源及び負荷に接続された出力ＭＯＳトランジスタと、出力ＭＯＳトランジスタの出力電圧に応じて、出力ＭＯＳトランジスタに流れる出力電流を複数段階の制限電流に制限すると共に、制限電流が切り替わる際の出力電圧を電源電圧の変化に基づいて切り替える電流制限値切り替え回路と、を備える。その結果、段階的に電流制限を行い、過剰な電流制限となることを妨げ、負荷条件の拡大を図る。さらに、電流制限値の切り替えを電源電圧に対応させて行なうため、当初の電源電圧条件とはことなる電源電圧で使用したとしても、電流制限特性が電源電圧の変動に追従し、全体として負荷特性に適した電流制限を行なうことができる。 （もっと読む）

【課題】回路規模及び消費電流の増大を抑制しながら識別対象電圧の大きさを精度良く識別することができる電圧識別装置及び時計用制御装置を提供する。
【解決手段】基準電圧生成回路１２と、被印加線１８並びに電圧線ＶＳＨ及び接地線ＧＮＤが導通可能となるように電圧線ＶＳＨと接地線ＧＮＤとの間に挿入されると共に、被印加線１８に印加された識別対象電圧の大きさに応じてスイッチングを行うスイッチング回路２０を備え、被印加線１８に印加された識別対象電圧の大きさと閾値とを比較することにより識別対象電圧の大きさを識別する識別回路１４と、識別回路１４に対して識別対象電圧の大きさを識別させる間、電圧線ＶＳＨと接地線ＧＮＤとの間に流れる電流の大きさが所定の大きさに保たれるようにスイッチング回路２０と接地線ＧＮＤとの間の抵抗２２を制御可能とする制御部１６と、を含む。 （もっと読む）

【課題】電子スイッチの開放されたスイッチを通したリーク電流は、信号クロストークを引き起こす。
【解決手段】スイッチング用の電子回路は少なくとも４個の電子スイッチ２００のセット１００を備える。第１サブセット１１０の少なくとも２個の電子スイッチ２１０，２３０は直列接続され、第２サブセット１２０の少なくとも２個の電子スイッチ２２０，２４０は直列接続される。前記第１サブセット１１０の第１電子スイッチ２１０に接続される第１バッファ３１０、及び前記第２サブセット１２０の第２電子スイッチ２２０に接続される第２バッファ３２０を備え、前記第１バッファ３１０は開状態における前記第１電子スイッチ２１０を通した電圧降下を最小化し、前記第２バッファ３２０は開状態における前記第２電子スイッチ２２０を通した電圧降下を最小化する。また２個のサブセット１１０，１２０の間に配され、グランドに接続されたスイッチ４１０を備える。 （もっと読む）

【課題】スイッチング素子をオンするために、スイッチング素子の制御端子に定電流を供給して電荷を充電するオン駆動用定電流回路の異常を検出できる電子装置を提供する。
【解決手段】制御装置１２は、オン駆動用定電流回路１２１と、オフ駆動用回路１２２と、制御回路１２８とを備えている。オン駆動用定電流回路１２１は、電流制御用ＦＥＴ１２１ａと、電流検出用抵抗１２１ｂとを有している。制御回路１２８は、電流検出用抵抗１２１ｂの電圧に基づいて電流制御用ＦＥＴ１２１ａを制御し、ＩＧＢＴ１１０ｄのゲートに定電流を流し込み、ＩＧＢＴ１１０ｄをオンする。オン駆動用定電流回路１２１の電流制御用ＦＥＴ１２１ａや電流検出用抵抗１２１ｂが故障すると、それらに流れる電流や、それらに印加される電圧が変化する。そのため、電流検出用抵抗１２１ｂの電圧に基づいてオン駆動用定電流回路１２１の異常を検出することができる。 （もっと読む）

【課題】差動出力電流のグリッチを打ち消しつつ、電源およびグランドに発生したノイズを打ち消す。
【解決手段】スイッチトランジスタＭ_１、Ｍ_２は、差動入力電圧Ｄ_ｉｐ、Ｄ_ｉｍに基づいてスイッチング動作することで入力電流Ｉ_ｉｎを電流Ｉ_ｉ１、Ｉ_ｉ２に変換し、雑音電流発生回路１は、入力電流源２を介して流れる雑音電流を模擬したダミー電流Ｉ_ｂを生成し、スイッチトランジスタＭ_３、Ｍ_４は、差動入力電圧Ｄ_ｉｐ、Ｄ_ｉｍに基づいてスイッチング動作することでダミー電流Ｉ_ｂを電流Ｉ_ｉ３、Ｉ_ｉ４に変換し、電流Ｉ_ｉ１、Ｉ_ｉ２に逆相的に重畳する。 （もっと読む）

【課題】回路規模が小さく、出力トランジスタのしきい値電圧がばらついてもノイズを抑えつつターンオフ時間を短縮する。
【解決手段】駆動信号ＳｄがＬの時、トランジスタＴ１がオン、Ｔ２がオフしてＶGS(T3)がほぼ電源電圧Ｖccに等しくなりトランジスタＴ３がオンする。駆動信号ＳｄがＨになるとトランジスタＴ１がオフ、Ｔ２がオンする。トランジスタＴ４がオンするので抵抗Ｒ２がバイパスされ、トランジスタＴ３のゲート電荷はトランジスタＴ４、Ｔ２を通して急速に放電する。ＶGS(T3)がＶth(T4)＋ＶDS(T2)よりも低下すると、トランジスタＴ４はオフとなり、以後はトランジスタＴ３のゲート電荷が抵抗Ｒ２とトランジスタＴ２を通して緩やかに放電する。トランジスタＴ３、Ｔ４のしきい値電圧は一致する傾向があるので、ＶGS(T3)がＶTH(T3)に低下した時点でトランジスタＴ４をオフできる。 （もっと読む）

【課題】スイッチング素子Ｓ＊＃のオン状態への切り替えによってこれを流れる電流が急激に大きくなると、ツェナーダイオード４０およびクランプ用スイッチング素子４２を備えて構成されるクランプ回路による対処が間に合わなくなるおそれがあること。
【解決手段】スイッチング素子Ｓ＊＃のオン操作指令に伴い、まず制限用電圧ＶＬを端子電圧とする直流電圧源２５を電源とし、定電流用スイッチング素子２７を用いてスイッチング素子Ｓ＊＃のゲート充電処理を行う。そして、所定時間が経過することで、定常用電圧ＶＨ（＞ＶＬ）を端子電圧とする直流電圧源２２を電源とし、定電圧用スイッチング素子２３を用いてスイッチング素子Ｓ＊＃のゲート充電処理を行う。 （もっと読む）

【課題】電圧駆動型素子のスイッチング特性におけるトレードオフ関係を改善する駆動回路を提供すること。
【解決手段】駆動回路１は、ゲート抵抗Ｒ１とそのゲート抵抗Ｒ１に対して並列に接続されている分岐回路部２３を備えている。分岐回路部２３は、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１を有するとともに、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１が直列に接続されている。ツェナーダイオードＺＤ１のカソードが駆動電源Ｖ１の正極端子１４側に接続されており、ツェナーダイオードＺＤ１のアノードがトランジスタＴｒ１の制御端子１２側に接続されている。 （もっと読む）

【課題】スイッチング素子駆動回路において、スイッチング素子のスイッチング損失を抑制する。
【解決手段】 ゲート電圧検出回路２０１は、スイッチング素子１１のゲート電圧Ｖｇｓを検出し、このゲート電圧がスイッチング素子１１の閾値電圧未満に設定された所定電圧未満のとき、Ｈレベルの昇圧指示信号を出力する。電圧制御回路１０３は、前記昇圧指示信号がＬレベルの間は、制御電源１０２の所定電圧Ｖ１をそのまま出力し、前記昇圧指示信号がＨレベルの間は、前記所定電圧Ｖ１を昇圧した電圧Ｖ２を出力する。駆動信号出力回路１０４は、ＰＷＭパルス出力回路１１１から出力されるＰＷＭパルスの電圧を電圧制御回路１０３から出力される電圧に増幅する。従って、駆動信号出力回路１０４からスイッチング素子１１への駆動信号は、前記ＰＷＭパルスがＨレベルになった時に、先ず昇圧された電圧Ｖ２となり、スイッチング素子１１のゲート電圧Ｖｇｓが所定電圧にまで上昇すると、所定電圧Ｖ１となる。 （もっと読む）

【課題】電源電圧の変動によるインジケータの光源のちらつきを抑制するインジケータ駆動回路を提供する。
【解決手段】インジケータ駆動回路１は、２つのｎｐｎトランジスタＱ２，Ｑ６からなるカレントミラー回路２００と、カレントミラー回路２００の制御側のトランジスタＱ２に制御電流を供給する電流源であるｐＭＯＳトランジスタＱ３，Ｑ４と、被制御側のｐＭＯＳトランジスタＱ６に流れる電流により駆動され、インジケータのＬＥＤ３０をオンオフさせるｐＭＯＳトランジスタＱ５を備える。電流源１００からカレントミラー回路２００へ流す制御電流は、外部からの制御信号によりｎＭＯＳトランジスタＱ１を介して切り換えられる。電流源１００を構成する２つのトランジスタＱ３，Ｑ４をカスコード接続で構成することで、カレントミラー回路２００に流れる電流に対する電源ＶＣＣの変動の影響を小さくする。 （もっと読む）

【課題】オン駆動用定電流回路が故障しても、スイッチング素子の破損を抑えて駆動することができる電子装置を提供することを目的とする。
【解決手段】制御回路１２８は、オン駆動用定電流回路１２１が故障して、ＩＧＢＴ１１０ｄのゲートに正常時に流れ込む電流より大きい電流が流れ込むようになったとき、オフ駆動用定電流回路１２２の電流を調整する。これにより、ＩＧＢＴ１１０ｄのゲートに流れ込む電流、及び、ゲートから引き抜く電流を調整することができる。そのため、オン駆動用定電流回路１２１が故障しても、ＩＧＢＴ１１０ｄの破損を抑えて駆動することができる。 （もっと読む）

【課題】クロック源の消費電力を増大させることなく、動作クロック周波数に応じて駆動能力を変化させることにより消費電力低減可能なクロックバッファ回路を提供すること。
【解決手段】クロック信号を伝達するバッファ部１０２と、クロック信号の参照クロック信号に対する逓倍数をカウントし、バッファ部１０２に対して逓倍数に基づいたイネーブル信号を出力する駆動能力切替部１０１と、を備え、バッファ部１０２は、当該バッファ部１０２の入力に接続された入力インバータ７と、イネーブル信号によりオンオフが可能であって、それぞれの出力が当該バッファ部の出力に共通に接続された複数の出力インバータ１３〜２８と、を備え、入力インバータ７が１個のＣＭＯＳインバータからなるクロックバッファ回路。 （もっと読む）

【課題】高電位側スイッチ素子の十分な駆動電圧を実現した半導体装置を提供する。
【解決手段】半導体装置は、入力電圧用端子、出力用端子、接地電位用端子、電源電圧用端子、第１端子を有し、入力電圧用端子と出力用端子との間にソースードレイン経路を有する第１ＭＯＳを含む第１チップ、出力用端子と接地電位用端子との間にソースードレイン経路を有する第２ＭＯＳを含む第２チップ、第１ＭＯＳのゲートにその出力が接続された第１駆動回路、第２ＭＯＳのゲートにその出力が接続された第２駆動回路、電源電圧用端子に接続されたドレインと、第１端子に接続されたソースとを有するＰＭＯＳとを含む第３チップが一つのパッケージ内に封止され、第１端子と出力用端子との間に容量が接続可能とされ、第２ＭＯＳがオンとされるとき、ＰＭＯＳはオンとされ、第２ＭＯＳがオフとされるとき、ＰＭＯＳはオフとされる。 （もっと読む）

【課題】電気負荷に電流を流す複数の各トランジスタが設けられている並列な通電用配線の断線を、各トランジスタに大きな電流負担をかけることなく、また電気負荷への通電を中断してしまうことなく検出する。
【解決手段】２つのトランジスタＴｒ１，Ｔｒ２によりリレーのコイル１３ａに通電するＥＣＵ１１では、コイル１３ａへの通電期間中に、電圧変動制御部３１が、トランジスタＴｒ１，Ｔｒ２へのゲート電圧ＶＧ１，ＶＧ２の各々を定期的に且つ互いに時間をずらして所定時間だけ低下させることにより、一方のトランジスタの通電能力が落ちてドレイン・ソース間電圧が所定値以上になる期間を発生させる。そして、故障判定部３２は、各トランジスタのソース電圧ＶＳ１，ＶＳ２の差が所定の閾値以上になったことを検知すると、トランジスタＴｒ１，Ｔｒ２が設けられている通電用配線Ｌ１，Ｌ２の負荷側部分ＬＳ１，ＬＳ２の何れかが断線していると判断する。 （もっと読む）

【課題】低コスト化または小型化を実現可能なマルチバンド対応の高周波モジュールおよび無線通信システムを提供する。
【解決手段】例えば、高周波電力増幅装置ＨＰＡＩＣ１は、ＧＳＭ用のパワーアンプ回路部ＰＡＢＫ＿ＬＢ（ＰＡＢＫ＿ＨＢ）と、ＧＳＭかＷ−ＣＤＭＡかを選択するモード設定信号Ｍｃｔｌを受けて、アンテナスイッチ制御信号ＳｃｔｌをＶＳＷ１レベルかＶＳＷ２レベルで出力する制御回路を備える。ＶＳＷ２は、発振回路ＯＳＣからのクロック信号を用いてＶＳＷ１を昇圧することで生成される。ＨＰＡＩＣ１は、ＭｃｔｌによってＧＳＭが選択された際には、ＯＳＣを停止させると共にＶＳＷ１レベルのＳｃｔｌをアンテナスイッチ装置ＡＮＴＳＷに出力し、ＭｃｔｌによってＷ−ＣＤＭＡが選択された際には、ＯＳＣを用いてＶＳＷ２レベルのＳｃｔｌをＡＮＴＳＷに出力する。 （もっと読む）