【課題】簡単な回路構成により誤動作を防止できる半導体装置を得る。
【解決手段】パワー素子Ｑ１とパワー素子Ｑ２がトーテムポール接続されている。駆動回路１が入力信号ＩＮに応じてパワー素子Ｑ２を駆動し、駆動回路２が入力信号／ＩＮに応じてパワー素子Ｑ１を駆動する。駆動回路１は、電源に接続された高圧端子と、低圧端子とを有する。抵抗Ｒ１の一端がパワー素子Ｑ２のエミッタに接続され、抵抗Ｒ１の他端が駆動回路１の低圧端子に接続されている。スイッチング素子Ｑ３が駆動回路１の高圧端子と抵抗Ｒ１の一端との間に接続されている。スイッチング素子Ｑ３は入力信号ＩＮに応じてオン・オフする。入力信号ＩＮがオフ信号の場合に、駆動回路１は低圧端子の電圧ＶＧＮＤをパワー素子Ｑ２のゲートに供給してパワー素子Ｑ２はオフする。入力信号ＩＮがオフ信号の場合に、スイッチング素子Ｑ３はオンする。 （もっと読む）

【課題】本発明は、出力駆動回路及びトランジスタ出力回路を提供する。
【解決手段】第１のスイッチ１１３のオン動作によって駆動され、出力トランジスタのゲートに高電圧電源を供給する第１のトランジスタ１１１を含む第１の駆動回路部１１０と、第１のスイッチ１１３と相補的に動作する第２のスイッチ１３３のオン動作によって生成されたワンショットパルスによって駆動され、出力トランジスタのゲート−ソースのキャパシタンスを放電させる第２のトランジスタ１３１を含む第２の駆動回路部１３０と、第１の駆動回路部１１０と並列されるように高電圧電源端と出力トランジスタのゲートとの間に配置され、第２のスイッチ１３３のオン動作によって放電した出力トランジスタのゲート電位を保持させる出力駆動電圧クランピング部１５０とを含む。 （もっと読む）

【課題】本発明は、パワー素子の過電流を速やかに抑制しつつ、ｄｉ/ｄｔを小さくしてパワー素子をオフすることができるゲート回路を提供することを目的とする。
【解決手段】本発明に係るゲート回路は、パワー素子の過電流発生と同時にパワー素子のゲート電圧の一部を抵抗素子に負担させる過電流抑制手段を有する。さらに、パワー素子の過電流を抑制した後は、抵抗値の高い抵抗素子を用いてパワー素子をゆっくりオフするオフ動作遅延手段を有する。 （もっと読む）

【課題】負バイアス発生回路を用いずにマージン電圧を改善することができる手段をスイッチ回路に提供する。
【解決手段】Ｎ型ＭＯＳＦＥＴを用いて構成されるスイッチＭ１を、信号をアンテナに同通するスイッチに、Ｐ型ＭＯＳＦＥＴを用いて構成されるスイッチＭ２を、信号を接地するシャント用にそれぞれ用いる。各スイッチを構成するＭＯＳＦＥＴのゲート端子に共通の制御信号を入力する。この制御信号の反転信号をスイッチＭ２の接地端に接続することで、各ＭＯＳＦＥＴのゲート端子の電位を接地電圧に設定できる。 （もっと読む）

【課題】本発明は、レベルシフト高圧トランジスタのゲートに接続される電源の電圧が高い場合にも低い場合にも弊害なく稼動するゲート駆動回路を提供することを目的とする。
【解決手段】ゲート電圧の波形がパルス信号で制御されるレベルシフト高圧トランジスタと、該レベルシフト高圧トランジスタのゲートと電源を接続する抵抗と、該レベルシフト高圧トランジスタのドレインと接続され、該レベルシフト高圧トランジスタのドレイン電流に応じてゲート駆動信号を出力する高電圧回路と、該レベルシフト高圧トランジスタのソース及びゲートと接続され、該ドレイン電流が増大すると該抵抗を流れる電流を増大させるように構成されたカレントミラー回路と、該電源の電源電圧が低い場合は該抵抗の抵抗値を低減させ、該電源の電源電圧が高い場合は該抵抗の抵抗値を維持する抵抗調整手段とを有する。 （もっと読む）

【課題】電源電圧が低下したときに信号保持回路での信号保持を確実に解除する。
【解決手段】出力端子ｔｏを複数の入力端子のうちの1つｔｂに接続し、残りの外部入力端子ｔａに外部信号が入力される論理和回路１４と、該論理和回路14の出力端子に接続された単一パルスを生成するパルス生成回路１５とを備え、前記論理和回路１４の前記外部入力端子ｔｂにハイレベルのパルス信号が入力されたときに、当該論理和回路１４の出力をハイレベルに保持する信号保持回路１３であって、前記論理和回路１４の前記出力端子ｔｏと前記入力端子ｔｂとの間に、電源電圧低下時に当該論理和回路１４によるハイレベル保持状態を解除する電圧を高めるダイオードＤを介挿した。 （もっと読む）

【課題】低消費電流でノイズ耐性に優れた高圧側パワートランジスタを駆動する回路を提供する。
【解決手段】低圧側入力信号（ＨＩＮ）に従って短い期間活性状態となるワンショットパルス（ＯＮ＿Ｂ）を生成するワンショット回路（１１）を設ける。第１および第２の電流供給部（１４，１６）により、入力信号およびワンショットパルスの発生するワンショットパルス信号に従って内部ノード（１５）に電流を供給する。第１の内部ノードを流れる電流をウイルソンカレントミラー回路（２０）で受け、電流検出部（Ｒ３）により電圧信号に変換し、ゲートドライバ（ＤＲＶ）により、スイッチングパワートランジスタの駆動信号を生成する。 （もっと読む）

【課題】電源線や接地線に重畳されるスイッチングノイズを低減することのできる半導体集積回路および電源装置の提供を図る。
【解決手段】第１電源線ＶＩＮと第２電源線ＧＮＤとの間に直列に設けられた複数組の第１スイッチ素子Ｔp１〜Ｔp３および第２スイッチ素子Ｔn１〜Ｔn３を有し、基準電圧Ｖｒに基づいて前記第１および第２スイッチ素子をオン／オフ制御する半導体集積回路であって、前記各第１スイッチ素子を、それぞれ遅延時間を設けて順に制御する制御回路１４を有するように構成する。 （もっと読む）

【課題】休止時のゲート−ドレイン間の電圧が小さくなるようにし、また運転／休止の切替え時に低ドレイン電圧領域を通過させないようにする。
【解決手段】高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路及びそのスイッチング方法で、休止状態の能動素子のドレインに、定常運転レベルの電圧Ｖｄを印加し、その後、能動素子のゲートに、定常運転レベルの電圧Ｖｇを印加することにより運転に切り替え、一方、運転状態の能動素子のゲートに、定常運転レベルの電圧Ｖｇに換えてピンチオフ電圧Ｖｐを印加し、その後、能動素子のドレインに印加されている定常運転レベルの電圧Ｖｄを切断することにより、休止に切り替える。 （もっと読む）

【課題】面積を小さくでき、かつ、消費電流の変化を抑制して安定した動作を行う半導体集積回路の全体消費電流を制御する電流変動制御装置を提供する。
【解決手段】電流変動制御装置は、本来的用途に応じて設けられている複数の既存内部回路Bを選択的に活性化させて調整用の消費電流を生じさせる電流制御回路と、内部回路Aのリセット解除およびリセット投入を制御するリセット制御信号を出力するとともに電流制御回路に動作許可を与える動作許可信号を出力するリセット制御回路と、を備える。電流制御回路は、既存内部回路Bに活性化制御信号を出力し、内部回路Aのリセット解除前に既存内部回路Bを順次選択して活性化させることによりこれら既存内部回路Bによる調整用消費電流を徐々に上昇させ、内部回路Aのリセット解除時に既存内部回路Bの活性化を停止させる。 （もっと読む）

【課題】当該半導体スイッチモジュールが適用された機器の誤動作や自己の故障を防止できる半導体スイッチモジュールを提供する。
【解決手段】外部からの駆動信号に含まれる所定幅以下のパルスを除去するフィルタ回路１２〜１６、と、フィルタ回路で所定幅以下のパルスが除去された駆動信号をゲート信号としてオン／オフする半導体スイッチ１９とを備える。 （もっと読む）

【課題】パワーモジュールに用いられる電力用素子の故障を簡単な構成で検出可能な故障検出装置を提供する。
【解決手段】故障検出装置１Ｂは、電力用素子としてのＩＧＢＴＱ１の主電極間の電圧を、ダイオードＤ７を介して検出する。そして、故障検出装置１Ｂは、ダイオードＤ７のアノード電圧が予め定める基準電圧Ｖ３より低電圧であるとき、ＩＧＢＴＱ１は短絡故障であると判定する。好ましくは、ダイオードＤ７のアノード電圧が予め定める基準電圧Ｖ４より高電圧であることを併せて判定すれば、フライホイールダイオードＤ１がオン状態である正常動作の場合を除外できる。 （もっと読む）

【課題】 電流増幅半導体のベース電流をコレクタ電流に応じた必要最小限の値に制御するようにし、高速で低消費電力の電流増幅半導体素子の駆動回路を提供する。
【解決手段】 ２個の直流電源の正側電源２の正極と負極の間に、チョッピング用スイッチング素子４とインダクタ６と被制御電流増幅半導体１のベース及びエミッタとの直列回路を接続するとともに、チョッピング用スイッチング素子とインダクタの接続点に該接続点側にカソード及び負側電源３の負極にアノードとなるようダイオード８を接続し、被制御電流増幅半導体のベースと負側電源の負極間に制御用スイッチング素子７を接続した回路構成をなし、被制御電流増幅半導体のコレクタ及びエミッタ間の電圧を検出し、被制御電流増幅半導体がオン状態時に、該電圧が準飽和電圧近辺の２値間になるようにチョッピング用スイッチング素子のオンオフ期間を制御する制御回路５を有する電流増幅半導体の駆動回路。 （もっと読む）

【課題】ＩＣの過度の温度上昇やＩＣの発火を確実に防止する。
【解決手段】ドライバＩＣ５０が正常に動作し、シフトレジスタ１０６からワンショットタイマ８２に所定時間間隔で出力されるストローブ信号が、ワンショットタイマ８２からリレー８１にＯＮ信号が出力し終える前に、次のストローブ信号を出力し終えているときには、ワンショットタイマ８２からリレー８１にＯＮ信号が出力され続け、駆動用ＶＤＤ２配線５５を介して駆動パルス用電源と駆動回路６２とが接続された状態が保持され続ける。ドライバＩＣ５０に異常が生じ、シフトレジスタ１０６からワンショットタイマ８２に、ストローブ信号が出力されなくなると、ワンショットタイマ８２からリレー８１にＯＮ信号が出力されなくなり、駆動用ＶＤＤ２配線５５による駆動パルス用電源と駆動回路６２との接続が遮断される。 （もっと読む）

【課題】 高耐圧電力用集積回路が、スイッチングデバイスの導通状態から非導通状態への遷移、または非導通状態から導通状態への遷移に伴い発生する過渡的な電圧ノイズに曝された場合においても、スイッチングデバイスの誤動作を防止できる半導体装置を提供する。
【解決手段】 高電位側パワーデバイス駆動回路ＨＤは、スイッチングデバイス１２の導通状態が変化するような信号を伝達した際、スイッチングに伴い発生する誤信号をフィルタ回路８にて的確に除去できるよう、前記信号の伝達直後から一定期間、２つのレベルシフト用高耐圧ＮＭＯＳのオン／オフ状態を必ず同一状態にするためのマスク信号発生回路１８を有する。 （もっと読む）

【課題】ＧａＡｓ−ＦＥＴスイッチの低速尾部効果を低減するのに十分な輝度でＬＥＤを発光させても、長期間に渡って安定した高速切替が可能なスイッチ回路およびこのスイッチ回路を用いたステップアッテネータを実現することにある。
【解決手段】低速尾部効果を有するＧａＡｓ−ＦＥＴスイッチを用いたスイッチ回路に改良を加えたものである。本回路は、ＦＥＴスイッチを照射するＬＥＤと、ＧａＡｓ−ＦＥＴスイッチがオフ状態からオン状態に遷移するのに伴って、ＬＥＤを所定の時間発光させる駆動回路とを有することを特徴とするものである。 （もっと読む）

【課題】負荷を短時間で安定状態にすることが可能な半導体集積回路装置を提供する。
【解決手段】例えば、スタートアップ回路ＳＴ−ＵＰと、電流バイアス回路ＩＢＩＡＳと、温度補正回路Ｔ−ＣＰＳと、スイッチ回路ＳＷ１，ＳＷ２と、プリチャージ回路ＰＣ１，ＰＣ２と、ＰＭＯＳトランジスタＭＰ１，ＭＰ２を備えた定電流回路ＩＳを設ける。ＳＴ−ＵＰは、イネーブル信号ＥＮを受けて１ショットパルス信号を生成する。ＩＢＩＡＳは、ＭＰ１のゲートを駆動し、例えば正の温度特性を備えた電流Ｉ１を生成する。Ｔ−ＣＰＳは、ＭＰ２のゲートを駆動し、例えば負の温度特性を備えた電流Ｉ２を生成する。ＳＷ１，ＳＷ２は、ＥＮが非活性の際にＩＢＩＡＳおよびＴ−ＣＰＳの電源を遮断する。ＰＣ１，ＰＣ２は、ＳＴ−ＵＰからの１ショットパルス信号を受けて、ＭＰ１，ＭＰ２を一定期間オーバードライブする。 （もっと読む）

【課題】出力信号のリンギングを抑制することのできる出力回路を提供する。
【解決手段】ドライブトランジスタ（１）は、内部信号に応答して第１の電源ノード（３００）上の電圧を出力ノード（６）へ伝達する。比較回路（４９０）は、内部信号出力タイミングを規定するクロック信号（φｃｋ）に応答して活性化されて、第１の電源ノード（３００）上の電圧と基準電圧（Ｖｒｅｆ）とを比較する。トランジスタ素子（４９２）が、比較手段の出力信号に応答して第２の電源ノード（Ｖｃｃ）と第１の電源ノードとの間に電流の流れを生じさせる。このとき、第１の電源ノードの電位上昇時間は、クロック信号の遷移時間よりも長い。 （もっと読む）

【課題】本発明は、簡単な回路構成で電圧駆動型素子のターンオン時のスイッチング動作に伴って発生するノイズを低減し、且つ効率の高いスイッチング動作を駆動制御することが可能な半導体装置を提供することを目的とする。
【解決手段】半導体装置は、電圧駆動型素子のゲート端子にターンオンのための駆動信号を出力する駆動回路が、少なくとも２つのスイッチング素子の並列回路を有して構成され、制御回路が、ターンオン時のゲート電圧がミラー電圧に到達したとき並列回路のスイッチング素子を切り換えて、電圧駆動型素子の駆動能力を低くするよう構成されている。 （もっと読む）

【課題】 ｐｕｌｌ−ｄｏｗｎ抵抗が端子に設けられている場合においても、
ＡＣ特性を改善することを目的とする。
【解決手段】 半導体内部電源電圧よりも高電圧の外部信号線に接続される出力端子部６と、フローティングＮウェルを有し複数のＰチャネル型トランジスタ５２、５３、５４とアナログスイッチ５１ａにより構成され半導体内部信号を外部へ出力するハイ側出力回路部と、複数のＮチャネル型トランジスタ５５、５７が直列に接続され半導体内部信号を外部へ出力するロー側出力回路部とを備えた半導体装置の入出力回路において、前記アナログスイッチを構成するＰチャネル型トランジスタ５１ａの閾値電圧を他のトランジスタの閾値電圧より低く設定した。
（もっと読む）