スイッチ回路、半導体装置及び携帯無線機
【課題】負バイアス発生回路を用いずにマージン電圧を改善することができる手段をスイッチ回路に提供する。
【解決手段】Ｎ型ＭＯＳＦＥＴを用いて構成されるスイッチＭ１を、信号をアンテナに同通するスイッチに、Ｐ型ＭＯＳＦＥＴを用いて構成されるスイッチＭ２を、信号を接地するシャント用にそれぞれ用いる。各スイッチを構成するＭＯＳＦＥＴのゲート端子に共通の制御信号を入力する。この制御信号の反転信号をスイッチＭ２の接地端に接続することで、各ＭＯＳＦＥＴのゲート端子の電位を接地電圧に設定できる。
【解決手段】Ｎ型ＭＯＳＦＥＴを用いて構成されるスイッチＭ１を、信号をアンテナに同通するスイッチに、Ｐ型ＭＯＳＦＥＴを用いて構成されるスイッチＭ２を、信号を接地するシャント用にそれぞれ用いる。各スイッチを構成するＭＯＳＦＥＴのゲート端子に共通の制御信号を入力する。この制御信号の反転信号をスイッチＭ２の接地端に接続することで、各ＭＯＳＦＥＴのゲート端子の電位を接地電圧に設定できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は携帯無線機等に用いられるスイッチ回路、特に入出力切り替え及び２以上の出力の切り替えに用いるスイッチ回路のスプリアスの発生の防止等に関する。
【背景技術】
【０００２】
携帯電話機は広く一般的に用いられている。携帯電話機の多元接続方式としてＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）を用いたＵＭＴＳ（Ｗ−ＣＤＭＡ）方式や、ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式を用いたＧＳＭが主要な方式として知られている。
【０００３】
携帯電話機用のＲＦ部では集積化が進んでおり、ＧＳＭ方式ではアンテナスイッチと電力増幅器を同一モジュール（ハイブリッドＩＣ）に集積した製品が多く用いられる。
【０００４】
現在はアンテナスイッチを化合物半導体の一種であるｐＨＥＭＴを用いて実現する場合が多い。しかし、低コスト化を進める上で、シリコンデバイス（ＣＭＯＳ）での実現が重要となる。
【０００５】
従来の技術として、米国特許公報ＵＳ７１２３８９８Ｂ２（特許文献１）が上げられる。この文献では、ＳＯＳ（Ｓｉｌｉｃｏｎ ｏｎ Ｓａｆｉｒｅ）ＣＭＯＳを適用したスイッチの技術が開示されている。
【０００６】
図１はこの特許文献１記載の技術についての概念図である。なお、ここでは簡略化のため送信系１系統、受信系１系統の例を挙げる。
【０００７】
この特許文献１の例では、送信器側のスイッチＭ１、Ｍ２、受信器側のスイッチＭ３、Ｍ４を含んで構成される。これらのスイッチを構成する素子はすべてオン抵抗に消費電力の小さなｎＭＯＳＦＥＴで構成する。
【０００８】
この例では各端子の直流電位は接地電位になる。スイッチをオンするにはＦＥＴゲート電圧を上げ、オフするにはゲート電圧を下げる。仮に電源電圧を２．７Ｖ、ＦＥＴのしきい電圧を０．７Ｖとすると、オンした場合は閾値電圧から２．０Ｖのマージン電圧があり、オフした場合は０．７Ｖのマージン電圧がある。このようにマージンがオンオフ２つの状態で異なり、特にオフのマージンが小さいため、入力ＲＦ信号が大きい場合にはゲート電圧がＲＦ信号により強制的に上昇し、擬似的にオンの状態になり損失が増大することも考えられる。
【０００９】
これを防止するために、特許文献１記載の技術ではオフ用に負バイアス（たとえば−３Ｖ）を発生し、オフ状態のマージン電圧を十分確保するという対策を施していた。
【００１０】
例えば送信時にはスイッチＭ１のゲート端子に＋３Ｖを印加し、シャント用のスイッチＭ２のゲート端子に−３Ｖを印加する。これにより、図示しないアンテナに送信出力を接続する。また受信側のスイッチＭ３のゲート端子には−３Ｖを印加し、シャント用のスイッチＭ４のゲート端子には＋３Ｖを印加する。この措置により受信入力をアンテナから切り離す。この際、オフ時のマージン電圧を３．７Ｖとすることで、オフＦＥＴの誤動作は抑圧されることとなる。
【００１１】
特開２００８−１１１２０号公報（特許文献２）では、スルー側のスイッチ（Ｍ１、Ｍ３）にｎＭＯＳを、シャント側のスイッチ（Ｍ２、Ｍ４）にｐＭＯＳを用いる事で同じ制御電圧で２つのＦＥＴを制御し、制御信号の発生を簡略化することが開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許公報ＵＳ７１２３８９８Ｂ２
【特許文献２】特開２００８−１１１２０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、特許文献１記載の技術では、負バイアス発生回路の実装が不可欠となる。従って、スイッチと同一チップに負バイアス発生回路を集積したとすると、負バイアス発生回路中の発振器により、負バイアス発生回路はスプリアスの発生源となる可能性が高い。
【００１４】
また負バイアスの発生には、ある所定の時間が必要である。そのため、負バイアス発生に必要な時間を考慮した制御タイミングを適用する必要がある。特許文献２記載の技術では制御シーケンスの自由度を少なくするといった問題があった。
【００１５】
本発明の目的は、負バイアス発生回路を用いずにマージン電圧を改善することができる手段をスイッチ回路に提供することにある。
【００１６】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
【００１８】
本発明の代表的な実施の形態に関わるスイッチ回路は、アンテナを外部回路と接続するかを決定し、該スイッチ回路は、外部回路の出力をアンテナに通す第１のスイッチと、電気的に第１のスイッチと外部回路のとの電気的接続の間に位置する容量を含み、第１のスイッチの制御信号の極性をインバータで反転して第１のスイッチと容量の間の接続点に接続することを特徴とする。
【００１９】
このスイッチ回路において、接続点とインバータの間に第１の抵抗を含むことを特徴としても良い。
【００２０】
このスイッチ回路において、更に第１の抵抗と並列に接続する第２の抵抗及び抵抗開閉スイッチを含み、抵抗開閉スイッチを開閉することでインバータに接続される抵抗値を可変とすることを特徴としても良い。
【００２１】
このスイッチ回路において、更に第１のスイッチの制御信号が入力されるワンショットパルス発生回路を含み、第１のスイッチの制御信号の変化をタイミングに、ワンショットパルス発生回路が所定の時間に抵抗開閉スイッチを開閉することを特徴としても良い。
【００２２】
これらのスイッチ回路において、第１のスイッチがＮ型ＦＥＴを含んで構成され、制御信号が第１のスイッチを構成するＮ型ＦＥＴのゲート端子に入力されることを特徴としても良い。
【００２３】
これらのスイッチ回路において、第１のスイッチがＮ型ＦＥＴを含んで構成され、制御信号が第１のスイッチを構成するＮ型ＦＥＴのゲート端子に入力されることを特徴としても良い。
【００２４】
本発明の代表的な実施の形態に関わる別のスイッチ回路は、アンテナを外部回路と接続するかを決定するスイッチ回路であって、該スイッチ回路は、アンテナから切り離したときに外部回路を接地するための第２のスイッチを含み、第２のスイッチの制御信号の極性を反転して第２のスイッチの接地端に接続することを特徴とする。
【００２５】
このスイッチ回路において、第２のスイッチがＮ型ＦＥＴを含んで構成され、制御信号が第２のスイッチを構成するＮ型ＦＥＴのゲート端子に入力されることを特徴としても良い。
【００２６】
このスイッチ回路において、第２のスイッチがＮ型ＦＥＴを含んで構成され、制御信号が第２のスイッチを構成するＮ型ＦＥＴのゲート端子に入力されることを特徴としても良い。
【００２７】
本発明の代表的な実施の形態に関わる別のスイッチ回路は、アンテナを外部回路と接続するかを決定するスイッチ回路であって、外部回路の出力をアンテナに通す第１のスイッチと、第１のスイッチと外部回路の接続点から分岐される形で設けられ、アンテナから切り離したときに外部回路を接地するための第２のスイッチを含み、第１のスイッチと第２のスイッチの制御を同一の制御信号で制御し、制御信号を反転させて、第２のスイッチの接地端の電位を決定することを特徴とする。
【００２８】
このスイッチ回路において、第１のスイッチがＮ型ＦＥＴを含んで構成され、第２のスイッチがＰ型ＦＥＴを含んで構成され、制御信号が第１のスイッチを構成するＮ型ＦＥＴのゲート端子と第２のスイッチを構成するＰ型ＦＥＴのゲート端子に入力されることを特徴としても良い。
【００２９】
このスイッチ回路において、第１のスイッチと第２のスイッチの接続点と外部回路の電気的接続の間に容量を更に含み、この容量の充放電に、制御信号を反転させた信号を用いることを特徴としても良い。
【００３０】
このスイッチ回路において、抵抗回路を介して制御信号を反転させた信号を容量に接続することを特徴としても良い。
【００３１】
このスイッチ回路において、抵抗回路は並列に接続された電気的に切り離し可能な複数の抵抗を含んで構成されることを特徴としても良い。
【００３２】
本発明の代表的な実施の形態に関わる別のスイッチ回路は、アンテナを送信用回路または受信用回路のいずれと接続するかを決定し、送信用回路をアンテナと接続するか、送信用回路を接地するかを決定する送信側スイッチ回路と、受信用回路をアンテナと接続するか、受信用回路を接地するかを決定する受信側スイッチ回路と、を含み、送信側スイッチ回路と受信側スイッチ回路とを一の制御信号で制御し、送信側スイッチ回路または受信側スイッチ回路のいずれか１の接地端に制御信号を入力し、他の１の接地端に制御信号の反転信号を入力することを特徴とする。
【００３３】
このスイッチ回路において、送信側スイッチ回路とアンテナとの電気的接続の間に第１の容量を有し、受信側スイッチ回路とアンテナとの電気的接続の間に第２の容量を有し、送信側スイッチ回路と受信側スイッチ回路と異なる直流電位を設定することが可能なことを特徴とする。
【００３４】
このスイッチ回路において、送信側スイッチ回路と送信用回路の電気的接続の間に第３の容量を有し、第３の容量の充放電に前記制御信号に基づく信号を用いることを特徴としても良い。
【００３５】
このスイッチ回路において、受信側スイッチ回路と受信用回路の電気的接続の間に第４の容量を有し、この第４の容量の充放電に制御信号に基づく信号を用いることを特徴としても良い。
【００３６】
本発明の代表的な実施の形態に関わる別のスイッチ回路は、アンテナを送信用回路、第１の受信用回路又は第２の受信用回路のいずれと接続するかを決定するスイッチ回路であって、第１の受信用回路を前記アンテナと接続するか、第１の受信用回路を接地するかを決定する第１の受信側スイッチ回路と、第２の受信用回路をアンテナと接続するか、第２の受信用回路を接地するかを決定する第２の受信側スイッチ回路と、を含み、第１の受信側スイッチ回路のアンテナ側端子と第２の受信側スイッチ回路のアンテナ側端子とを同一の直流電位にすることを特徴とする。
【００３７】
本発明の代表的な実施の形態に関わる別のスイッチ回路は、送信信号を第１の送信回路又は第２の送信回路のいずれに出力するかを決定し、送信信号を第１の送信回路に出力するか、第１の送信回路を接地するかを決定する第１の送信側スイッチ回路と、送信信号を第２の送信回路に出力するか、第２の送信回路を接地するかを決定する第２の送信側スイッチ回路と、を含み、第１の送信側スイッチ回路と第２の送信側スイッチ回路とを一の制御信号で制御し、第１の送信側スイッチ回路または第２の送信側スイッチ回路のいずれか１の接地端に前記制御信号を入力し、他の１の接地端に制御信号の反転信号を入力することを特徴とする。
【００３８】
本発明の代表的な実施の形態に関わる別のスイッチ回路は、バイパス信号又は増幅信号のいずれかを送信信号とする決定し、送信信号を第１の送信回路又は第２の送信回路のいずれに出力するかを決定し、送信信号を第１の送信回路に出力するか、第１の送信回路を接地するかを決定する第１の送信側スイッチ回路と、送信信号を第２の送信回路に出力するか、第２の送信回路を接地するかを決定する第２の送信側スイッチ回路と、を含み、第１の送信側スイッチ回路と第２の送信側スイッチ回路とを一の制御信号で制御し、第１の送信側スイッチ回路または第２の送信側スイッチ回路のいずれか１の接地端に前記制御信号を入力し、他の１の接地端に前記制御信号の反転信号を入力することを特徴とする。
【００３９】
上記スイッチ回路を用いる半導体装置、また、この半導体装置を用いる携帯無線機も本発明の射程に入る。
【発明の効果】
【００４０】
本発明に関わるスイッチ回路は、信号を通すスルーパスにｎＭＯＳＦＥＴを、信号を切る際にオンするシャントパスにｐＭＯＳＦＥＴを使用し、信号を通す際にスルーパスの直流電位を接地電位に設定し、信号を切る際にスルーパスの直流電位を電源電位ＶＤＤに設定する。これにより、ｎＭＯＳＦＥＴがオンする場合にはマージン電圧を電源電位ＶＤＤ−閾値電圧Ｖｔｈと、ｐＭＯＳＦＥＴがオンする場合にマージン電圧を電源電位ＶＤＤ−閾値電圧Ｖｔｈと、することが可能となる。
【図面の簡単な説明】
【００４１】
【図１】特許文献１記載の技術についての概念図である。
【図２】本発明の第１の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【図３】図２のスイッチ回路がアンテナ切り替え器中でどのように用いられるのかを表す概念図である。
【図４】本発明の第２の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【図５】本発明の第２の実施の形態に関わるチャージ用回路の構成を表す回路図である。
【図６】インバータの立ち上がり時におけるチャージ用回路の各計測点の電圧波形を表す波形図である。
【図７】インバータの立ち下がり時におけるチャージ用回路の各計測点の電圧波形を表す波形図である。
【図８】本発明の第３の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【図９】図８のスイッチ回路がアンテナ切り替え器中でどのように用いられるのかを表す概念図である。
【図１０】図９のアンテナ切り替え器をＳＯＩＣＭＯＳの集積回路１チップに集積した例を表す図である。
【図１１】本発明の第４の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【図１２】本発明の第４の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【図１３】図１２のスイッチ回路がアンテナ切り替え器中でどのように用いられるのかを表す概念図である。
【図１４】図１３のアンテナ切り替え器をＳＯＩＣＭＯＳの集積回路１チップに集積した例を表す図である。
【図１５】本発明の第６の実施の形態に関わるアンテナ切り替え器の構成を表す概念図である。
【図１６】本発明の第６の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【発明を実施するための形態】
【００４２】
以下の実施の形態においては、便宜上その必要があるときは、複数のセクション又は実施の形態に分割して説明する。しかし、特に明示した場合を除き、それは互いに無関係なものではなく、一方は他方の一部又は全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものでなく、特定の数以上でも以下でも良い。
【００４３】
さらに、以下の実施の形態において、その構成要素は、特に明示した場合及び原理的に明らかに必須であると考えられる場合を除き、必ずしも必須のものでないことは言うまでもない。また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、ＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態で、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：またはＭＯＳＦＥＴトランジスタと略す）と記載した場合、ゲート絶縁膜として非酸化膜を除外するものではない。
【００４４】
以下、図を用いて本発明の実施の形態を説明する。
【００４５】
（第１の実施の形態）
図２は、本発明の第１の実施の形態に関わるスイッチ回路の構成を表す回路図である。また、図３は、このスイッチ回路がアンテナ切り替え器中でどのように用いられるのかを表す概念図である。
【００４６】
従来の物と同じく、このスイッチ回路も１つのアンテナを送信回路と受信回路に繋ぎ替えるＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）構成を採る。
【００４７】
送信側スイッチ回路は複数のＮ型ＭＯＳＦＥＴ列で構成されるスルー用のスイッチＭ１と、Ｐ型ＭＯＳＦＥＴ列で構成されたシャント用のスイッチＭ２及び交流的にＭ２の一端を接地するための容量Ｃｇ１、インバータ回路などの周辺回路から構成される制御回路を含んで構成される。また、このスイッチ回路の入力端子としてアンテナ切り替え用入力端ＳＷ＿ＩＮが存在する。送信側スイッチ回路はスイッチＭ１とスイッチＭ２が接続されている点で容量Ｃ３を介して、図示しない送信側回路に接続されている。
【００４８】
アンテナ切り替え用入力端ＳＷ＿ＩＮは、アンテナＡＮＴを図示しない送信側回路に接続するか、同じく図示しない受信側回路に接続するかを切り替える選択信号である。このアンテナ切り替え用入力端ＳＷ＿ＩＮに「Ｈ」レベルが入力されると送信側が選択され、「Ｌ」レベルが入力されるとアンテナＡＮＴが受信側回路に接続される。ただし、本図上では、アンテナ切り替え用入力端ＳＷ＿ＩＮの極性を送信時に「Ｈ」、受信時に「Ｌ」としたが、インバータの挿入個数を調整して逆の構成にしても良い。
【００４９】
スイッチＭ１は、図示しない送信回路から出力される伝送路符号化の済んだ送信用信号をアンテナに流すためのスルー側のスイッチである。本図上では、このスイッチＭ１はＮ型ＭＯＳＦＥＴ３個で構成されている。ただしＭＯＳＦＥＴの数については、適宜変更可能であり、これに拘るものではない。
【００５０】
スイッチＭ１を構成する各ＭＯＳＦＥＴはソース端子、ドレイン端子間で上記の伝送路符号化の済んだ送信用信号をアンテナに送信するかを決定する。スイッチＭ１を構成する各ＭＯＳＦＥＴのゲート端子はアンテナ切り替え用入力端ＳＷ＿ＩＮがそのままの極性で入力される。すなわち、アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｈ」レベルの際に、スイッチＭ１は導通し、図示しない送信側回路とアンテナＡＮＴが接続されることとなる。逆にアンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｌ」レベルの際には、図示しない送信側回路とアンテナＡＮＴは切断されることとなる。
【００５１】
スイッチＭ２は図示しない送信側回路を接地するかを決定するシャント用スイッチである。本図では、このスイッチＭ２はＰ型のＭＯＳＦＥＴ８個で構成されている。ただしＭＯＳＦＥＴの数については、適宜変更可能であり、これに拘るものではない。
【００５２】
スイッチＭ２を構成する各ＭＯＳＦＥＴはソース端子、ドレイン端子間で送信側回路とグランド電位との間を、並列に接続した抵抗を介して接続する。そして、スイッチＭ２を構成する各ＭＯＳＦＥＴのゲート端子に入力される信号がスイッチＭ２の開閉を行う制御信号となる。
【００５３】
なお、本発明の各実施の形態でスイッチを構成するＭＯＳＦＥＴは特記なき限り、ＭＯＳＦＥＴのソース・ドレイン間を並列に接続された抵抗で接続されているものとする。
【００５４】
スイッチＭ２を構成する各ＭＯＳＦＥＴのゲート端子にもアンテナ切り替え用入力端ＳＷ＿ＩＮがそのままの極性で入力される。すなわち、アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｈ」レベルの際に、スイッチＭ２はグランドから切り離される。また、アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｌ」レベルの際には、図示しない送信側回路は接地される。
【００５５】
スイッチＭ２は接地容量Ｃｇ１を介して接地される。
【００５６】
このスイッチＭ２の接地側の端子と接地容量Ｃｇ１の間には、アンテナ切り替え用入力端ＳＷ＿ＩＮが極性反転して接続される。アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｈ」レベルの際には、スイッチＭ２の交流接地端子が０Ｖに設定される。これにより、各スイッチと並列接続された抵抗を介することで、送信側のスイッチ経路の直流電位を全て０Ｖに設定することができる。
【００５７】
スイッチＭ１で用いられるＮ型ＭＯＳＦＥＴの閾値電圧Ｖｔｈが０．７Ｖだとすると、ＯＮ状態のマージン電圧は２．３Ｖとなる。
【００５８】
一方、スイッチＭ２のゲート端子も電源電圧に設定される。スイッチＭ２はＰ型ＭＯＳＦＥＴで構成されるため、オフ状態のマージン電圧は３．７Ｖとなる。
【００５９】
一方、受信側スイッチ回路は複数のＮ型ＭＯＳＦＥＴ列で構成されるスルー用のスイッチＭ３と、Ｐ型ＭＯＳＦＥＴで構成されたシャント用のスイッチＭ４及び交流的にＭ２の一端を接地するための容量Ｃｇ２、インバータ回路などの周辺回路から構成される制御回路を含んで構成される。また、このスイッチ回路の制御用の入力端子として、送信側でも用いたアンテナ切り替え用入力端ＳＷ＿ＩＮが存在する。受信側スイッチ回路はスイッチＭ３とスイッチＭ４の接続点から、容量Ｃ４を介して図示しない受信側回路に電気的に接続されている。
【００６０】
スイッチＭ３は、アンテナＡＮＴにより受信された信号を図示しない受信側回路に接続するか否かを決定するスルー用のスイッチである。本図上では、このスイッチＭ３はＮ型ＭＯＳＦＥＴ８個で構成されている。ただしＭＯＳＦＥＴの数については、適宜変更可能であり、これに拘るものではない。またスイッチＭ３の各Ｎ型ＭＯＳＦＥＴゲート幅は６０００μｍを想定しているが、ゲート幅、ゲート長ともに適宜変更可能である。
【００６１】
スイッチＭ３を構成する各ＭＯＳＦＥＴはソース端子、ドレイン端子間でアンテナＡＮＴが受信した信号を受信側回路に送信する。このＭＯＳＦＥＴのゲート端子にはアンテナ切り替え用入力端ＳＷ＿ＩＮが極性反転された後に入力される。すなわち、アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｌ」レベルの際に、スイッチＭ３は導通し、アンテナＡＮＴが図示しない受信側回路と接続されることとなる。逆にアンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｈ」レベルの際には、アンテナＡＮＴと図示しない受信側回路は切断されることとなる。
【００６２】
スイッチＭ４は、図示しない受信側回路を接地するかを決定するシャント用のスイッチである。本図では、このスイッチＭ４はＰ型のＭＯＳＦＥＴ１個で構成されている。ただしＭＯＳＦＥＴの数については、適宜変更可能であり、これに拘るものではない。
【００６３】
スイッチＭ４を構成するＭＯＳＦＥＴはソース端子・ドレイン端子間で受信側回路とグランド電位との間を、並列に接続された抵抗を介して接続する。このＭＯＳＦＥＴのゲート端子はアンテナ切り替え用入力端ＳＷ＿ＩＮの極性が反転した形で入力される。すなわち、アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｌ」レベルの際に、スイッチＭ４はグランドから切り離される。また、アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｈ」レベルの際には、図示しない受信側回路の入力端は接地される。
【００６４】
スイッチＭ４は接地容量Ｃｇ２を介して接地される。
【００６５】
このスイッチＭ４の接地端子と接地容量Ｃｇ２の間には、アンテナ切り替え用入力端ＳＷ＿ＩＮが接続される。アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｌ」レベルの際には、スイッチＭ４と接地容量Ｃｇ２の接続点である交流接地部が０Ｖに設定される。
【００６６】
受信側のスイッチＭ４の交流接地端子は３．０Ｖに設定される。このスイッチＭ４内のＭＯＳＦＥＴに並列に設けた抵抗を介して、受信側のスイッチ経路の直流電位が３．０Ｖに設定される。また、スイッチＭ３のゲート端子電圧は接地電位（＝０．０Ｖ）に設定される。
【００６７】
スイッチＭ３で用いられるＮ型のＭＯＳＦＥＴの閾値電圧Ｖｔｈが０．７Ｖだとすると、ＯＮ状態のマージン電圧は２．３Ｖ（＝３．０Ｖ-０．７Ｖ）となる。一方、スイッチＭ４のゲート端子も電源電圧に設定される。スイッチＭ４はＰ型ＭＯＳＦＥＴで構成されているため、オン状態のマージン電圧は２．３となる。
【００６８】
上記で説明したように、同一のタイミングでは、送信側のスイッチＭ１、Ｍ２及び受信側のスイッチＭ３、Ｍ４は異なる直流電位の設定が必要となる。これを実現する手段がアンテナＡＮＴとの間に配置された増加分容量Ｃ１である。これを挟むことで、送信側の直流成分が受信側に、またはその逆が発生することが回避される。結果、本スイッチ回路は、送信端子及びアンテナ端子は直流的には分離されているが、交流的な接続を維持することが可能となる。
【００６９】
なお、増加分容量Ｃ１の容量値は、使用する周波数や送受信方式により決定される。
【００７０】
次に、図３を用いて、図２のスイッチ回路が電力増幅器モジュールにどのように適用されるかを説明する。
【００７１】
図３は、本発明の第１の実施の形態に関わるスイッチ回路を用いた電力増幅器モジュールのブロック図である。
【００７２】
本図の電力増幅器モジュールは、増幅回路１０とアンテナスイッチ２０を含んで構成されている。
【００７３】
本図の増幅回路１０は、高周波側（１．８ＧＨｚ）と低周波側（９００ＭＨｚ）の２つの周波数帯域に対応したものとなっており、それぞれに３段増幅器１１、１２が配置されている。また、増幅回路１０には、バイアス電流及びアンテナ切り替え制御回路３０が含まれる。このバイアス電流及びアンテナ切り替え制御回路３０によって、３段増幅器１１、１２の各段に供給されるバイアス電流及び後述するスイッチ２１、２２が制御される。
【００７４】
３段増幅器１１、１２の出力はカプラ３１、３２を介して、アンテナスイッチ２０に入力される。ＬＰＦ２３、２４は、このカプラ３１，３２の出力信号から高調波成分を排除し、スイッチ２１、２２に出力する。
【００７５】
スイッチ２１、２２はＬＰＦ２３、２４の出力である送信信号及びアンテナＡＮＴから送られる受信信号を切り替えるスイッチである。このスイッチ２１、２２に図２で表したスイッチ回路を適用する。
【００７６】
ダイプレクサ３３は各スイッチから送られてくる送信信号に９００ＭＨｚ帯、１．８ＧＨｚ帯の出力を合成して、アンテナＡＮＴに接続する。
【００７７】
以上のような構成を採ることにより、信号線とスイッチとして用いられるＭＯＳＦＥＴのゲート端子の電位の双方を変化させることが可能となる。これにより、負バイアス発生回路を用いることなく十分なマージン電圧を確保することが可能となる。
【００７８】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。
【００７９】
第１の実施の形態では、交流信号の接地点にインバータを介してアンテナ切り替え用入力端ＳＷ＿ＩＮの信号を印加していた。この場合、送信側の入力端子に接続された容量Ｃ３（図２など参照）の蓄積電荷をチャージ、ディスチャージするのに時間がかかる場合がある。
【００８０】
しかし、ヨーロッパを中心に広く用いられているＧＳＭ仕様は、ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）を採用している。従って、時分割制御の要請から、チャージ・ディスチャージを速やかに終了させる必要がある。
【００８１】
本実施の形態は、接地端だけでなく、送信入力端子にも抵抗を介してインバータを設け直流電位を設定可能にするものである。
【００８２】
図４は、本発明の第２の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【００８３】
この図を見ても明らかな通り、送信側に関しては、第１の実施の形態に関わるスイッチＭ１及びＭ２のゲート端子に接続された信号からインバータＩｔ及び抵抗Ｒｔを介して容量Ｃ３に接続されている。また、受信側についても、スイッチＭ３及びＭ４のゲート端子に接続された信号からインバータＩｒ及び抵抗Ｒｒを介して容量Ｃ４に接続されている。
【００８４】
このように、スイッチのゲート端子に入力する信号を反転して、容量Ｃ３、Ｃ４に直接接続することで、チャージ・ディスチャージの高速化を図っている。
【００８５】
ただし、これだけでは十分な対策とは言いづらいものがある。
【００８６】
すなわち、図上の抵抗Ｒｔ、Ｒｒは波形の歪みの影響を避けるために、数１００ＫΩを超える値を設定すると思われる。しかし、このように大きな抵抗を挿入すると、チャージ・ディスチャージに十分な速度を得られないことも考えられる。
【００８７】
図５は、本発明の第２の実施の形態に関わるチャージ用回路の構成を表す回路図である。
【００８８】
このチャージ用回路は、図４のインバータＩｔ及び抵抗Ｒｔに追加する形で設けられる。従って、本図のインバータＩｔ及び抵抗Ｒｔは、図４で用いられているインバータＩｔ及び抵抗Ｒｔと同じものである。
【００８９】
このチャージ用回路は、抵抗Ｒｔと電気的に並列に配置された抵抗Ｒｂ、Ｒｃを開閉することで抵抗値を変更させることに特徴がある。この抵抗Ｒｂ、Ｒｃの開閉にはコンプリメンタリスイッチＭＰ１、ＭＰ２を用いる。
【００９０】
コンプリメンタリスイッチＭＰ１はＰ型ＭＯＳＦＥＴを含んで構成されるスイッチ回路である。また、コンプリメンタリスイッチＭＰ２はＮ型ＭＯＳＦＥＴを含んで構成されるスイッチ回路である。
【００９１】
これらのコンプリメンタリスイッチＭＰ１、ＭＰ２を動作するワンショットパルスを生成するのがワンショットパルス発生回路ＰＧである。このワンショットパルス発生回路ＰＧの動作条件は、入力されるスイッチＭ１のゲート端子への信号の立ち上がり及び立下りである。動作条件を具備すると、ワンショットパルス発生回路ＰＧはワンショットパルスを出力する。
【００９２】
本図に記載した（Ａ）、（Ｂ）、（Ｃ）は、図６及び図７の電圧波形の測定点を表す。（Ａ）はインバータＩｔの出力（＝ワンショットパルス発生回路ＰＧの動作条件）を、（Ｂ）はＰ型ＭＯＳＦＥＴで構成されたコンプリメンタリスイッチＭＰ１のゲート端子を、（Ｃ）はＮ型ＭＯＳＦＥＴで構成されたコンプリメンタリスイッチＭＰ２のゲート端子をそれぞれ表す。
【００９３】
なお、図上では、Ｐ型のＭＯＳＦＥＴをスイッチとして用いる抵抗Ｒｂと、Ｎ型のＭＯＳＦＥＴをスイッチとして用いる抵抗Ｒｃの２つを抵抗Ｒｔと並列に接続している。しかし、いずれか一方を用いる形態であっても問題は無い。また抵抗Ｒｂ，Ｒｃの双方に同一種類のＭＯＳＦＥＴを用いても問題は無い。
【００９４】
図６はインバータＩｔの立ち上がり時におけるチャージ用回路の電圧波形を表す波形図である。また、図７はインバータＩｔの立ち下がり時におけるチャージ用回路の電圧波形を表す波形図である。
【００９５】
これらの図を見ても分かるとおり、ワンショットパルス発生回路ＰＧがパルス波形を出力している間は並列に接続したスイッチ及び抵抗Ｒｂ、Ｒｃによって回路全体の抵抗値が減少する。これにより、時定数が低減され、容量Ｃ３への電荷のチャージ・ディスチャージが加速される。
【００９６】
次に、より上流のスイッチＭ１の動作から振り返る。スイッチＭ１がオン状態にある場合、スイッチＭ１と容量Ｃ３の間は０Ｖにバイアスされている。スイッチＭ１をオフに切り替えるには、スイッチＭ１と容量Ｃ３の接続点を「Ｈ」、すなわちスイッチＭ１と容量Ｃ３の接続点は３．０Ｖに切り替えることとなるが、この立ち上がり時にワンショットパルス発生回路ＰＧが図６、図７の（ｂ）（ｃ）で表すワンショットパルスを出力する。この際、ワンショットパルス発生回路ＰＧが出力するパルスの時間長は適宜変更可能である。抵抗値の低下期間を支配するワンショットパルス発生回路ＰＧが出力するパルスの時間長を大きく採れば、電荷のチャージ・ディスチャージの促進期間を長く取ることが可能である。
【００９７】
このワンショットパルス発生回路ＰＧの出力パルス幅で決定される期間、インバータＩｔと容量Ｃ３の間の抵抗値が小さくなる。これにより、応答時間の短縮を図ることが可能となる。
【００９８】
なお、この図５では送信側回路と接続される抵抗Ｒｔの時定数の調製について記載した。しかし、図４の受信側回路に接続される抵抗Ｒｒ及びインバータＩｒに図５の追加回路を適用することも可能である。本図、及び以降の図８、図１２及び図１６では、この図４の適用可能箇所を破線で囲むこととする。
【００９９】
このように、送信側の入力端子及び受信側の出力端子に直接直流電位を接続すること、及び所定の期間、抵抗値を低下させることで電荷のチャージ・ディスチャージを促進させることで、容量のチャージ・ディスチャージを加速することが可能となる。
【０１００】
（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。
【０１０１】
第１の実施の形態では、９００ＭＨｚ帯と１．８ＧＨｚ帯のバンドに対してそれぞれスイッチを入れて送受信を制御する電力増幅モジュールを説明した。
【０１０２】
本実施の形態では、１ＧＨｚ帯として８５０ＭＨｚと９００ＭＨｚの２バンド、２ＧＨｚ帯として１．８ＧＨｚと１．９ＧＨｚの計４バンド、の計４バンドに対応することを想定する。
【０１０３】
図８は、本発明の第３の実施の形態に関わるスイッチ回路の構成を表す回路図である。図９は、図８のスイッチ回路がアンテナ切り替え器中でどのように用いられるのかを表す概念図である。
【０１０４】
第１の実施の形態では、制御用の入力端子がアンテナ切り替え用入力端ＳＷ＿ＩＮのみであった。これに対し、本実施の形態では、受信側の回路が低周波数系統のスイッチＭ３ａ、Ｍ４ａと高周波数系統のスイッチＭ３ｂ、Ｍ４ｂの２系統の受信回路を含む。
【０１０５】
なお、送信側については、バイアス電流などの調整により、電力増幅器１１、１２で２つの周波数に対応可能である。従って、送信側の説明については第２の実施の形態と同様であるので省略する。
【０１０６】
受信側の回路にはそれぞれ独立した妨害波阻止用のＳＡＷ（表面弾性波）フィルタを設ける必要がある。このため各バンド専用の出力が必要となる。図８では低周波系統のスイッチＭ３ａ及びＭ４ａを低周波側スイッチ回路ＲＬ、高周波系統のスイッチＭ３ｂ及びＭ４ｂを高周波側スイッチ回路ＲＨと称呼する。
【０１０７】
第１の実施の形態では、入力はアンテナ切り替え用入力端ＳＷ＿ＩＮ１本であった。これに対し、本実施の形態では、送信側アンテナ切り替え用入力端ＴＸ＿ＳＷ＿ＩＮと受信側アンテナ切り替え用入力端ＲＸ＿ＳＷ＿ＩＮの２入力となる。
【０１０８】
送信側アンテナ切り替え用入力端ＴＸ＿ＳＷ＿ＩＮは送信側を有効にするかを決定するための入力端子である。この端子が「Ｈ」レベルの時は送信側回路の出力がアンテナに接続される。一方、この端子が「Ｌ」レベルの時は、送信側回路の出力がシャント用のスイッチＭ２を介して接地される。
【０１０９】
受信側アンテナ切り替え用入力端ＲＸ＿ＳＷ＿ＩＮは低周波側スイッチ回路ＲＬまたは高周波側スイッチ回路ＲＨのいずれを有効にするかを決定する入力端子である。この端子が「Ｈ」レベルの時は低周波側スイッチ回路ＲＬが有効になる。一方、「Ｌ」レベルの時は高周波側スイッチ回路ＲＨが有効になる。
【０１１０】
図示しない送信側回路には、最大で２Ｗと言った大電力がかかる。これに対し受信側回路は最大でも１ｍＷ程度の電力しか通過しない。このため、容量Ｃ２に低周波側スイッチ回路ＲＬ及び高周波側スイッチ回路ＲＨが直接接続され、同一の直流電位とする。この場合であっても、オン／オフのマージン電圧は低下するものの、受信用には十分な性能を得ることが可能となる。また、直流カット用の容量を減らすことも可能である。
【０１１１】
図１０は、図９のアンテナ切り替え器をＳＯＩＣＭＯＳの集積回路１チップに集積した例を表す図である。この図のように、送信に用いる所望の周波数によって、部品の選択余地があるカプラ３１、３２及びＬＰＦ２３、２４をＳＯＩＣＭＯＳ外に配置することで、部品の選択の余地を残すことも可能である。
【０１１２】
このように複数の受信信号系を同一の直流電位に設定することで直流カット用の容量の増加を防ぐことが可能となる。
【０１１３】
（第４の実施の形態）
次に、本発明の第４の実施の形態について説明する。
【０１１４】
これまでの実施の形態では、信号をアンテナに通すスイッチＭ１、Ｍ３に損失の少ないＮ型のＭＯＳＦＥＴを適用してきた。しかし、損失を考慮する必要が無い場合には信号をアンテナに通すスイッチＭ１、Ｍ３にＰ型のＭＯＳＦＥＴを用いても良い。
【０１１５】
図１１は、本発明の第４の実施の形態に関わるスイッチ回路の構成を表す回路図である。この図では、送信側のスイッチＭ１をＮ型ＭＯＳＦＥＴで、シャント用のスイッチＭ２にＰ型のＭＯＳＦＥＴを用いる。一方で受信側スイッチ回路では、スイッチＭ３にＰ型ＭＯＳＦＥＴをで、シャント用のスイッチＭ４にＮ型ＭＯＳＦＥＴを用いる。この場合、入力信号系及び出力信号系に同じ直流バイアスを掛けても、第１の実施の形態と同じマージン電圧を確保することが可能となる。
【０１１６】
（第５の実施の形態）
次に、本発明の第５の実施の形態について説明する。
【０１１７】
上記第１乃至第４の実施の形態では、ＧＳＭ等のＴＤＭＡを用いた第２世代の多重接続方式を想定して説明した。これに対し、本実施の形態はＷ−ＣＤＭＡ等の第３世代の多重接続方式で出力の切り替えを行うことを想定する。
【０１１８】
図１２は、本発明の第５の実施の形態に関わるスイッチ回路の構成を表す回路図である。これまでのスイッチ回路は、１本のアンテナＡＮＴを入力もしくは出力のいずれで用いるかを表すものであった。これに対し、このスイッチ回路は、これまでの図と異なり、送信信号入力端子Ｐｉｎから入力される入力信号が２つの出力端子（Ｂａｎｄ１出力端子、Ｂａｎｄ２出力端子）のいずれを通過するかを切り替えるスイッチ回路である。
【０１１９】
このスイッチ回路は、制御用端子として切り替え用入力端ＳＷ＿ＩＮｂを持つ。
【０１２０】
切り替え用入力端ＳＷ＿ＩＮｂが「Ｈ」レベルの時は送信信号入力端子Ｐｉｎから入力される入力信号はＢａｎｄ１出力から出力される。一方、切り替え用入力端ＳＷ＿ＩＮｂが「Ｌ」レベルの時は入力信号送信信号入力端子Ｐｉｎから入力される入力信号はＢａｎｄ２出力から出力される。
【０１２１】
この切り替え用入力端ＳＷ＿ＩＮｂが、各スイッチＭ１、Ｍ２、Ｍ３、Ｍ４のゲート端子を制御する。この際、送信信号入力端子Ｐｉｎと各出力端子をつなぐスイッチＭ１、Ｍ３にＮ型ＭＯＳＦＥＴを、シャント用のスイッチＭ２，Ｍ４にＰ型ＭＯＳＦＥＴを用いること、及び出力端直前に挿入された容量Ｃｂ１、Ｃｂ２のチャージ用に切り替え用入力端ＳＷ＿ＩＮｂの入力信号が用いられる。
【０１２２】
図１３は、図１２のスイッチ回路がアンテナ切り替え器中でどのように用いられるのかを表す概念図である。この図は、１ＧＨｚ帯と２ＧＨｚ帯の双方を使用するデュアルバンド方式を想定したものである。しかし、トライバンド方式、マルチバンド方式でも本発明の適用は可能である。
【０１２３】
Ｗ−ＣＤＭＡでは帯域拡散を行うため、出力のピークは低い。従って、ＧＳＭ方式のように３段増幅を行うことは少なく、一般的には図１３のような２段増幅器１１１、１１２により増幅を行うこととなる。
【０１２４】
それぞれの２段増幅器１１１、１１２の出力はマッチング回路１４１、１４２を経由してカプラ１３１、１３２に入力される。
【０１２５】
カプラ１３１、１３２は出力電圧を検出し、検波回路１５１、１５２が図示しない制御回路に現在の送信電力を伝達する。図示しない制御回路は２段増幅器１１１、１１２の動作電圧の調整、バイアス回路１６１、１６２を介してのバイアス電流の調整により送信電力制御を行う。
【０１２６】
図１２のスイッチ回路は、本図のスイッチ回路１２１、１２２として適用される。なお、図１２では、Ｂａｎｄ１出力、Ｂａｎｄ２出力としていたが、低周波側に挿入されるスイッチ回路１２２では、それぞれＢａｎｄ５／６出力、Ｂａｎｄ８出力となる。
【０１２７】
また、図１４は、図１３のアンテナ切り替え器をＳＯＩＣＭＯＳの集積回路１チップに集積した例を表す図である。このように、Ｗ−ＣＤＭＡ方式でもカプラ１３１、１３２及びマッチング回路１４１、１４２を取替え可能なようにして、１チップ化することが可能である。
【０１２８】
このように、ＧＳＭ方式での入出力切り替えだけでなくＷ−ＣＤＭＡ方式の出力先の切り替えでも負バイアス回路を用いることなく本発明の適用は可能である。
【０１２９】
（第６の実施の形態）
最後に、本発明の第６の実施の形態について説明する。
【０１３０】
送信出力が１ｍＷ程度に小さくなると図１４で表す２段増幅器１１１、１１２を止めて、そのまま増幅することなく出力すれば、消費電力の低減を図ることが可能である。
【０１３１】
図１５は、本発明の第６の実施の形態に関わるアンテナ切り替え器の構成を表す概念図である。このアンテナ切り替え器はバイパス経路を設けるためのスイッチ回路１８１、１８２と第５の実施の形態に関わるスイッチ回路１２１、１２２を置き換えるためのスイッチ回路１９１と１９２に特徴がある。
【０１３２】
スイッチ回路１８１、１８２は検波回路１５１、１５２の出力に応じて図示しない制御回路がバイパスを用いるか否かを決定するスイッチ回路である。図では省略されているが、このスイッチを制御するための信号が、図示しない制御回路から出力されている。
【０１３３】
スイッチ回路１９１、１９２は、スイッチ回路１２１、１２２に入力側の切り替えも可能な構成としたスイッチ回路である。
【０１３４】
図１６は、この本発明の第６の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【０１３５】
このスイッチでは入力側制御端子Ｓｉｎ及び出力側制御端子Ｓｏｕｔの二本の制御端子が存在する。入力側制御端子Ｓｉｎ及び出力側制御端子ＳｏｕｔをアンドゲートＮＡＮＤ１、ＡＮＤ２を組み合わせることで、入力端子、出力端子の選択を行う。
【０１３６】
ＮＡＮＤ１の出力は、インバータを挟んだ後に、スイッチＭ１と本実施の形態で新設するスイッチＭｂ１のゲート端子に入力される。スイッチＭ１がＮ型ＭＯＳＦＥＴであるのに対し、スイッチＭｂ１はＰ型ＭＯＳＦＥＴを用いることで、ＮＡＮＤ１の出力が「Ｈ」の時はバイパス側を、「Ｌ」の時は２段増幅器１１１、１１２を通った増幅後の信号が入力信号となる。
【０１３７】
ＡＮＤ２の出力も、インバータを挟んだ後に、スイッチＭ３と本実施の形態で新設するスイッチＭｂ２のゲート端子に入力される。スイッチＭ３もがＮ型ＭＯＳＦＥＴであり、スイッチＭｂ２はＰ型ＭＯＳＦＥＴである。これにより、ＡＮＤ２の出力が「Ｈ」の時にはバイパス側が、「Ｌ」の時にはスイッチ回路１８１、１８２を通したバイパス経路の信号を入力信号とすることとなる。
【０１３８】
ＮＡＮＤ１及びＡＮＤ２は共に入力側制御端子Ｓｉｎを入力の一つとする。
【０１３９】
一方ＮＡＮＤ１は出力側制御端子Ｓｏｕｔをそのまま入力とするのに対し、ＡＮＤ２は出力側制御端子ＳｏｕｔをインバータＩｘで反転させたものを入力とする。これにより、Ｂａｎｄ１出力とＢａｎｄ２出力のいずれか一方のみが動作する出力端子となる。
【０１４０】
入力側制御端子Ｓｉｎは、スイッチ回路１８１、１８２を通したバイパス経路の信号を入力信号とするか、２段増幅器１１１、１１２を通った増幅後の信号を入力信号とするかを決定する制御端子である。この制御端子が「Ｈ」の時は２段増幅器１１１、１１２を通った増幅後の信号を入力信号とする。一方、この制御端子が「Ｌ」の時はスイッチ回路１８１、１８２を通したバイパス経路の信号を入力信号とする。
【０１４１】
一方、出力側制御端子Ｓｏｕｔは、Ｂａｎｄ１出力を通すか、Ｂａｎｄ２出力を通すかを決定する出力制御端子である。この制御端子が「Ｈ」の時は出力をＢａｎｄ１出力に、「Ｌ」の時は出力をＢａｎｄ２出力にそれぞれ選択する。
【０１４２】
以上のような構成を採ることで、出力端子の切り替えだけでなく、入力端子の切り替えも可能となる。
【０１４３】
この際、本実施の形態では、出力側制御端子Ｓｏｕｔの信号をインバータＩｒ１、Ｉｒ２及び抵抗Ｒｒ１、Ｒｒ２を介して接続することで出力端直前に挿入される容量Ｃｂ１、Ｃｂ２のチャージ・ディスチャージを促進する。これにより、第２の実施の形態相当の機能を実現することが可能となる。この際、図５のようなワンショットパルス発生回路ＰＧを用いた形態としても良い。
【０１４４】
このように、バイパスを用いる場合でも負バイアス回路を用いることなく本発明の適用は可能である。また、送受信の切り替えだけでなく２つの送信端子のいずれを用いるかの切り替えについても本発明は適用可能である。
【０１４５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。
【符号の説明】
【０１４６】
ＡＮＴ…アンテナ、ＮＡＮＤ１…ナンドゲート、ＡＮＤ２…アンドゲート、
Ｃ１…増加分容量、Ｃ２…容量、Ｃ３…容量、Ｃ４…容量、
Ｃｇ１、Ｃｇ２…接地容量、Ｉｒ、Ｉｔ、Ｉｘ…インバータ、
Ｍ１、Ｍ２．Ｍ３、Ｍ３ａ、Ｍ３ｂ、Ｍ４、Ｍ４ａ、Ｍ４ｂ…スイッチ、
ＰＧ…ワンショットパルス発生回路、Ｒｂ、Ｒｃ、Ｒｒ、Ｒｔ…抵抗、
１１、１２…３段増幅器、２１、２１ｃ、２２、２２ｃ…スイッチ、
２３、２４…ＬＰＦ、３０…バイアス電流及びアンテナ切り替え制御回路、
３１、３２…カプラ、１００…バイアス回路、
１１１、１１２…２段増幅器、１２１、１２２…スイッチ回路、
１３１、１３２…カプラ、１４１、１４２…マッチング回路、
１５１、１５２…検波回路、１６１、１６２…バイアス回路、
１７１、１７２…マッチング回路。
【技術分野】
【０００１】
本発明は携帯無線機等に用いられるスイッチ回路、特に入出力切り替え及び２以上の出力の切り替えに用いるスイッチ回路のスプリアスの発生の防止等に関する。
【背景技術】
【０００２】
携帯電話機は広く一般的に用いられている。携帯電話機の多元接続方式としてＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）を用いたＵＭＴＳ（Ｗ−ＣＤＭＡ）方式や、ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式を用いたＧＳＭが主要な方式として知られている。
【０００３】
携帯電話機用のＲＦ部では集積化が進んでおり、ＧＳＭ方式ではアンテナスイッチと電力増幅器を同一モジュール（ハイブリッドＩＣ）に集積した製品が多く用いられる。
【０００４】
現在はアンテナスイッチを化合物半導体の一種であるｐＨＥＭＴを用いて実現する場合が多い。しかし、低コスト化を進める上で、シリコンデバイス（ＣＭＯＳ）での実現が重要となる。
【０００５】
従来の技術として、米国特許公報ＵＳ７１２３８９８Ｂ２（特許文献１）が上げられる。この文献では、ＳＯＳ（Ｓｉｌｉｃｏｎ ｏｎ Ｓａｆｉｒｅ）ＣＭＯＳを適用したスイッチの技術が開示されている。
【０００６】
図１はこの特許文献１記載の技術についての概念図である。なお、ここでは簡略化のため送信系１系統、受信系１系統の例を挙げる。
【０００７】
この特許文献１の例では、送信器側のスイッチＭ１、Ｍ２、受信器側のスイッチＭ３、Ｍ４を含んで構成される。これらのスイッチを構成する素子はすべてオン抵抗に消費電力の小さなｎＭＯＳＦＥＴで構成する。
【０００８】
この例では各端子の直流電位は接地電位になる。スイッチをオンするにはＦＥＴゲート電圧を上げ、オフするにはゲート電圧を下げる。仮に電源電圧を２．７Ｖ、ＦＥＴのしきい電圧を０．７Ｖとすると、オンした場合は閾値電圧から２．０Ｖのマージン電圧があり、オフした場合は０．７Ｖのマージン電圧がある。このようにマージンがオンオフ２つの状態で異なり、特にオフのマージンが小さいため、入力ＲＦ信号が大きい場合にはゲート電圧がＲＦ信号により強制的に上昇し、擬似的にオンの状態になり損失が増大することも考えられる。
【０００９】
これを防止するために、特許文献１記載の技術ではオフ用に負バイアス（たとえば−３Ｖ）を発生し、オフ状態のマージン電圧を十分確保するという対策を施していた。
【００１０】
例えば送信時にはスイッチＭ１のゲート端子に＋３Ｖを印加し、シャント用のスイッチＭ２のゲート端子に−３Ｖを印加する。これにより、図示しないアンテナに送信出力を接続する。また受信側のスイッチＭ３のゲート端子には−３Ｖを印加し、シャント用のスイッチＭ４のゲート端子には＋３Ｖを印加する。この措置により受信入力をアンテナから切り離す。この際、オフ時のマージン電圧を３．７Ｖとすることで、オフＦＥＴの誤動作は抑圧されることとなる。
【００１１】
特開２００８−１１１２０号公報（特許文献２）では、スルー側のスイッチ（Ｍ１、Ｍ３）にｎＭＯＳを、シャント側のスイッチ（Ｍ２、Ｍ４）にｐＭＯＳを用いる事で同じ制御電圧で２つのＦＥＴを制御し、制御信号の発生を簡略化することが開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許公報ＵＳ７１２３８９８Ｂ２
【特許文献２】特開２００８−１１１２０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、特許文献１記載の技術では、負バイアス発生回路の実装が不可欠となる。従って、スイッチと同一チップに負バイアス発生回路を集積したとすると、負バイアス発生回路中の発振器により、負バイアス発生回路はスプリアスの発生源となる可能性が高い。
【００１４】
また負バイアスの発生には、ある所定の時間が必要である。そのため、負バイアス発生に必要な時間を考慮した制御タイミングを適用する必要がある。特許文献２記載の技術では制御シーケンスの自由度を少なくするといった問題があった。
【００１５】
本発明の目的は、負バイアス発生回路を用いずにマージン電圧を改善することができる手段をスイッチ回路に提供することにある。
【００１６】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
【００１８】
本発明の代表的な実施の形態に関わるスイッチ回路は、アンテナを外部回路と接続するかを決定し、該スイッチ回路は、外部回路の出力をアンテナに通す第１のスイッチと、電気的に第１のスイッチと外部回路のとの電気的接続の間に位置する容量を含み、第１のスイッチの制御信号の極性をインバータで反転して第１のスイッチと容量の間の接続点に接続することを特徴とする。
【００１９】
このスイッチ回路において、接続点とインバータの間に第１の抵抗を含むことを特徴としても良い。
【００２０】
このスイッチ回路において、更に第１の抵抗と並列に接続する第２の抵抗及び抵抗開閉スイッチを含み、抵抗開閉スイッチを開閉することでインバータに接続される抵抗値を可変とすることを特徴としても良い。
【００２１】
このスイッチ回路において、更に第１のスイッチの制御信号が入力されるワンショットパルス発生回路を含み、第１のスイッチの制御信号の変化をタイミングに、ワンショットパルス発生回路が所定の時間に抵抗開閉スイッチを開閉することを特徴としても良い。
【００２２】
これらのスイッチ回路において、第１のスイッチがＮ型ＦＥＴを含んで構成され、制御信号が第１のスイッチを構成するＮ型ＦＥＴのゲート端子に入力されることを特徴としても良い。
【００２３】
これらのスイッチ回路において、第１のスイッチがＮ型ＦＥＴを含んで構成され、制御信号が第１のスイッチを構成するＮ型ＦＥＴのゲート端子に入力されることを特徴としても良い。
【００２４】
本発明の代表的な実施の形態に関わる別のスイッチ回路は、アンテナを外部回路と接続するかを決定するスイッチ回路であって、該スイッチ回路は、アンテナから切り離したときに外部回路を接地するための第２のスイッチを含み、第２のスイッチの制御信号の極性を反転して第２のスイッチの接地端に接続することを特徴とする。
【００２５】
このスイッチ回路において、第２のスイッチがＮ型ＦＥＴを含んで構成され、制御信号が第２のスイッチを構成するＮ型ＦＥＴのゲート端子に入力されることを特徴としても良い。
【００２６】
このスイッチ回路において、第２のスイッチがＮ型ＦＥＴを含んで構成され、制御信号が第２のスイッチを構成するＮ型ＦＥＴのゲート端子に入力されることを特徴としても良い。
【００２７】
本発明の代表的な実施の形態に関わる別のスイッチ回路は、アンテナを外部回路と接続するかを決定するスイッチ回路であって、外部回路の出力をアンテナに通す第１のスイッチと、第１のスイッチと外部回路の接続点から分岐される形で設けられ、アンテナから切り離したときに外部回路を接地するための第２のスイッチを含み、第１のスイッチと第２のスイッチの制御を同一の制御信号で制御し、制御信号を反転させて、第２のスイッチの接地端の電位を決定することを特徴とする。
【００２８】
このスイッチ回路において、第１のスイッチがＮ型ＦＥＴを含んで構成され、第２のスイッチがＰ型ＦＥＴを含んで構成され、制御信号が第１のスイッチを構成するＮ型ＦＥＴのゲート端子と第２のスイッチを構成するＰ型ＦＥＴのゲート端子に入力されることを特徴としても良い。
【００２９】
このスイッチ回路において、第１のスイッチと第２のスイッチの接続点と外部回路の電気的接続の間に容量を更に含み、この容量の充放電に、制御信号を反転させた信号を用いることを特徴としても良い。
【００３０】
このスイッチ回路において、抵抗回路を介して制御信号を反転させた信号を容量に接続することを特徴としても良い。
【００３１】
このスイッチ回路において、抵抗回路は並列に接続された電気的に切り離し可能な複数の抵抗を含んで構成されることを特徴としても良い。
【００３２】
本発明の代表的な実施の形態に関わる別のスイッチ回路は、アンテナを送信用回路または受信用回路のいずれと接続するかを決定し、送信用回路をアンテナと接続するか、送信用回路を接地するかを決定する送信側スイッチ回路と、受信用回路をアンテナと接続するか、受信用回路を接地するかを決定する受信側スイッチ回路と、を含み、送信側スイッチ回路と受信側スイッチ回路とを一の制御信号で制御し、送信側スイッチ回路または受信側スイッチ回路のいずれか１の接地端に制御信号を入力し、他の１の接地端に制御信号の反転信号を入力することを特徴とする。
【００３３】
このスイッチ回路において、送信側スイッチ回路とアンテナとの電気的接続の間に第１の容量を有し、受信側スイッチ回路とアンテナとの電気的接続の間に第２の容量を有し、送信側スイッチ回路と受信側スイッチ回路と異なる直流電位を設定することが可能なことを特徴とする。
【００３４】
このスイッチ回路において、送信側スイッチ回路と送信用回路の電気的接続の間に第３の容量を有し、第３の容量の充放電に前記制御信号に基づく信号を用いることを特徴としても良い。
【００３５】
このスイッチ回路において、受信側スイッチ回路と受信用回路の電気的接続の間に第４の容量を有し、この第４の容量の充放電に制御信号に基づく信号を用いることを特徴としても良い。
【００３６】
本発明の代表的な実施の形態に関わる別のスイッチ回路は、アンテナを送信用回路、第１の受信用回路又は第２の受信用回路のいずれと接続するかを決定するスイッチ回路であって、第１の受信用回路を前記アンテナと接続するか、第１の受信用回路を接地するかを決定する第１の受信側スイッチ回路と、第２の受信用回路をアンテナと接続するか、第２の受信用回路を接地するかを決定する第２の受信側スイッチ回路と、を含み、第１の受信側スイッチ回路のアンテナ側端子と第２の受信側スイッチ回路のアンテナ側端子とを同一の直流電位にすることを特徴とする。
【００３７】
本発明の代表的な実施の形態に関わる別のスイッチ回路は、送信信号を第１の送信回路又は第２の送信回路のいずれに出力するかを決定し、送信信号を第１の送信回路に出力するか、第１の送信回路を接地するかを決定する第１の送信側スイッチ回路と、送信信号を第２の送信回路に出力するか、第２の送信回路を接地するかを決定する第２の送信側スイッチ回路と、を含み、第１の送信側スイッチ回路と第２の送信側スイッチ回路とを一の制御信号で制御し、第１の送信側スイッチ回路または第２の送信側スイッチ回路のいずれか１の接地端に前記制御信号を入力し、他の１の接地端に制御信号の反転信号を入力することを特徴とする。
【００３８】
本発明の代表的な実施の形態に関わる別のスイッチ回路は、バイパス信号又は増幅信号のいずれかを送信信号とする決定し、送信信号を第１の送信回路又は第２の送信回路のいずれに出力するかを決定し、送信信号を第１の送信回路に出力するか、第１の送信回路を接地するかを決定する第１の送信側スイッチ回路と、送信信号を第２の送信回路に出力するか、第２の送信回路を接地するかを決定する第２の送信側スイッチ回路と、を含み、第１の送信側スイッチ回路と第２の送信側スイッチ回路とを一の制御信号で制御し、第１の送信側スイッチ回路または第２の送信側スイッチ回路のいずれか１の接地端に前記制御信号を入力し、他の１の接地端に前記制御信号の反転信号を入力することを特徴とする。
【００３９】
上記スイッチ回路を用いる半導体装置、また、この半導体装置を用いる携帯無線機も本発明の射程に入る。
【発明の効果】
【００４０】
本発明に関わるスイッチ回路は、信号を通すスルーパスにｎＭＯＳＦＥＴを、信号を切る際にオンするシャントパスにｐＭＯＳＦＥＴを使用し、信号を通す際にスルーパスの直流電位を接地電位に設定し、信号を切る際にスルーパスの直流電位を電源電位ＶＤＤに設定する。これにより、ｎＭＯＳＦＥＴがオンする場合にはマージン電圧を電源電位ＶＤＤ−閾値電圧Ｖｔｈと、ｐＭＯＳＦＥＴがオンする場合にマージン電圧を電源電位ＶＤＤ−閾値電圧Ｖｔｈと、することが可能となる。
【図面の簡単な説明】
【００４１】
【図１】特許文献１記載の技術についての概念図である。
【図２】本発明の第１の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【図３】図２のスイッチ回路がアンテナ切り替え器中でどのように用いられるのかを表す概念図である。
【図４】本発明の第２の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【図５】本発明の第２の実施の形態に関わるチャージ用回路の構成を表す回路図である。
【図６】インバータの立ち上がり時におけるチャージ用回路の各計測点の電圧波形を表す波形図である。
【図７】インバータの立ち下がり時におけるチャージ用回路の各計測点の電圧波形を表す波形図である。
【図８】本発明の第３の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【図９】図８のスイッチ回路がアンテナ切り替え器中でどのように用いられるのかを表す概念図である。
【図１０】図９のアンテナ切り替え器をＳＯＩＣＭＯＳの集積回路１チップに集積した例を表す図である。
【図１１】本発明の第４の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【図１２】本発明の第４の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【図１３】図１２のスイッチ回路がアンテナ切り替え器中でどのように用いられるのかを表す概念図である。
【図１４】図１３のアンテナ切り替え器をＳＯＩＣＭＯＳの集積回路１チップに集積した例を表す図である。
【図１５】本発明の第６の実施の形態に関わるアンテナ切り替え器の構成を表す概念図である。
【図１６】本発明の第６の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【発明を実施するための形態】
【００４２】
以下の実施の形態においては、便宜上その必要があるときは、複数のセクション又は実施の形態に分割して説明する。しかし、特に明示した場合を除き、それは互いに無関係なものではなく、一方は他方の一部又は全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものでなく、特定の数以上でも以下でも良い。
【００４３】
さらに、以下の実施の形態において、その構成要素は、特に明示した場合及び原理的に明らかに必須であると考えられる場合を除き、必ずしも必須のものでないことは言うまでもない。また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、ＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態で、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：またはＭＯＳＦＥＴトランジスタと略す）と記載した場合、ゲート絶縁膜として非酸化膜を除外するものではない。
【００４４】
以下、図を用いて本発明の実施の形態を説明する。
【００４５】
（第１の実施の形態）
図２は、本発明の第１の実施の形態に関わるスイッチ回路の構成を表す回路図である。また、図３は、このスイッチ回路がアンテナ切り替え器中でどのように用いられるのかを表す概念図である。
【００４６】
従来の物と同じく、このスイッチ回路も１つのアンテナを送信回路と受信回路に繋ぎ替えるＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）構成を採る。
【００４７】
送信側スイッチ回路は複数のＮ型ＭＯＳＦＥＴ列で構成されるスルー用のスイッチＭ１と、Ｐ型ＭＯＳＦＥＴ列で構成されたシャント用のスイッチＭ２及び交流的にＭ２の一端を接地するための容量Ｃｇ１、インバータ回路などの周辺回路から構成される制御回路を含んで構成される。また、このスイッチ回路の入力端子としてアンテナ切り替え用入力端ＳＷ＿ＩＮが存在する。送信側スイッチ回路はスイッチＭ１とスイッチＭ２が接続されている点で容量Ｃ３を介して、図示しない送信側回路に接続されている。
【００４８】
アンテナ切り替え用入力端ＳＷ＿ＩＮは、アンテナＡＮＴを図示しない送信側回路に接続するか、同じく図示しない受信側回路に接続するかを切り替える選択信号である。このアンテナ切り替え用入力端ＳＷ＿ＩＮに「Ｈ」レベルが入力されると送信側が選択され、「Ｌ」レベルが入力されるとアンテナＡＮＴが受信側回路に接続される。ただし、本図上では、アンテナ切り替え用入力端ＳＷ＿ＩＮの極性を送信時に「Ｈ」、受信時に「Ｌ」としたが、インバータの挿入個数を調整して逆の構成にしても良い。
【００４９】
スイッチＭ１は、図示しない送信回路から出力される伝送路符号化の済んだ送信用信号をアンテナに流すためのスルー側のスイッチである。本図上では、このスイッチＭ１はＮ型ＭＯＳＦＥＴ３個で構成されている。ただしＭＯＳＦＥＴの数については、適宜変更可能であり、これに拘るものではない。
【００５０】
スイッチＭ１を構成する各ＭＯＳＦＥＴはソース端子、ドレイン端子間で上記の伝送路符号化の済んだ送信用信号をアンテナに送信するかを決定する。スイッチＭ１を構成する各ＭＯＳＦＥＴのゲート端子はアンテナ切り替え用入力端ＳＷ＿ＩＮがそのままの極性で入力される。すなわち、アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｈ」レベルの際に、スイッチＭ１は導通し、図示しない送信側回路とアンテナＡＮＴが接続されることとなる。逆にアンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｌ」レベルの際には、図示しない送信側回路とアンテナＡＮＴは切断されることとなる。
【００５１】
スイッチＭ２は図示しない送信側回路を接地するかを決定するシャント用スイッチである。本図では、このスイッチＭ２はＰ型のＭＯＳＦＥＴ８個で構成されている。ただしＭＯＳＦＥＴの数については、適宜変更可能であり、これに拘るものではない。
【００５２】
スイッチＭ２を構成する各ＭＯＳＦＥＴはソース端子、ドレイン端子間で送信側回路とグランド電位との間を、並列に接続した抵抗を介して接続する。そして、スイッチＭ２を構成する各ＭＯＳＦＥＴのゲート端子に入力される信号がスイッチＭ２の開閉を行う制御信号となる。
【００５３】
なお、本発明の各実施の形態でスイッチを構成するＭＯＳＦＥＴは特記なき限り、ＭＯＳＦＥＴのソース・ドレイン間を並列に接続された抵抗で接続されているものとする。
【００５４】
スイッチＭ２を構成する各ＭＯＳＦＥＴのゲート端子にもアンテナ切り替え用入力端ＳＷ＿ＩＮがそのままの極性で入力される。すなわち、アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｈ」レベルの際に、スイッチＭ２はグランドから切り離される。また、アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｌ」レベルの際には、図示しない送信側回路は接地される。
【００５５】
スイッチＭ２は接地容量Ｃｇ１を介して接地される。
【００５６】
このスイッチＭ２の接地側の端子と接地容量Ｃｇ１の間には、アンテナ切り替え用入力端ＳＷ＿ＩＮが極性反転して接続される。アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｈ」レベルの際には、スイッチＭ２の交流接地端子が０Ｖに設定される。これにより、各スイッチと並列接続された抵抗を介することで、送信側のスイッチ経路の直流電位を全て０Ｖに設定することができる。
【００５７】
スイッチＭ１で用いられるＮ型ＭＯＳＦＥＴの閾値電圧Ｖｔｈが０．７Ｖだとすると、ＯＮ状態のマージン電圧は２．３Ｖとなる。
【００５８】
一方、スイッチＭ２のゲート端子も電源電圧に設定される。スイッチＭ２はＰ型ＭＯＳＦＥＴで構成されるため、オフ状態のマージン電圧は３．７Ｖとなる。
【００５９】
一方、受信側スイッチ回路は複数のＮ型ＭＯＳＦＥＴ列で構成されるスルー用のスイッチＭ３と、Ｐ型ＭＯＳＦＥＴで構成されたシャント用のスイッチＭ４及び交流的にＭ２の一端を接地するための容量Ｃｇ２、インバータ回路などの周辺回路から構成される制御回路を含んで構成される。また、このスイッチ回路の制御用の入力端子として、送信側でも用いたアンテナ切り替え用入力端ＳＷ＿ＩＮが存在する。受信側スイッチ回路はスイッチＭ３とスイッチＭ４の接続点から、容量Ｃ４を介して図示しない受信側回路に電気的に接続されている。
【００６０】
スイッチＭ３は、アンテナＡＮＴにより受信された信号を図示しない受信側回路に接続するか否かを決定するスルー用のスイッチである。本図上では、このスイッチＭ３はＮ型ＭＯＳＦＥＴ８個で構成されている。ただしＭＯＳＦＥＴの数については、適宜変更可能であり、これに拘るものではない。またスイッチＭ３の各Ｎ型ＭＯＳＦＥＴゲート幅は６０００μｍを想定しているが、ゲート幅、ゲート長ともに適宜変更可能である。
【００６１】
スイッチＭ３を構成する各ＭＯＳＦＥＴはソース端子、ドレイン端子間でアンテナＡＮＴが受信した信号を受信側回路に送信する。このＭＯＳＦＥＴのゲート端子にはアンテナ切り替え用入力端ＳＷ＿ＩＮが極性反転された後に入力される。すなわち、アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｌ」レベルの際に、スイッチＭ３は導通し、アンテナＡＮＴが図示しない受信側回路と接続されることとなる。逆にアンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｈ」レベルの際には、アンテナＡＮＴと図示しない受信側回路は切断されることとなる。
【００６２】
スイッチＭ４は、図示しない受信側回路を接地するかを決定するシャント用のスイッチである。本図では、このスイッチＭ４はＰ型のＭＯＳＦＥＴ１個で構成されている。ただしＭＯＳＦＥＴの数については、適宜変更可能であり、これに拘るものではない。
【００６３】
スイッチＭ４を構成するＭＯＳＦＥＴはソース端子・ドレイン端子間で受信側回路とグランド電位との間を、並列に接続された抵抗を介して接続する。このＭＯＳＦＥＴのゲート端子はアンテナ切り替え用入力端ＳＷ＿ＩＮの極性が反転した形で入力される。すなわち、アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｌ」レベルの際に、スイッチＭ４はグランドから切り離される。また、アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｈ」レベルの際には、図示しない受信側回路の入力端は接地される。
【００６４】
スイッチＭ４は接地容量Ｃｇ２を介して接地される。
【００６５】
このスイッチＭ４の接地端子と接地容量Ｃｇ２の間には、アンテナ切り替え用入力端ＳＷ＿ＩＮが接続される。アンテナ切り替え用入力端ＳＷ＿ＩＮが「Ｌ」レベルの際には、スイッチＭ４と接地容量Ｃｇ２の接続点である交流接地部が０Ｖに設定される。
【００６６】
受信側のスイッチＭ４の交流接地端子は３．０Ｖに設定される。このスイッチＭ４内のＭＯＳＦＥＴに並列に設けた抵抗を介して、受信側のスイッチ経路の直流電位が３．０Ｖに設定される。また、スイッチＭ３のゲート端子電圧は接地電位（＝０．０Ｖ）に設定される。
【００６７】
スイッチＭ３で用いられるＮ型のＭＯＳＦＥＴの閾値電圧Ｖｔｈが０．７Ｖだとすると、ＯＮ状態のマージン電圧は２．３Ｖ（＝３．０Ｖ-０．７Ｖ）となる。一方、スイッチＭ４のゲート端子も電源電圧に設定される。スイッチＭ４はＰ型ＭＯＳＦＥＴで構成されているため、オン状態のマージン電圧は２．３となる。
【００６８】
上記で説明したように、同一のタイミングでは、送信側のスイッチＭ１、Ｍ２及び受信側のスイッチＭ３、Ｍ４は異なる直流電位の設定が必要となる。これを実現する手段がアンテナＡＮＴとの間に配置された増加分容量Ｃ１である。これを挟むことで、送信側の直流成分が受信側に、またはその逆が発生することが回避される。結果、本スイッチ回路は、送信端子及びアンテナ端子は直流的には分離されているが、交流的な接続を維持することが可能となる。
【００６９】
なお、増加分容量Ｃ１の容量値は、使用する周波数や送受信方式により決定される。
【００７０】
次に、図３を用いて、図２のスイッチ回路が電力増幅器モジュールにどのように適用されるかを説明する。
【００７１】
図３は、本発明の第１の実施の形態に関わるスイッチ回路を用いた電力増幅器モジュールのブロック図である。
【００７２】
本図の電力増幅器モジュールは、増幅回路１０とアンテナスイッチ２０を含んで構成されている。
【００７３】
本図の増幅回路１０は、高周波側（１．８ＧＨｚ）と低周波側（９００ＭＨｚ）の２つの周波数帯域に対応したものとなっており、それぞれに３段増幅器１１、１２が配置されている。また、増幅回路１０には、バイアス電流及びアンテナ切り替え制御回路３０が含まれる。このバイアス電流及びアンテナ切り替え制御回路３０によって、３段増幅器１１、１２の各段に供給されるバイアス電流及び後述するスイッチ２１、２２が制御される。
【００７４】
３段増幅器１１、１２の出力はカプラ３１、３２を介して、アンテナスイッチ２０に入力される。ＬＰＦ２３、２４は、このカプラ３１，３２の出力信号から高調波成分を排除し、スイッチ２１、２２に出力する。
【００７５】
スイッチ２１、２２はＬＰＦ２３、２４の出力である送信信号及びアンテナＡＮＴから送られる受信信号を切り替えるスイッチである。このスイッチ２１、２２に図２で表したスイッチ回路を適用する。
【００７６】
ダイプレクサ３３は各スイッチから送られてくる送信信号に９００ＭＨｚ帯、１．８ＧＨｚ帯の出力を合成して、アンテナＡＮＴに接続する。
【００７７】
以上のような構成を採ることにより、信号線とスイッチとして用いられるＭＯＳＦＥＴのゲート端子の電位の双方を変化させることが可能となる。これにより、負バイアス発生回路を用いることなく十分なマージン電圧を確保することが可能となる。
【００７８】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。
【００７９】
第１の実施の形態では、交流信号の接地点にインバータを介してアンテナ切り替え用入力端ＳＷ＿ＩＮの信号を印加していた。この場合、送信側の入力端子に接続された容量Ｃ３（図２など参照）の蓄積電荷をチャージ、ディスチャージするのに時間がかかる場合がある。
【００８０】
しかし、ヨーロッパを中心に広く用いられているＧＳＭ仕様は、ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）を採用している。従って、時分割制御の要請から、チャージ・ディスチャージを速やかに終了させる必要がある。
【００８１】
本実施の形態は、接地端だけでなく、送信入力端子にも抵抗を介してインバータを設け直流電位を設定可能にするものである。
【００８２】
図４は、本発明の第２の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【００８３】
この図を見ても明らかな通り、送信側に関しては、第１の実施の形態に関わるスイッチＭ１及びＭ２のゲート端子に接続された信号からインバータＩｔ及び抵抗Ｒｔを介して容量Ｃ３に接続されている。また、受信側についても、スイッチＭ３及びＭ４のゲート端子に接続された信号からインバータＩｒ及び抵抗Ｒｒを介して容量Ｃ４に接続されている。
【００８４】
このように、スイッチのゲート端子に入力する信号を反転して、容量Ｃ３、Ｃ４に直接接続することで、チャージ・ディスチャージの高速化を図っている。
【００８５】
ただし、これだけでは十分な対策とは言いづらいものがある。
【００８６】
すなわち、図上の抵抗Ｒｔ、Ｒｒは波形の歪みの影響を避けるために、数１００ＫΩを超える値を設定すると思われる。しかし、このように大きな抵抗を挿入すると、チャージ・ディスチャージに十分な速度を得られないことも考えられる。
【００８７】
図５は、本発明の第２の実施の形態に関わるチャージ用回路の構成を表す回路図である。
【００８８】
このチャージ用回路は、図４のインバータＩｔ及び抵抗Ｒｔに追加する形で設けられる。従って、本図のインバータＩｔ及び抵抗Ｒｔは、図４で用いられているインバータＩｔ及び抵抗Ｒｔと同じものである。
【００８９】
このチャージ用回路は、抵抗Ｒｔと電気的に並列に配置された抵抗Ｒｂ、Ｒｃを開閉することで抵抗値を変更させることに特徴がある。この抵抗Ｒｂ、Ｒｃの開閉にはコンプリメンタリスイッチＭＰ１、ＭＰ２を用いる。
【００９０】
コンプリメンタリスイッチＭＰ１はＰ型ＭＯＳＦＥＴを含んで構成されるスイッチ回路である。また、コンプリメンタリスイッチＭＰ２はＮ型ＭＯＳＦＥＴを含んで構成されるスイッチ回路である。
【００９１】
これらのコンプリメンタリスイッチＭＰ１、ＭＰ２を動作するワンショットパルスを生成するのがワンショットパルス発生回路ＰＧである。このワンショットパルス発生回路ＰＧの動作条件は、入力されるスイッチＭ１のゲート端子への信号の立ち上がり及び立下りである。動作条件を具備すると、ワンショットパルス発生回路ＰＧはワンショットパルスを出力する。
【００９２】
本図に記載した（Ａ）、（Ｂ）、（Ｃ）は、図６及び図７の電圧波形の測定点を表す。（Ａ）はインバータＩｔの出力（＝ワンショットパルス発生回路ＰＧの動作条件）を、（Ｂ）はＰ型ＭＯＳＦＥＴで構成されたコンプリメンタリスイッチＭＰ１のゲート端子を、（Ｃ）はＮ型ＭＯＳＦＥＴで構成されたコンプリメンタリスイッチＭＰ２のゲート端子をそれぞれ表す。
【００９３】
なお、図上では、Ｐ型のＭＯＳＦＥＴをスイッチとして用いる抵抗Ｒｂと、Ｎ型のＭＯＳＦＥＴをスイッチとして用いる抵抗Ｒｃの２つを抵抗Ｒｔと並列に接続している。しかし、いずれか一方を用いる形態であっても問題は無い。また抵抗Ｒｂ，Ｒｃの双方に同一種類のＭＯＳＦＥＴを用いても問題は無い。
【００９４】
図６はインバータＩｔの立ち上がり時におけるチャージ用回路の電圧波形を表す波形図である。また、図７はインバータＩｔの立ち下がり時におけるチャージ用回路の電圧波形を表す波形図である。
【００９５】
これらの図を見ても分かるとおり、ワンショットパルス発生回路ＰＧがパルス波形を出力している間は並列に接続したスイッチ及び抵抗Ｒｂ、Ｒｃによって回路全体の抵抗値が減少する。これにより、時定数が低減され、容量Ｃ３への電荷のチャージ・ディスチャージが加速される。
【００９６】
次に、より上流のスイッチＭ１の動作から振り返る。スイッチＭ１がオン状態にある場合、スイッチＭ１と容量Ｃ３の間は０Ｖにバイアスされている。スイッチＭ１をオフに切り替えるには、スイッチＭ１と容量Ｃ３の接続点を「Ｈ」、すなわちスイッチＭ１と容量Ｃ３の接続点は３．０Ｖに切り替えることとなるが、この立ち上がり時にワンショットパルス発生回路ＰＧが図６、図７の（ｂ）（ｃ）で表すワンショットパルスを出力する。この際、ワンショットパルス発生回路ＰＧが出力するパルスの時間長は適宜変更可能である。抵抗値の低下期間を支配するワンショットパルス発生回路ＰＧが出力するパルスの時間長を大きく採れば、電荷のチャージ・ディスチャージの促進期間を長く取ることが可能である。
【００９７】
このワンショットパルス発生回路ＰＧの出力パルス幅で決定される期間、インバータＩｔと容量Ｃ３の間の抵抗値が小さくなる。これにより、応答時間の短縮を図ることが可能となる。
【００９８】
なお、この図５では送信側回路と接続される抵抗Ｒｔの時定数の調製について記載した。しかし、図４の受信側回路に接続される抵抗Ｒｒ及びインバータＩｒに図５の追加回路を適用することも可能である。本図、及び以降の図８、図１２及び図１６では、この図４の適用可能箇所を破線で囲むこととする。
【００９９】
このように、送信側の入力端子及び受信側の出力端子に直接直流電位を接続すること、及び所定の期間、抵抗値を低下させることで電荷のチャージ・ディスチャージを促進させることで、容量のチャージ・ディスチャージを加速することが可能となる。
【０１００】
（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。
【０１０１】
第１の実施の形態では、９００ＭＨｚ帯と１．８ＧＨｚ帯のバンドに対してそれぞれスイッチを入れて送受信を制御する電力増幅モジュールを説明した。
【０１０２】
本実施の形態では、１ＧＨｚ帯として８５０ＭＨｚと９００ＭＨｚの２バンド、２ＧＨｚ帯として１．８ＧＨｚと１．９ＧＨｚの計４バンド、の計４バンドに対応することを想定する。
【０１０３】
図８は、本発明の第３の実施の形態に関わるスイッチ回路の構成を表す回路図である。図９は、図８のスイッチ回路がアンテナ切り替え器中でどのように用いられるのかを表す概念図である。
【０１０４】
第１の実施の形態では、制御用の入力端子がアンテナ切り替え用入力端ＳＷ＿ＩＮのみであった。これに対し、本実施の形態では、受信側の回路が低周波数系統のスイッチＭ３ａ、Ｍ４ａと高周波数系統のスイッチＭ３ｂ、Ｍ４ｂの２系統の受信回路を含む。
【０１０５】
なお、送信側については、バイアス電流などの調整により、電力増幅器１１、１２で２つの周波数に対応可能である。従って、送信側の説明については第２の実施の形態と同様であるので省略する。
【０１０６】
受信側の回路にはそれぞれ独立した妨害波阻止用のＳＡＷ（表面弾性波）フィルタを設ける必要がある。このため各バンド専用の出力が必要となる。図８では低周波系統のスイッチＭ３ａ及びＭ４ａを低周波側スイッチ回路ＲＬ、高周波系統のスイッチＭ３ｂ及びＭ４ｂを高周波側スイッチ回路ＲＨと称呼する。
【０１０７】
第１の実施の形態では、入力はアンテナ切り替え用入力端ＳＷ＿ＩＮ１本であった。これに対し、本実施の形態では、送信側アンテナ切り替え用入力端ＴＸ＿ＳＷ＿ＩＮと受信側アンテナ切り替え用入力端ＲＸ＿ＳＷ＿ＩＮの２入力となる。
【０１０８】
送信側アンテナ切り替え用入力端ＴＸ＿ＳＷ＿ＩＮは送信側を有効にするかを決定するための入力端子である。この端子が「Ｈ」レベルの時は送信側回路の出力がアンテナに接続される。一方、この端子が「Ｌ」レベルの時は、送信側回路の出力がシャント用のスイッチＭ２を介して接地される。
【０１０９】
受信側アンテナ切り替え用入力端ＲＸ＿ＳＷ＿ＩＮは低周波側スイッチ回路ＲＬまたは高周波側スイッチ回路ＲＨのいずれを有効にするかを決定する入力端子である。この端子が「Ｈ」レベルの時は低周波側スイッチ回路ＲＬが有効になる。一方、「Ｌ」レベルの時は高周波側スイッチ回路ＲＨが有効になる。
【０１１０】
図示しない送信側回路には、最大で２Ｗと言った大電力がかかる。これに対し受信側回路は最大でも１ｍＷ程度の電力しか通過しない。このため、容量Ｃ２に低周波側スイッチ回路ＲＬ及び高周波側スイッチ回路ＲＨが直接接続され、同一の直流電位とする。この場合であっても、オン／オフのマージン電圧は低下するものの、受信用には十分な性能を得ることが可能となる。また、直流カット用の容量を減らすことも可能である。
【０１１１】
図１０は、図９のアンテナ切り替え器をＳＯＩＣＭＯＳの集積回路１チップに集積した例を表す図である。この図のように、送信に用いる所望の周波数によって、部品の選択余地があるカプラ３１、３２及びＬＰＦ２３、２４をＳＯＩＣＭＯＳ外に配置することで、部品の選択の余地を残すことも可能である。
【０１１２】
このように複数の受信信号系を同一の直流電位に設定することで直流カット用の容量の増加を防ぐことが可能となる。
【０１１３】
（第４の実施の形態）
次に、本発明の第４の実施の形態について説明する。
【０１１４】
これまでの実施の形態では、信号をアンテナに通すスイッチＭ１、Ｍ３に損失の少ないＮ型のＭＯＳＦＥＴを適用してきた。しかし、損失を考慮する必要が無い場合には信号をアンテナに通すスイッチＭ１、Ｍ３にＰ型のＭＯＳＦＥＴを用いても良い。
【０１１５】
図１１は、本発明の第４の実施の形態に関わるスイッチ回路の構成を表す回路図である。この図では、送信側のスイッチＭ１をＮ型ＭＯＳＦＥＴで、シャント用のスイッチＭ２にＰ型のＭＯＳＦＥＴを用いる。一方で受信側スイッチ回路では、スイッチＭ３にＰ型ＭＯＳＦＥＴをで、シャント用のスイッチＭ４にＮ型ＭＯＳＦＥＴを用いる。この場合、入力信号系及び出力信号系に同じ直流バイアスを掛けても、第１の実施の形態と同じマージン電圧を確保することが可能となる。
【０１１６】
（第５の実施の形態）
次に、本発明の第５の実施の形態について説明する。
【０１１７】
上記第１乃至第４の実施の形態では、ＧＳＭ等のＴＤＭＡを用いた第２世代の多重接続方式を想定して説明した。これに対し、本実施の形態はＷ−ＣＤＭＡ等の第３世代の多重接続方式で出力の切り替えを行うことを想定する。
【０１１８】
図１２は、本発明の第５の実施の形態に関わるスイッチ回路の構成を表す回路図である。これまでのスイッチ回路は、１本のアンテナＡＮＴを入力もしくは出力のいずれで用いるかを表すものであった。これに対し、このスイッチ回路は、これまでの図と異なり、送信信号入力端子Ｐｉｎから入力される入力信号が２つの出力端子（Ｂａｎｄ１出力端子、Ｂａｎｄ２出力端子）のいずれを通過するかを切り替えるスイッチ回路である。
【０１１９】
このスイッチ回路は、制御用端子として切り替え用入力端ＳＷ＿ＩＮｂを持つ。
【０１２０】
切り替え用入力端ＳＷ＿ＩＮｂが「Ｈ」レベルの時は送信信号入力端子Ｐｉｎから入力される入力信号はＢａｎｄ１出力から出力される。一方、切り替え用入力端ＳＷ＿ＩＮｂが「Ｌ」レベルの時は入力信号送信信号入力端子Ｐｉｎから入力される入力信号はＢａｎｄ２出力から出力される。
【０１２１】
この切り替え用入力端ＳＷ＿ＩＮｂが、各スイッチＭ１、Ｍ２、Ｍ３、Ｍ４のゲート端子を制御する。この際、送信信号入力端子Ｐｉｎと各出力端子をつなぐスイッチＭ１、Ｍ３にＮ型ＭＯＳＦＥＴを、シャント用のスイッチＭ２，Ｍ４にＰ型ＭＯＳＦＥＴを用いること、及び出力端直前に挿入された容量Ｃｂ１、Ｃｂ２のチャージ用に切り替え用入力端ＳＷ＿ＩＮｂの入力信号が用いられる。
【０１２２】
図１３は、図１２のスイッチ回路がアンテナ切り替え器中でどのように用いられるのかを表す概念図である。この図は、１ＧＨｚ帯と２ＧＨｚ帯の双方を使用するデュアルバンド方式を想定したものである。しかし、トライバンド方式、マルチバンド方式でも本発明の適用は可能である。
【０１２３】
Ｗ−ＣＤＭＡでは帯域拡散を行うため、出力のピークは低い。従って、ＧＳＭ方式のように３段増幅を行うことは少なく、一般的には図１３のような２段増幅器１１１、１１２により増幅を行うこととなる。
【０１２４】
それぞれの２段増幅器１１１、１１２の出力はマッチング回路１４１、１４２を経由してカプラ１３１、１３２に入力される。
【０１２５】
カプラ１３１、１３２は出力電圧を検出し、検波回路１５１、１５２が図示しない制御回路に現在の送信電力を伝達する。図示しない制御回路は２段増幅器１１１、１１２の動作電圧の調整、バイアス回路１６１、１６２を介してのバイアス電流の調整により送信電力制御を行う。
【０１２６】
図１２のスイッチ回路は、本図のスイッチ回路１２１、１２２として適用される。なお、図１２では、Ｂａｎｄ１出力、Ｂａｎｄ２出力としていたが、低周波側に挿入されるスイッチ回路１２２では、それぞれＢａｎｄ５／６出力、Ｂａｎｄ８出力となる。
【０１２７】
また、図１４は、図１３のアンテナ切り替え器をＳＯＩＣＭＯＳの集積回路１チップに集積した例を表す図である。このように、Ｗ−ＣＤＭＡ方式でもカプラ１３１、１３２及びマッチング回路１４１、１４２を取替え可能なようにして、１チップ化することが可能である。
【０１２８】
このように、ＧＳＭ方式での入出力切り替えだけでなくＷ−ＣＤＭＡ方式の出力先の切り替えでも負バイアス回路を用いることなく本発明の適用は可能である。
【０１２９】
（第６の実施の形態）
最後に、本発明の第６の実施の形態について説明する。
【０１３０】
送信出力が１ｍＷ程度に小さくなると図１４で表す２段増幅器１１１、１１２を止めて、そのまま増幅することなく出力すれば、消費電力の低減を図ることが可能である。
【０１３１】
図１５は、本発明の第６の実施の形態に関わるアンテナ切り替え器の構成を表す概念図である。このアンテナ切り替え器はバイパス経路を設けるためのスイッチ回路１８１、１８２と第５の実施の形態に関わるスイッチ回路１２１、１２２を置き換えるためのスイッチ回路１９１と１９２に特徴がある。
【０１３２】
スイッチ回路１８１、１８２は検波回路１５１、１５２の出力に応じて図示しない制御回路がバイパスを用いるか否かを決定するスイッチ回路である。図では省略されているが、このスイッチを制御するための信号が、図示しない制御回路から出力されている。
【０１３３】
スイッチ回路１９１、１９２は、スイッチ回路１２１、１２２に入力側の切り替えも可能な構成としたスイッチ回路である。
【０１３４】
図１６は、この本発明の第６の実施の形態に関わるスイッチ回路の構成を表す回路図である。
【０１３５】
このスイッチでは入力側制御端子Ｓｉｎ及び出力側制御端子Ｓｏｕｔの二本の制御端子が存在する。入力側制御端子Ｓｉｎ及び出力側制御端子ＳｏｕｔをアンドゲートＮＡＮＤ１、ＡＮＤ２を組み合わせることで、入力端子、出力端子の選択を行う。
【０１３６】
ＮＡＮＤ１の出力は、インバータを挟んだ後に、スイッチＭ１と本実施の形態で新設するスイッチＭｂ１のゲート端子に入力される。スイッチＭ１がＮ型ＭＯＳＦＥＴであるのに対し、スイッチＭｂ１はＰ型ＭＯＳＦＥＴを用いることで、ＮＡＮＤ１の出力が「Ｈ」の時はバイパス側を、「Ｌ」の時は２段増幅器１１１、１１２を通った増幅後の信号が入力信号となる。
【０１３７】
ＡＮＤ２の出力も、インバータを挟んだ後に、スイッチＭ３と本実施の形態で新設するスイッチＭｂ２のゲート端子に入力される。スイッチＭ３もがＮ型ＭＯＳＦＥＴであり、スイッチＭｂ２はＰ型ＭＯＳＦＥＴである。これにより、ＡＮＤ２の出力が「Ｈ」の時にはバイパス側が、「Ｌ」の時にはスイッチ回路１８１、１８２を通したバイパス経路の信号を入力信号とすることとなる。
【０１３８】
ＮＡＮＤ１及びＡＮＤ２は共に入力側制御端子Ｓｉｎを入力の一つとする。
【０１３９】
一方ＮＡＮＤ１は出力側制御端子Ｓｏｕｔをそのまま入力とするのに対し、ＡＮＤ２は出力側制御端子ＳｏｕｔをインバータＩｘで反転させたものを入力とする。これにより、Ｂａｎｄ１出力とＢａｎｄ２出力のいずれか一方のみが動作する出力端子となる。
【０１４０】
入力側制御端子Ｓｉｎは、スイッチ回路１８１、１８２を通したバイパス経路の信号を入力信号とするか、２段増幅器１１１、１１２を通った増幅後の信号を入力信号とするかを決定する制御端子である。この制御端子が「Ｈ」の時は２段増幅器１１１、１１２を通った増幅後の信号を入力信号とする。一方、この制御端子が「Ｌ」の時はスイッチ回路１８１、１８２を通したバイパス経路の信号を入力信号とする。
【０１４１】
一方、出力側制御端子Ｓｏｕｔは、Ｂａｎｄ１出力を通すか、Ｂａｎｄ２出力を通すかを決定する出力制御端子である。この制御端子が「Ｈ」の時は出力をＢａｎｄ１出力に、「Ｌ」の時は出力をＢａｎｄ２出力にそれぞれ選択する。
【０１４２】
以上のような構成を採ることで、出力端子の切り替えだけでなく、入力端子の切り替えも可能となる。
【０１４３】
この際、本実施の形態では、出力側制御端子Ｓｏｕｔの信号をインバータＩｒ１、Ｉｒ２及び抵抗Ｒｒ１、Ｒｒ２を介して接続することで出力端直前に挿入される容量Ｃｂ１、Ｃｂ２のチャージ・ディスチャージを促進する。これにより、第２の実施の形態相当の機能を実現することが可能となる。この際、図５のようなワンショットパルス発生回路ＰＧを用いた形態としても良い。
【０１４４】
このように、バイパスを用いる場合でも負バイアス回路を用いることなく本発明の適用は可能である。また、送受信の切り替えだけでなく２つの送信端子のいずれを用いるかの切り替えについても本発明は適用可能である。
【０１４５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。
【符号の説明】
【０１４６】
ＡＮＴ…アンテナ、ＮＡＮＤ１…ナンドゲート、ＡＮＤ２…アンドゲート、
Ｃ１…増加分容量、Ｃ２…容量、Ｃ３…容量、Ｃ４…容量、
Ｃｇ１、Ｃｇ２…接地容量、Ｉｒ、Ｉｔ、Ｉｘ…インバータ、
Ｍ１、Ｍ２．Ｍ３、Ｍ３ａ、Ｍ３ｂ、Ｍ４、Ｍ４ａ、Ｍ４ｂ…スイッチ、
ＰＧ…ワンショットパルス発生回路、Ｒｂ、Ｒｃ、Ｒｒ、Ｒｔ…抵抗、
１１、１２…３段増幅器、２１、２１ｃ、２２、２２ｃ…スイッチ、
２３、２４…ＬＰＦ、３０…バイアス電流及びアンテナ切り替え制御回路、
３１、３２…カプラ、１００…バイアス回路、
１１１、１１２…２段増幅器、１２１、１２２…スイッチ回路、
１３１、１３２…カプラ、１４１、１４２…マッチング回路、
１５１、１５２…検波回路、１６１、１６２…バイアス回路、
１７１、１７２…マッチング回路。
【特許請求の範囲】
【請求項１】
アンテナを外部回路と接続するかを決定するスイッチ回路であって、
該スイッチ回路は、前記外部回路の出力を前記アンテナに通す第１のスイッチと、電気的に前記第１のスイッチと前記外部回路との電気的接続の間に位置する容量を含み、
前記第１のスイッチの制御信号の極性をインバータで反転して前記第１のスイッチと前記容量の間の接続点に接続するスイッチ回路。
【請求項２】
請求項１に記載のスイッチ回路において、前記接続点と前記インバータの間に第１の抵抗を含むスイッチ回路。
【請求項３】
請求項２に記載のスイッチ回路において、更に前記第１の抵抗と並列に接続する第２の抵抗及び抵抗開閉スイッチを含み、
前記抵抗開閉スイッチを開閉することで前記インバータに接続される抵抗値を可変とするスイッチ回路。
【請求項４】
請求項３に記載のスイッチ回路において、更に前記第１のスイッチの制御信号が入力されるワンショットパルス発生回路を含み、
前記第１のスイッチの制御信号の変化をタイミングに、前記ワンショットパルス発生回路が所定の期間に前記抵抗開閉スイッチを開閉するスイッチ回路。
【請求項５】
請求項１乃至４のいずれか１項に記載のスイッチ回路において、前記第１のスイッチがＮ型ＦＥＴを含んで構成され、前記制御信号が前記第１のスイッチを構成するＮ型ＦＥＴのゲート端子に入力されるスイッチ回路。
【請求項６】
請求項１乃至４のいずれか１項に記載のスイッチ回路において、前記第１のスイッチがＰ型ＦＥＴを含んで構成され、前記制御信号が前記第１のスイッチを構成するＰ型ＦＥＴのゲート端子に入力されるスイッチ回路。
【請求項７】
アンテナを外部回路と接続するかを決定するスイッチ回路であって、
該スイッチ回路は、前記アンテナから切り離したときに前記外部回路を接地するための第２のスイッチを含み、
前記第２のスイッチの制御信号の極性を反転して前記第２のスイッチの接地端に接続するスイッチ回路。
【請求項８】
請求項７に記載のスイッチ回路において、前記第２のスイッチがＮ型ＦＥＴを含んで構成され、前記制御信号が前記第２のスイッチを構成するＮ型ＦＥＴのゲート端子に入力されるスイッチ回路。
【請求項９】
請求項７に記載のスイッチ回路において、前記第２のスイッチがＰ型ＦＥＴを含んで構成され、前記制御信号が前記第２のスイッチを構成するＰ型ＦＥＴのゲート端子に入力されるスイッチ回路。
【請求項１０】
アンテナを外部回路と接続するかを決定するスイッチ回路であって、
前記外部回路の出力を前記アンテナに通す第１のスイッチと、
前記第１のスイッチと前記外部回路の接続点から分岐される形で設けられ、前記アンテナから切り離したときに前記外部回路を接地するための第２のスイッチを含み、
前記第１のスイッチと前記第２のスイッチの制御を同一の制御信号で制御し、
前記制御信号を反転させて、前記第２のスイッチの接地端の電位を決定するスイッチ回路。
【請求項１１】
請求項１０に記載のスイッチ回路において、
前記第１のスイッチがＮ型ＦＥＴを含んで構成され、前記第２のスイッチがＰ型ＦＥＴを含んで構成され、前記制御信号が前記第１のスイッチを構成するＮ型ＦＥＴのゲート端子と前記第２のスイッチを構成するＰ型ＦＥＴのゲート端子に入力されるスイッチ回路。
【請求項１２】
請求項１０に記載のスイッチ回路において、
前記第１のスイッチと前記第２のスイッチの接続点と前記外部回路の電気的接続の間に容量を更に含み、
前記容量の充放電に、前記制御信号を反転させた信号を用いるスイッチ回路。
【請求項１３】
請求項１２に記載のスイッチ回路において、抵抗回路を介して前記制御信号を反転させた信号を前記容量に接続するスイッチ回路。
【請求項１４】
請求項１３に記載のスイッチ回路において、
前記抵抗回路は並列に接続された電気的に切り離し可能な複数の抵抗を含んで構成されるスイッチ回路。
【請求項１５】
アンテナを送信用回路または受信用回路のいずれと接続するかを決定するスイッチ回路であって、
前記送信用回路を前記アンテナと接続するか、前記送信用回路を接地するかを決定する送信側スイッチ回路と、
前記受信用回路を前記アンテナと接続するか、前記受信用回路を接地するかを決定する受信側スイッチ回路と、を含み、
前記送信側スイッチ回路と前記受信側スイッチ回路とを一の制御信号で制御し、
前記送信側スイッチ回路または前記受信側スイッチ回路のいずれか１の接地端に前記制御信号を入力し、他の１の接地端に前記制御信号の反転信号を入力するスイッチ回路。
【請求項１６】
請求項１５に記載のスイッチ回路において、
前記送信側スイッチ回路と前記アンテナとの電気的接続の間に第１の容量を有し、
前記受信側スイッチ回路と前記アンテナとの電気的接続の間に第２の容量を有し、
前記送信側スイッチ回路と受信側スイッチ回路と異なる直流電位を設定することが可能なスイッチ回路。
【請求項１７】
請求項１５に記載のスイッチ回路において、
前記送信側スイッチ回路と前記送信用回路の電気的接続の間に第３の容量を有し、
前記第３の容量の充放電に前記制御信号に基づく信号を用いるスイッチ回路。
【請求項１８】
請求項１５に記載のスイッチ回路において、
前記受信側スイッチ回路と前記受信用回路の電気的接続の間に第４の容量を有し、
前記第４の容量の充放電に前記制御信号に基づく信号を用いるスイッチ回路。
【請求項１９】
アンテナを送信用回路、第１の受信用回路又は第２の受信用回路のいずれと接続するかを決定するスイッチ回路であって、
前記第１の受信用回路を前記アンテナと接続するか、前記第１の受信用回路を接地するかを決定する第１の受信側スイッチ回路と、
前記第２の受信用回路を前記アンテナと接続するか、前記第２の受信用回路を接地するかを決定する第２の受信側スイッチ回路と、を含み、
前記第１の受信側スイッチ回路のアンテナ側端子と前記第２の受信側スイッチ回路のアンテナ側端子とを同一の直流電位にするスイッチ回路。
【請求項２０】
送信信号を第１の送信回路又は第２の送信回路のいずれに出力するかを決定するスイッチ回路であって、
前記送信信号を前記第１の送信回路に出力するか、前記第１の送信回路を接地するかを決定する第１の送信側スイッチ回路と、
前記送信信号を前記第２の送信回路に出力するか、前記第２の送信回路を接地するかを決定する第２の送信側スイッチ回路と、を含み、
前記第１の送信側スイッチ回路と前記第２の送信側スイッチ回路とを一の制御信号で制御し、
前記第１の送信側スイッチ回路または前記第２の送信側スイッチ回路のいずれか１の接地端に前記制御信号を入力し、他の１の接地端に前記制御信号の反転信号を入力するスイッチ回路。
【請求項２１】
バイパス信号又は増幅信号のいずれかを送信信号とする決定をし、前記送信信号を第１の送信回路又は第２の送信回路のいずれに出力するかを決定するスイッチ回路であって、
前記送信信号を前記第１の送信回路に出力するか、前記第１の送信回路を接地するかを決定する第１の送信側スイッチ回路と、
前記送信信号を前記第２の送信回路に出力するか、前記第２の送信回路を接地するかを決定する第２の送信側スイッチ回路と、を含み、
前記第１の送信側スイッチ回路と前記第２の送信側スイッチ回路とを一の制御信号で制御し、
前記第１の送信側スイッチ回路または前記第２の送信側スイッチ回路のいずれか１の接地端に前記制御信号を入力し、他の１の接地端に前記制御信号の反転信号を入力するスイッチ回路。
【請求項２２】
請求項１乃至２１のいずれか１項に記載のスイッチ回路を用いる半導体装置。
【請求項２３】
請求項２２記載の半導体装置を用いる携帯無線機。
【請求項１】
アンテナを外部回路と接続するかを決定するスイッチ回路であって、
該スイッチ回路は、前記外部回路の出力を前記アンテナに通す第１のスイッチと、電気的に前記第１のスイッチと前記外部回路との電気的接続の間に位置する容量を含み、
前記第１のスイッチの制御信号の極性をインバータで反転して前記第１のスイッチと前記容量の間の接続点に接続するスイッチ回路。
【請求項２】
請求項１に記載のスイッチ回路において、前記接続点と前記インバータの間に第１の抵抗を含むスイッチ回路。
【請求項３】
請求項２に記載のスイッチ回路において、更に前記第１の抵抗と並列に接続する第２の抵抗及び抵抗開閉スイッチを含み、
前記抵抗開閉スイッチを開閉することで前記インバータに接続される抵抗値を可変とするスイッチ回路。
【請求項４】
請求項３に記載のスイッチ回路において、更に前記第１のスイッチの制御信号が入力されるワンショットパルス発生回路を含み、
前記第１のスイッチの制御信号の変化をタイミングに、前記ワンショットパルス発生回路が所定の期間に前記抵抗開閉スイッチを開閉するスイッチ回路。
【請求項５】
請求項１乃至４のいずれか１項に記載のスイッチ回路において、前記第１のスイッチがＮ型ＦＥＴを含んで構成され、前記制御信号が前記第１のスイッチを構成するＮ型ＦＥＴのゲート端子に入力されるスイッチ回路。
【請求項６】
請求項１乃至４のいずれか１項に記載のスイッチ回路において、前記第１のスイッチがＰ型ＦＥＴを含んで構成され、前記制御信号が前記第１のスイッチを構成するＰ型ＦＥＴのゲート端子に入力されるスイッチ回路。
【請求項７】
アンテナを外部回路と接続するかを決定するスイッチ回路であって、
該スイッチ回路は、前記アンテナから切り離したときに前記外部回路を接地するための第２のスイッチを含み、
前記第２のスイッチの制御信号の極性を反転して前記第２のスイッチの接地端に接続するスイッチ回路。
【請求項８】
請求項７に記載のスイッチ回路において、前記第２のスイッチがＮ型ＦＥＴを含んで構成され、前記制御信号が前記第２のスイッチを構成するＮ型ＦＥＴのゲート端子に入力されるスイッチ回路。
【請求項９】
請求項７に記載のスイッチ回路において、前記第２のスイッチがＰ型ＦＥＴを含んで構成され、前記制御信号が前記第２のスイッチを構成するＰ型ＦＥＴのゲート端子に入力されるスイッチ回路。
【請求項１０】
アンテナを外部回路と接続するかを決定するスイッチ回路であって、
前記外部回路の出力を前記アンテナに通す第１のスイッチと、
前記第１のスイッチと前記外部回路の接続点から分岐される形で設けられ、前記アンテナから切り離したときに前記外部回路を接地するための第２のスイッチを含み、
前記第１のスイッチと前記第２のスイッチの制御を同一の制御信号で制御し、
前記制御信号を反転させて、前記第２のスイッチの接地端の電位を決定するスイッチ回路。
【請求項１１】
請求項１０に記載のスイッチ回路において、
前記第１のスイッチがＮ型ＦＥＴを含んで構成され、前記第２のスイッチがＰ型ＦＥＴを含んで構成され、前記制御信号が前記第１のスイッチを構成するＮ型ＦＥＴのゲート端子と前記第２のスイッチを構成するＰ型ＦＥＴのゲート端子に入力されるスイッチ回路。
【請求項１２】
請求項１０に記載のスイッチ回路において、
前記第１のスイッチと前記第２のスイッチの接続点と前記外部回路の電気的接続の間に容量を更に含み、
前記容量の充放電に、前記制御信号を反転させた信号を用いるスイッチ回路。
【請求項１３】
請求項１２に記載のスイッチ回路において、抵抗回路を介して前記制御信号を反転させた信号を前記容量に接続するスイッチ回路。
【請求項１４】
請求項１３に記載のスイッチ回路において、
前記抵抗回路は並列に接続された電気的に切り離し可能な複数の抵抗を含んで構成されるスイッチ回路。
【請求項１５】
アンテナを送信用回路または受信用回路のいずれと接続するかを決定するスイッチ回路であって、
前記送信用回路を前記アンテナと接続するか、前記送信用回路を接地するかを決定する送信側スイッチ回路と、
前記受信用回路を前記アンテナと接続するか、前記受信用回路を接地するかを決定する受信側スイッチ回路と、を含み、
前記送信側スイッチ回路と前記受信側スイッチ回路とを一の制御信号で制御し、
前記送信側スイッチ回路または前記受信側スイッチ回路のいずれか１の接地端に前記制御信号を入力し、他の１の接地端に前記制御信号の反転信号を入力するスイッチ回路。
【請求項１６】
請求項１５に記載のスイッチ回路において、
前記送信側スイッチ回路と前記アンテナとの電気的接続の間に第１の容量を有し、
前記受信側スイッチ回路と前記アンテナとの電気的接続の間に第２の容量を有し、
前記送信側スイッチ回路と受信側スイッチ回路と異なる直流電位を設定することが可能なスイッチ回路。
【請求項１７】
請求項１５に記載のスイッチ回路において、
前記送信側スイッチ回路と前記送信用回路の電気的接続の間に第３の容量を有し、
前記第３の容量の充放電に前記制御信号に基づく信号を用いるスイッチ回路。
【請求項１８】
請求項１５に記載のスイッチ回路において、
前記受信側スイッチ回路と前記受信用回路の電気的接続の間に第４の容量を有し、
前記第４の容量の充放電に前記制御信号に基づく信号を用いるスイッチ回路。
【請求項１９】
アンテナを送信用回路、第１の受信用回路又は第２の受信用回路のいずれと接続するかを決定するスイッチ回路であって、
前記第１の受信用回路を前記アンテナと接続するか、前記第１の受信用回路を接地するかを決定する第１の受信側スイッチ回路と、
前記第２の受信用回路を前記アンテナと接続するか、前記第２の受信用回路を接地するかを決定する第２の受信側スイッチ回路と、を含み、
前記第１の受信側スイッチ回路のアンテナ側端子と前記第２の受信側スイッチ回路のアンテナ側端子とを同一の直流電位にするスイッチ回路。
【請求項２０】
送信信号を第１の送信回路又は第２の送信回路のいずれに出力するかを決定するスイッチ回路であって、
前記送信信号を前記第１の送信回路に出力するか、前記第１の送信回路を接地するかを決定する第１の送信側スイッチ回路と、
前記送信信号を前記第２の送信回路に出力するか、前記第２の送信回路を接地するかを決定する第２の送信側スイッチ回路と、を含み、
前記第１の送信側スイッチ回路と前記第２の送信側スイッチ回路とを一の制御信号で制御し、
前記第１の送信側スイッチ回路または前記第２の送信側スイッチ回路のいずれか１の接地端に前記制御信号を入力し、他の１の接地端に前記制御信号の反転信号を入力するスイッチ回路。
【請求項２１】
バイパス信号又は増幅信号のいずれかを送信信号とする決定をし、前記送信信号を第１の送信回路又は第２の送信回路のいずれに出力するかを決定するスイッチ回路であって、
前記送信信号を前記第１の送信回路に出力するか、前記第１の送信回路を接地するかを決定する第１の送信側スイッチ回路と、
前記送信信号を前記第２の送信回路に出力するか、前記第２の送信回路を接地するかを決定する第２の送信側スイッチ回路と、を含み、
前記第１の送信側スイッチ回路と前記第２の送信側スイッチ回路とを一の制御信号で制御し、
前記第１の送信側スイッチ回路または前記第２の送信側スイッチ回路のいずれか１の接地端に前記制御信号を入力し、他の１の接地端に前記制御信号の反転信号を入力するスイッチ回路。
【請求項２２】
請求項１乃至２１のいずれか１項に記載のスイッチ回路を用いる半導体装置。
【請求項２３】
請求項２２記載の半導体装置を用いる携帯無線機。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１２−８０１８７（Ｐ２０１２−８０１８７Ａ）
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願番号】特願２０１０−２２１０９７（Ｐ２０１０−２２１０９７）
【出願日】平成２２年９月３０日（２０１０．９．３０）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願日】平成２２年９月３０日（２０１０．９．３０）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]