ゲート駆動回路
【課題】本発明は、レベルシフト高圧トランジスタのゲートに接続される電源の電圧が高い場合にも低い場合にも弊害なく稼動するゲート駆動回路を提供することを目的とする。
【解決手段】ゲート電圧の波形がパルス信号で制御されるレベルシフト高圧トランジスタと、該レベルシフト高圧トランジスタのゲートと電源を接続する抵抗と、該レベルシフト高圧トランジスタのドレインと接続され、該レベルシフト高圧トランジスタのドレイン電流に応じてゲート駆動信号を出力する高電圧回路と、該レベルシフト高圧トランジスタのソース及びゲートと接続され、該ドレイン電流が増大すると該抵抗を流れる電流を増大させるように構成されたカレントミラー回路と、該電源の電源電圧が低い場合は該抵抗の抵抗値を低減させ、該電源の電源電圧が高い場合は該抵抗の抵抗値を維持する抵抗調整手段とを有する。
【解決手段】ゲート電圧の波形がパルス信号で制御されるレベルシフト高圧トランジスタと、該レベルシフト高圧トランジスタのゲートと電源を接続する抵抗と、該レベルシフト高圧トランジスタのドレインと接続され、該レベルシフト高圧トランジスタのドレイン電流に応じてゲート駆動信号を出力する高電圧回路と、該レベルシフト高圧トランジスタのソース及びゲートと接続され、該ドレイン電流が増大すると該抵抗を流れる電流を増大させるように構成されたカレントミラー回路と、該電源の電源電圧が低い場合は該抵抗の抵抗値を低減させ、該電源の電源電圧が高い場合は該抵抗の抵抗値を維持する抵抗調整手段とを有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、MOSFETやIGBTなどのスイッチング素子を駆動するゲート駆動回路に関する。
【背景技術】
【0002】
ゲート駆動回路は、IGBTなどのスイッチング素子(以後、IGBTという)のゲートにゲート駆動信号を伝送する回路である。ゲート駆動回路には、CPUなどから低電位の入力信号が供給される。ゲート駆動回路は、この入力信号を高電位の信号に変換するためのレベルシフト高圧トランジスタを備える。
【0003】
レベルシフト高圧トランジスタのゲートは、一般に、トランジスタを介して電源の高電圧側に接続される。レベルシフト高圧トランジスタのドレインには高電圧回路が接続される。このトランジスタのオンオフは前述の入力信号により切り替えられる。これにより、レベルシフト高圧トランジスタには入力信号を反映したドレイン電流が流れる。そしてこのドレイン電流に応じて、高電圧回路はIGBTのゲートにゲート駆動信号を伝送する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2009−54639号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
レベルシフト高圧トランジスタのゲートと接続される電源は、ゲート駆動回路専用でなく、他の回路と共用されることがある。そのため、設計の都合上、ゲート駆動回路は電源電圧の低い電源に接続された場合でも、電源電圧の高い電源に接続された場合でも弊害なく稼動することが好ましい。
【0006】
しかしながら、レベルシフト高圧トランジスタのゲートと接続される電源の電圧が低いと、レベルシフト高圧トランジスタのターンオンが遅れ入力信号をIGBTのゲートに伝達する能力が不足することがある。この場合、入力信号の遅延時間が増大する。一方、電源の電圧が高い場合は、レベルシフト高圧トランジスタに過大なドレイン電流が流れ、損失が増大することがあった。また、この損失増大はレベルシフト高圧トランジスタの劣化を進めてしまうことがある。
【0007】
本発明は、上述のような課題を解決するためになされたもので、レベルシフト高圧トランジスタのゲートに接続される電源の電圧が高い場合にも低い場合にも弊害なく稼動するゲート駆動回路を提供することを目的とする。
【課題を解決するための手段】
【0008】
第1の発明にかかるゲート駆動回路は、ゲート電圧の波形がパルス信号で制御されるレベルシフト高圧トランジスタと、該レベルシフト高圧トランジスタのゲートと電源を接続する抵抗と、該レベルシフト高圧トランジスタのドレインと接続され、該レベルシフト高圧トランジスタのドレイン電流に応じてゲート駆動信号を出力する高電圧回路と、該レベルシフト高圧トランジスタのソース及びゲートと接続され、該ドレイン電流が増大すると該抵抗を流れる電流を増大させるように構成されたカレントミラー回路と、該電源の電源電圧が低い場合は該抵抗の抵抗値を低減させ、該電源の電源電圧が高い場合は該抵抗の抵抗値を維持する抵抗調整手段と、を備えたことを特徴とする。
【0009】
第2の発明にかかるゲート駆動回路は、ゲート電圧の波形がパルス信号で制御されるレベルシフト高圧トランジスタと、該レベルシフト高圧トランジスタのゲートと電源を接続する抵抗と、該レベルシフト高圧トランジスタのドレインと接続され、該レベルシフト高圧トランジスタのドレイン電流に応じてゲート駆動信号を出力する高電圧回路と、該レベルシフト高圧トランジスタのソース及びゲートと接続され、該ドレイン電流が増大すると該抵抗を流れる電流を増大させるように構成されたカレントミラー回路と、を有し、該カレントミラー回路は、該抵抗を経由した電流を流す複数の経路を有し、該複数の経路のうちの少なくとも1つの経路を、該電源の電源電圧が低い場合は遮断し、該電源の電源電圧が高い場合は導通させる電流調整手段、を備えたことを特徴とする。
【発明の効果】
【0010】
本発明によれば、レベルシフト高圧トランジスタのゲートに接続される電源の電圧が高い場合にも低い場合にも弊害なく稼動するゲート駆動回路を提供することができる。
【図面の簡単な説明】
【0011】
【図1】本発明の実施の形態1に係るゲート駆動回路及びその周辺の回路図である。
【図2】比較例のゲート駆動回路及びその周辺の回路図である。
【図3】比較例のゲート駆動回路の動作を示すタイミングチャートである。
【図4】本発明の実施の形態1に係るゲート駆動回路の動作を示すタイミングチャートである。
【図5】本発明の実施の形態1に係るゲート駆動回路の変形例を示す回路図である。
【図6】変形例のゲート駆動回路の動作を示すタイミングチャートである。
【図7】本発明の実施の形態1に係るゲート駆動回路の変形例を示す回路図である。
【図8】本発明の実施の形態1に係るゲート駆動回路の変形例を示す回路図である。
【図9】本発明の実施の形態2に係るゲート駆動回路及びその周辺の回路図である。
【図10】本発明の実施の形態2に係るゲート駆動回路の動作を説明するタイミングチャートである。
【図11】本発明の実施の形態2に係るゲート駆動回路の変形例を示す回路図である。
【図12】変形例のゲート駆動回路の動作を説明するタイミングチャートである。
【図13】本発明の実施の形態2に係るゲート駆動回路の変形例を示す回路図である。
【図14】本発明の実施の形態2に係るゲート駆動回路の変形例を示す回路図である。
【発明を実施するための形態】
【0012】
実施の形態1.
まず図1を参照して本発明の実施の形態1を説明する。なお、同一又は対応する構成要素には同一の符号を付して説明の繰り返しを省略する場合がある。他の実施の形態でも同様である。
【0013】
図1は本発明の実施の形態1に係るゲート駆動回路及びその周辺の回路図である。ゲート駆動回路10は外部との接続のための端子、すなわち、入力端子12、入力信号端子14、高圧端子16、出力端子18、及び仮想接地端子20を備えている。入力端子12には電源22の高電圧側が接続されている。入力信号端子14は例えばCPUと接続される。高圧端子16はフローティング電源24の高電圧側に接続されている。出力端子18はIGBT26のゲートに接続されている。仮想接地端子20はトーテムポール接続されたIGBT26及び28の中点に接続されている。
【0014】
次いで、ゲート駆動回路10の構成について説明する。入力端子12にはPMOSトランジスタ30(以後、PMOS30と称する)のソースが接続されている。PMOS30のドレインには抵抗32の一端が接続されている。抵抗32の他端には抵抗34の一端が接続されている。抵抗34の他端にはNMOSトランジスタ36(以後、NMOS36と称する)のドレインが接続されている。NMOS36のソースは接地されている。
【0015】
抵抗32にはスイッチ38が並列に接続されている。このように抵抗32とスイッチ38が並列に接続されているため、抵抗32は切り離し可能となっている。さらに、スイッチ38を制御するために、スイッチ38にはヒステリシス付きコンパレータ40が接続されている。ヒステリシス付きコンパレータ40の入力は、閾値電圧Vtと、電圧Vdetである。電圧Vdetは、一端が電源22と接続された抵抗42の他端の電圧である。Vdetは、電源22との間に抵抗42しか介在しない部分の電圧であるため、電源22の電圧VCC(以後、VCCと称する)を正確に反映する。
【0016】
PMOS30及びNMOS36のゲートにはパルス発生回路44が接続されている。パルス発生回路44は、入力信号端子14に入力される低電位の入力信号をパルス信号に変換しPMOS30及びNMOS36のゲートに印加する回路である。パルス発生回路44は入力回路46を備えている。入力回路46には入力信号端子14が接続されている。入力回路46は、入力信号端子14からの入力信号の波形を整形する回路である。入力回路46にはワンショットパルス発生回路48が接続されている。ワンショットパルス発生回路48は整形された波形に応じたパルス信号を発生する回路である。ワンショットパルス発生回路48にはインバータ50が接続されている。インバータ50はパルス信号を伝送するものである。インバータ50の出力は、PMOS30のゲートとNMOS36のゲートに接続されている。
【0017】
NMOS36のドレインと抵抗34との間には、レベルシフト高圧トランジスタ52のゲートが接続されている。レベルシフト高圧トランジスタ52はパルス発生回路44で生成されたパルス信号のレベルシフトを行うトランジスタである。レベルシフト高圧トランジスタ52のゲートと電源22とは、PMOS30、抵抗32、及び抵抗34を介して接続されている。この接続はパルス信号を反映したPMOS30のオンオフにより制御される。そのため、レベルシフト高圧トランジスタ52のゲートに印加される電圧波形はパルス信号を反映したものとなる。
【0018】
レベルシフト高圧トランジスタ52のソース及びゲートにはカレントミラー回路54が接続されている。カレントミラー回路54は、NPNトランジスタ56、58、及び60を備えている。NPNトランジスタ56は、エミッタが接地され、コレクタが抵抗42を介して電源22に接続され、ベースがNPNトランジスタ60のベースと接続されている。NPNトランジスタ58はエミッタが接地され、コレクタがレベルシフト高圧トランジスタ52のゲートに接続され、ベースがNPNトランジスタ60のベースと接続されている。NPNトランジスタ60はエミッタが接地され、コレクタとベースがレベルシフト高圧トランジスタ52のソースに接続されている。
【0019】
レベルシフト高圧トランジスタ52のドレインには高電圧回路62が接続されている。高電圧回路62は、レベルシフト高圧トランジスタ52のスイッチングに応じ、出力端子18からゲート駆動信号を出力するための回路である。高電圧回路62はレベルシフト抵抗64を備えている。レベルシフト抵抗64の一端は高圧端子16を介してフローティング電源24の高電圧側に接続され、他端はレベルシフト高圧トランジスタ52のドレインに接続されている。レベルシフト高圧トランジスタ52のドレインとレベルシフト抵抗64の間にはインバータ66の一端が接続されている。インバータ66の他端は出力端子18に接続されている。
【0020】
レベルシフト抵抗64に過大な電圧が印加されないように、仮想接地端子20とレベルシフト高圧トランジスタ52のドレインとの間にクランプダイオード68が接続されている。
【0021】
以下、本発明の実施の形態1に係るゲート駆動回路10の動作説明に先立って、本発明の理解を容易にするため、比較例について説明する。図2は比較例のゲート駆動回路及びその周辺の回路図である。ゲート駆動回路200では、レベルシフト高圧トランジスタ52のゲートは、PMOS30及び抵抗34を介して電源22に接続されている。また、カレントミラー回路202はNPNトランジスタ58及び60を備えている。
【0022】
ゲート駆動回路200の動作について、図2とともに図3を参照して説明する。図3は比較例のゲート駆動回路200の動作を示すタイミングチャートである。図3の左側に示すのは、ゲート駆動回路200がVCCの低い電源22に接続された場合のタイミングチャートである。一方、図3の右側に示すのは、ゲート駆動回路200がVCCの高い電源22に接続された場合のタイミングチャートである。
【0023】
まず図3の左側に示されるVCCが低い場合を説明する。パルス発生回路44で生成されたパルス信号がPMOS30に伝送されPMOS30がオンとなるとVgs(レベルシフト高圧トランジスタ52のゲート電圧をいう、以下同じ)が上昇する。そうすると、レベルシフト高圧トランジスタ52にドレイン電流I1(図2の破線の矢印を参照)が流れる。I1はフローティング電源24から高圧端子16及びレベルシフト抵抗64を経由してレベルシフト高圧トランジスタ52のドレインを流れる電流である。
【0024】
このI1はNPNトランジスタ60にも流れ込む。このとき、NPNトランジスタ60とともにカレントミラー回路202を構成するNPNトランジスタ58にも相応の電流I2(図2の破線の矢印を参照)が流れる。I2により抵抗34の両端に電位差ΔVが発生する。ΔVは抵抗34の抵抗値とI2の積で算出できる。そして、発生したΔVの分だけVgsの上昇が抑制される。そのため、入力信号の出力端子18への伝達能力(信号伝達能力)が不足し伝達遅延時間が増大する。
【0025】
次に、図3の右側に示されるVCCが高い場合について説明する。VCCが高い場合でも前述のとおりΔVの分だけVgsの上昇が抑制される。しかしながら、VCCが高い場合にはΔVが不十分となり、Vgsの抑制が十分に行われない。そしてVgsが十分抑制されず上昇していくと、I1が過大となるため電力損失が増大する。また、レベルシフト高圧トランジスタ52に過大な電流が流れることによりレベルシフト高圧トランジスタ52が劣化することが考えられる。
【0026】
次に、本発明の実施の形態1のゲート駆動回路10の動作について説明する。ゲート駆動回路10の動作については、図1とともに図4を参照して説明する。図4は本発明の実施の形態1に係るゲート駆動回路10の動作を示すタイミングチャートである。
【0027】
まず図4の左側に示されるVCCが低い場合を説明する。パルス発生回路44で生成されたパルス信号が、PMOS30をオンとし、NMOS36をオフとする。そうすると、Vgsが上昇し、レベルシフト高圧トランジスタ52がオンとなり、高電圧回路62にI1が流れる。高電圧回路62における動作は比較例と同様である。
【0028】
I1はNPNトランジスタ60にも流れ込む。そのため、カレントミラー回路54を構成するNPNトランジスタ56及び58にもI1に応じた電流が流れる。このときNPNトランジスタ58にI2が流れる。また、NPNトランジスタ56には電流I3(図1の破線の矢印を参照)が流れる。I3は電源22から抵抗42を経由してNPNトランジスタ56へ流れる電流である。
【0029】
そして、I3により抵抗42の両端に電位差ΔV42が発生する。ΔV42は抵抗42の抵抗値とI3の積で求まる。VCCからΔV42を減じた電圧がヒステリシス付きコンパレータ40の入力Vdetとなる。I3が低いうちはΔV42が低いのでVdetはVtより大きい値となる。この状態では、ヒステリシス付きコンパレータ40はスイッチ38のオフ状態を維持するようにスイッチ38を制御する(Vdetが上がっているがスイッチ38はオフ状態である期間を期間1という)。
【0030】
期間1においてI2は、電源22からPMOS30、抵抗32、及び抵抗34を経由してNPNトランジスタ58へ流れる。I2により抵抗32と抵抗34からなる抵抗の両端に電位差ΔV3234が発生する。そして、VCCからΔV3234を減じた電圧が、Vgsとしてレベルシフト高圧トランジスタ52のゲートに印加される。
【0031】
その後も、Vgsが上昇を続けΔV42が高まってくると、それに伴いVdetがVtにまで低下する。これは、VCCが低い場合においてVdetが閾値電圧Vtに到達するようにVtが設定されているためである。VdetがVtに達すると、ヒステリシス付きコンパレータ40はスイッチ38をオンするようにスイッチ38を制御する(スイッチ38がオン状態の期間を期間2という)。
【0032】
期間2においてI2は、抵抗32ではなく、より低抵抗なスイッチ38を経由して流れる。つまり、I2は、電源22からPMOS30、スイッチ38、抵抗34を経由してNPNトランジスタ58へ流れる。期間1では抵抗32と抵抗34の両端に電位差Δ3234が発生したが、期間2では抵抗32は切り離されているため、抵抗34の両端に電位差Δ34のみが発生する。よって、期間2ではVgsの抑制効果は小さくなり、期間1よりはVgs及びI1が上昇する。
【0033】
このように、VCCが低い場合に、I2の経路の抵抗値を低減することで、レベルシフト高圧トランジスタ52のゲートに十分なVgsを供給できる。よって、VCCが低い場合に、高電圧回路62への信号伝達能力が不足し伝達遅延時間が増大することを防止できる。
【0034】
次に、図4の右側に示されるVCCが高い場合を説明する。VCCが高い場合にも、I3は流れ、抵抗42の両端に電圧ΔV42が発生する。しかしながらVCCが高いので、VdetはVtに達するほどは低下しない。よって、ヒステリシス付きコンパレータ40は、スイッチ38のオフ状態を維持するようにスイッチ38を制御する。
【0035】
スイッチ38がオフ状態を維持するため、I2が流れると、抵抗32と抵抗34の両端に電位差Δ3234が発生する。よって、Vgsの上昇を2つの抵抗(抵抗32と抵抗34)により抑制することができるので、Vgs(及びI1)が過大となって電力損失が増大することを防止できる。
【0036】
このように、本発明の実施の形態1に係るゲート駆動回路10は、レベルシフト高圧トランジスタ52のゲートと電源22との間の抵抗値を調整する抵抗調整手段(抵抗32、スイッチ38、及びヒステリシス付きコンパレータ40)を備えていることが特徴である。この特徴により、レベルシフト高圧トランジスタのゲートに接続される電源の電圧が高い場合にも低い場合にも弊害なく稼動するゲート駆動回路を提供することができる。
【0037】
図5及び図6を参照して本発明の実施の形態1の変形例について説明する。図5は本発明の実施の形態1に係るゲート駆動回路10の変形例を示す回路図である。ゲート駆動回路70は抵抗を2つ備える点が特徴である。つまり、抵抗34とNMOS36のドレインの間には抵抗72が接続されている。抵抗72には抵抗72と並列になるようにスイッチ74が接続されている。スイッチ74はヒステリシス付きコンパレータ76の出力によりオンオフが制御される。ここで、ヒステリシス付きコンパレータ40の閾値はVtであり、ヒステリシス付きコンパレータ76の閾値はVtaである。VtaはVtより小さい値となるように設定されている。
【0038】
図6は変形例のゲート駆動回路70の動作を示すタイミングチャートである。VCCが低い場合において、Vgsが上昇していくと、まずVdetがVtに達する。これによりスイッチ38がオン状態となり抵抗32が切り離される。このときのI2は、電源22、PMOS30、スイッチ38、抵抗34、及び抵抗72を経由してNPNトランジスタ58へ流れる(第1のI2という)。
【0039】
さらにVgsが上昇していくと、VdetがVtaに達する。これによりスイッチ74がオン状態となり抵抗72が切り離される。このときのI2は、電源22、PMOS30、スイッチ38、抵抗34、及びスイッチ74を経由してNPNトランジスタ58へ流れる(第2のI2という)。この場合、電流I2の経路の抵抗は抵抗34だけとなるため、VCCは低いもののレベルシフト高圧トランジスタ52に十分なVgsを印加できる。
【0040】
一方、VCCが高い場合は、VdetがVtやVtaまで減少することはない。そのため、スイッチ38及び74はともにオフ状態を維持する。このときのI2は、電源22、PMOS30、抵抗32、抵抗34、及び抵抗72を経由してNPNトランジスタ58へ流れる(第3のI2という)。I2の経路において、抵抗32、抵抗34、抵抗72の両端に電位差が発生するため、Vgsを抑制できる。
【0041】
このように、VCCに応じてI2は3通りの値をとり得る(第1のI2、第2のI2、第3のI2)。各I2の値に応じてVgsも変わるため、3通りのVgsの中から最適なVgsがレベルシフト高圧トランジスタ52のゲートに印加される。よって、精度の高いVgs制御が可能となり、ゲート駆動回路70の信頼性を高めることができる。なお、このように精度良くVgsを制御するために抵抗調整手段をさらに増やしても良い。
【0042】
図7及び図8を参照して本発明の実施の形態1の別の変形例について説明する。図7及び図8は本発明の実施の形態1に係るゲート駆動回路10の変形例を示す回路図である。ゲート駆動回路80はヒステリシス付きコンパレータ40の入力が、抵抗82を介して接地されることが特徴である。これにより本発明の実施の形態1のゲート駆動回路10と同等の効果を得つつ、構成を簡素化できる。図8に示すゲート駆動回路90は、ヒステリシス付きコンパレータが複数の場合に前述と同様の簡素化を行ったものである。この場合については、図5のゲート駆動回路70と同等の効果を得つつ、構成を簡素化できる。
【0043】
なお、本発明のゲート駆動回路10の出力端子18はIGBT26のゲートに接続することとしたが、IGBT28のゲートに接続することもできる。
【0044】
実施の形態2.
本発明の実施の形態2は図9及び図10を参照して説明する。図9は本発明の実施の形態2に係るゲート駆動回路100およびその周辺の回路図である。ゲート駆動回路100は、カレントミラー回路に流れる電流の量を調整してVgsを調整する点が特徴である。
【0045】
ゲート駆動回路100はNPNトランジスタ102を有する。NPNトランジスタ102は、NPNトランジスタ56、58、及び60とともにカレントミラー回路106を形成している。NPNトランジスタ102のエミッタは接地されている。NPNトランジスタ102のベースはNPNトランジスタ60のベースと接続されている。NPNトランジスタ102のコレクタはスイッチ104の一端と接続されている。スイッチ104の他端は、レベルシフト高圧トランジスタ52のゲートに接続されている。スイッチ104はヒステリシス付きコンパレータ40の出力によりオンオフが制御される。
【0046】
図10は本発明の実施の形態2に係るゲート駆動回路100の動作を説明するタイミングチャートである。まず、図10の左側に示されるVCCが低い場合について説明する。VCCが低い場合において、Vgsが緩やかに上昇しているときは、スイッチ104はオン状態となっている。このときNPNトランジスタ58及び102に電流が流れる。NPNトランジスタ58に流れる電流はI2であり、前述のとおりの経路で流れる。NPNトランジスタ102には電流I4が流れる。I4は電源22、PMOS30、抵抗34、及びNPNトランジスタ102を経由して流れる。
【0047】
Vgsがさらに上昇していくと電流I1が上昇することで電流I3も上昇する。その結果ΔV42が上昇し、Vdetが低下する。Vdetが閾値電圧Vtに達するとヒステリシス付きコンパレータ40はスイッチ104をオフ状態とするようにスイッチ104を制御する。スイッチ104がオフとなるとI4は0となる。そして、電流I4が流れなくなった分だけ抵抗34の両端の電位差ΔV34が下がる。よってVgsを高めることができる。
【0048】
一方、図10の右側に示されるVCCが高い場合には、Vdetが閾値電圧Vtに達することはなく、スイッチ104がオン状態を維持する。よって前述の電流I4が流れ続ける。このとき抵抗34の両端の電位差ΔV34は、I2とI4の和に抵抗34の抵抗値を乗じた値となる。この場合、I2のみが流れる場合と比較してΔ34が大きくなるため、Vgsを低減することができる。
【0049】
このように、ゲート駆動回路100は、レベルシフト高圧トランジスタ52のゲートと電源22との間の電流をVCCに応じて上述のように調整する電流調整手段(NPNトランジスタ102、スイッチ104、及びヒステリシス付きコンパレータ40)を備えていることが特徴である。ゲート駆動回路100の構成によればカレントミラー回路106を構成するNPNトランジスタの数を増やすという簡便な方法で、本発明の実施の形態1のゲート駆動回路10と同様の効果を得ることができる。
【0050】
図11及び図12を参照して本発明の実施の形態2の変形例について説明する。図11は本発明の実施の形態2に係るゲート駆動回路の変形例を示す回路図である。ゲート駆動回路110は、前述の電流調整手段を2つ有する構成である。具体的には、ゲート駆動回路110は、図9の構成にさらに、NPNトランジスタ112、スイッチ114、及びヒステリシス付きコンパレータ118が付加されたものである。NPNトランジスタ112はNPNトランジスタ102に対応し、スイッチ114はスイッチ104に対応し、ヒステリシス付きコンパレータ118はヒステリシス付きコンパレータ40に対応する。ここで、ヒステリシス付きコンパレータ118の閾値電圧Vtaは、ヒステリシス付きコンパレータ40の閾値電圧Vtより小さくなるように設定されている。
【0051】
図12は本発明の実施の形態2の変形例のゲート駆動回路110の動作を示すタイミングチャートである。まず、VCCが低い場合について説明する。VCCが低い場合において、Vgsが緩やかに上昇しているときは、スイッチ104及び114はオン状態となっている。このとき前述の電流I2と電流I4に加えて、NPNトランジスタ112に電流I5が流れる。I5は電源22、PMOS30、抵抗34、スイッチ114、及びNPNトランジスタ112を流れる電流である。
【0052】
その後、Vgsが上昇していくとVdetが閾値電圧Vtに達し、ヒステリシス付きコンパレータ40はスイッチ104をオフ状態とする。スイッチ104がオフとなるとI4が0となる。よってVgsを上昇させることができる。
【0053】
その後、Vgsがさらに上昇していくとVdetが閾値電圧Vtaに達し、ヒステリシス付きコンパレータ118はスイッチ114をオフ状態とする。スイッチ114がオフとなるとI5も0となる。よってVgsをさらに上昇させることができる。
【0054】
一方、図12の右側に示されるVCCが高い場合には、Vdetが閾値電圧Vt又はVtaに達することはなく、スイッチ104及び114はオン状態を維持する。よって前述の電流I4及びI5が流れ続ける。そのためVgsを低減することができる。
【0055】
ゲート駆動回路110の構成によれば、VCCに応じて抵抗34を流れる電流の経路の数を3通りに変化させることがでる。具体的には、I2、I4及びI5が流れる場合と、I2とI5が流れる場合と、I2が流れる場合の3通りである。よって、Vgsの値をVCCに応じて精度高く調整できる。
【0056】
図13及び図14を参照して本発明の実施の形態2の別の変形例について説明する。図13及び図14は本発明の実施の形態2に係るゲート駆動回路100の変形例を示す回路図である。ゲート駆動回路130はヒステリシス付きコンパレータ40の入力が、抵抗132を介して接地されることが特徴である。これにより本発明の実施の形態2のゲート駆動回路100と同等の効果を得つつ、構成を簡素化できる。図14に示すゲート駆動回路140は、ヒステリシス付きコンパレータが複数の場合に前述と同様の簡素化を行ったものである。この場合については図11のゲート駆動回路110と同等の効果を得つつ、構成を簡素化できる。
【符号の説明】
【0057】
10 ゲート駆動回路、 22 電源、 30 PMOSトランジスタ、 32 抵抗、 34 抵抗、 38 スイッチ、 40 ヒステリシス付きコンパレータ、 54 カレントミラー回路、 62 高電圧回路
【技術分野】
【0001】
本発明は、MOSFETやIGBTなどのスイッチング素子を駆動するゲート駆動回路に関する。
【背景技術】
【0002】
ゲート駆動回路は、IGBTなどのスイッチング素子(以後、IGBTという)のゲートにゲート駆動信号を伝送する回路である。ゲート駆動回路には、CPUなどから低電位の入力信号が供給される。ゲート駆動回路は、この入力信号を高電位の信号に変換するためのレベルシフト高圧トランジスタを備える。
【0003】
レベルシフト高圧トランジスタのゲートは、一般に、トランジスタを介して電源の高電圧側に接続される。レベルシフト高圧トランジスタのドレインには高電圧回路が接続される。このトランジスタのオンオフは前述の入力信号により切り替えられる。これにより、レベルシフト高圧トランジスタには入力信号を反映したドレイン電流が流れる。そしてこのドレイン電流に応じて、高電圧回路はIGBTのゲートにゲート駆動信号を伝送する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2009−54639号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
レベルシフト高圧トランジスタのゲートと接続される電源は、ゲート駆動回路専用でなく、他の回路と共用されることがある。そのため、設計の都合上、ゲート駆動回路は電源電圧の低い電源に接続された場合でも、電源電圧の高い電源に接続された場合でも弊害なく稼動することが好ましい。
【0006】
しかしながら、レベルシフト高圧トランジスタのゲートと接続される電源の電圧が低いと、レベルシフト高圧トランジスタのターンオンが遅れ入力信号をIGBTのゲートに伝達する能力が不足することがある。この場合、入力信号の遅延時間が増大する。一方、電源の電圧が高い場合は、レベルシフト高圧トランジスタに過大なドレイン電流が流れ、損失が増大することがあった。また、この損失増大はレベルシフト高圧トランジスタの劣化を進めてしまうことがある。
【0007】
本発明は、上述のような課題を解決するためになされたもので、レベルシフト高圧トランジスタのゲートに接続される電源の電圧が高い場合にも低い場合にも弊害なく稼動するゲート駆動回路を提供することを目的とする。
【課題を解決するための手段】
【0008】
第1の発明にかかるゲート駆動回路は、ゲート電圧の波形がパルス信号で制御されるレベルシフト高圧トランジスタと、該レベルシフト高圧トランジスタのゲートと電源を接続する抵抗と、該レベルシフト高圧トランジスタのドレインと接続され、該レベルシフト高圧トランジスタのドレイン電流に応じてゲート駆動信号を出力する高電圧回路と、該レベルシフト高圧トランジスタのソース及びゲートと接続され、該ドレイン電流が増大すると該抵抗を流れる電流を増大させるように構成されたカレントミラー回路と、該電源の電源電圧が低い場合は該抵抗の抵抗値を低減させ、該電源の電源電圧が高い場合は該抵抗の抵抗値を維持する抵抗調整手段と、を備えたことを特徴とする。
【0009】
第2の発明にかかるゲート駆動回路は、ゲート電圧の波形がパルス信号で制御されるレベルシフト高圧トランジスタと、該レベルシフト高圧トランジスタのゲートと電源を接続する抵抗と、該レベルシフト高圧トランジスタのドレインと接続され、該レベルシフト高圧トランジスタのドレイン電流に応じてゲート駆動信号を出力する高電圧回路と、該レベルシフト高圧トランジスタのソース及びゲートと接続され、該ドレイン電流が増大すると該抵抗を流れる電流を増大させるように構成されたカレントミラー回路と、を有し、該カレントミラー回路は、該抵抗を経由した電流を流す複数の経路を有し、該複数の経路のうちの少なくとも1つの経路を、該電源の電源電圧が低い場合は遮断し、該電源の電源電圧が高い場合は導通させる電流調整手段、を備えたことを特徴とする。
【発明の効果】
【0010】
本発明によれば、レベルシフト高圧トランジスタのゲートに接続される電源の電圧が高い場合にも低い場合にも弊害なく稼動するゲート駆動回路を提供することができる。
【図面の簡単な説明】
【0011】
【図1】本発明の実施の形態1に係るゲート駆動回路及びその周辺の回路図である。
【図2】比較例のゲート駆動回路及びその周辺の回路図である。
【図3】比較例のゲート駆動回路の動作を示すタイミングチャートである。
【図4】本発明の実施の形態1に係るゲート駆動回路の動作を示すタイミングチャートである。
【図5】本発明の実施の形態1に係るゲート駆動回路の変形例を示す回路図である。
【図6】変形例のゲート駆動回路の動作を示すタイミングチャートである。
【図7】本発明の実施の形態1に係るゲート駆動回路の変形例を示す回路図である。
【図8】本発明の実施の形態1に係るゲート駆動回路の変形例を示す回路図である。
【図9】本発明の実施の形態2に係るゲート駆動回路及びその周辺の回路図である。
【図10】本発明の実施の形態2に係るゲート駆動回路の動作を説明するタイミングチャートである。
【図11】本発明の実施の形態2に係るゲート駆動回路の変形例を示す回路図である。
【図12】変形例のゲート駆動回路の動作を説明するタイミングチャートである。
【図13】本発明の実施の形態2に係るゲート駆動回路の変形例を示す回路図である。
【図14】本発明の実施の形態2に係るゲート駆動回路の変形例を示す回路図である。
【発明を実施するための形態】
【0012】
実施の形態1.
まず図1を参照して本発明の実施の形態1を説明する。なお、同一又は対応する構成要素には同一の符号を付して説明の繰り返しを省略する場合がある。他の実施の形態でも同様である。
【0013】
図1は本発明の実施の形態1に係るゲート駆動回路及びその周辺の回路図である。ゲート駆動回路10は外部との接続のための端子、すなわち、入力端子12、入力信号端子14、高圧端子16、出力端子18、及び仮想接地端子20を備えている。入力端子12には電源22の高電圧側が接続されている。入力信号端子14は例えばCPUと接続される。高圧端子16はフローティング電源24の高電圧側に接続されている。出力端子18はIGBT26のゲートに接続されている。仮想接地端子20はトーテムポール接続されたIGBT26及び28の中点に接続されている。
【0014】
次いで、ゲート駆動回路10の構成について説明する。入力端子12にはPMOSトランジスタ30(以後、PMOS30と称する)のソースが接続されている。PMOS30のドレインには抵抗32の一端が接続されている。抵抗32の他端には抵抗34の一端が接続されている。抵抗34の他端にはNMOSトランジスタ36(以後、NMOS36と称する)のドレインが接続されている。NMOS36のソースは接地されている。
【0015】
抵抗32にはスイッチ38が並列に接続されている。このように抵抗32とスイッチ38が並列に接続されているため、抵抗32は切り離し可能となっている。さらに、スイッチ38を制御するために、スイッチ38にはヒステリシス付きコンパレータ40が接続されている。ヒステリシス付きコンパレータ40の入力は、閾値電圧Vtと、電圧Vdetである。電圧Vdetは、一端が電源22と接続された抵抗42の他端の電圧である。Vdetは、電源22との間に抵抗42しか介在しない部分の電圧であるため、電源22の電圧VCC(以後、VCCと称する)を正確に反映する。
【0016】
PMOS30及びNMOS36のゲートにはパルス発生回路44が接続されている。パルス発生回路44は、入力信号端子14に入力される低電位の入力信号をパルス信号に変換しPMOS30及びNMOS36のゲートに印加する回路である。パルス発生回路44は入力回路46を備えている。入力回路46には入力信号端子14が接続されている。入力回路46は、入力信号端子14からの入力信号の波形を整形する回路である。入力回路46にはワンショットパルス発生回路48が接続されている。ワンショットパルス発生回路48は整形された波形に応じたパルス信号を発生する回路である。ワンショットパルス発生回路48にはインバータ50が接続されている。インバータ50はパルス信号を伝送するものである。インバータ50の出力は、PMOS30のゲートとNMOS36のゲートに接続されている。
【0017】
NMOS36のドレインと抵抗34との間には、レベルシフト高圧トランジスタ52のゲートが接続されている。レベルシフト高圧トランジスタ52はパルス発生回路44で生成されたパルス信号のレベルシフトを行うトランジスタである。レベルシフト高圧トランジスタ52のゲートと電源22とは、PMOS30、抵抗32、及び抵抗34を介して接続されている。この接続はパルス信号を反映したPMOS30のオンオフにより制御される。そのため、レベルシフト高圧トランジスタ52のゲートに印加される電圧波形はパルス信号を反映したものとなる。
【0018】
レベルシフト高圧トランジスタ52のソース及びゲートにはカレントミラー回路54が接続されている。カレントミラー回路54は、NPNトランジスタ56、58、及び60を備えている。NPNトランジスタ56は、エミッタが接地され、コレクタが抵抗42を介して電源22に接続され、ベースがNPNトランジスタ60のベースと接続されている。NPNトランジスタ58はエミッタが接地され、コレクタがレベルシフト高圧トランジスタ52のゲートに接続され、ベースがNPNトランジスタ60のベースと接続されている。NPNトランジスタ60はエミッタが接地され、コレクタとベースがレベルシフト高圧トランジスタ52のソースに接続されている。
【0019】
レベルシフト高圧トランジスタ52のドレインには高電圧回路62が接続されている。高電圧回路62は、レベルシフト高圧トランジスタ52のスイッチングに応じ、出力端子18からゲート駆動信号を出力するための回路である。高電圧回路62はレベルシフト抵抗64を備えている。レベルシフト抵抗64の一端は高圧端子16を介してフローティング電源24の高電圧側に接続され、他端はレベルシフト高圧トランジスタ52のドレインに接続されている。レベルシフト高圧トランジスタ52のドレインとレベルシフト抵抗64の間にはインバータ66の一端が接続されている。インバータ66の他端は出力端子18に接続されている。
【0020】
レベルシフト抵抗64に過大な電圧が印加されないように、仮想接地端子20とレベルシフト高圧トランジスタ52のドレインとの間にクランプダイオード68が接続されている。
【0021】
以下、本発明の実施の形態1に係るゲート駆動回路10の動作説明に先立って、本発明の理解を容易にするため、比較例について説明する。図2は比較例のゲート駆動回路及びその周辺の回路図である。ゲート駆動回路200では、レベルシフト高圧トランジスタ52のゲートは、PMOS30及び抵抗34を介して電源22に接続されている。また、カレントミラー回路202はNPNトランジスタ58及び60を備えている。
【0022】
ゲート駆動回路200の動作について、図2とともに図3を参照して説明する。図3は比較例のゲート駆動回路200の動作を示すタイミングチャートである。図3の左側に示すのは、ゲート駆動回路200がVCCの低い電源22に接続された場合のタイミングチャートである。一方、図3の右側に示すのは、ゲート駆動回路200がVCCの高い電源22に接続された場合のタイミングチャートである。
【0023】
まず図3の左側に示されるVCCが低い場合を説明する。パルス発生回路44で生成されたパルス信号がPMOS30に伝送されPMOS30がオンとなるとVgs(レベルシフト高圧トランジスタ52のゲート電圧をいう、以下同じ)が上昇する。そうすると、レベルシフト高圧トランジスタ52にドレイン電流I1(図2の破線の矢印を参照)が流れる。I1はフローティング電源24から高圧端子16及びレベルシフト抵抗64を経由してレベルシフト高圧トランジスタ52のドレインを流れる電流である。
【0024】
このI1はNPNトランジスタ60にも流れ込む。このとき、NPNトランジスタ60とともにカレントミラー回路202を構成するNPNトランジスタ58にも相応の電流I2(図2の破線の矢印を参照)が流れる。I2により抵抗34の両端に電位差ΔVが発生する。ΔVは抵抗34の抵抗値とI2の積で算出できる。そして、発生したΔVの分だけVgsの上昇が抑制される。そのため、入力信号の出力端子18への伝達能力(信号伝達能力)が不足し伝達遅延時間が増大する。
【0025】
次に、図3の右側に示されるVCCが高い場合について説明する。VCCが高い場合でも前述のとおりΔVの分だけVgsの上昇が抑制される。しかしながら、VCCが高い場合にはΔVが不十分となり、Vgsの抑制が十分に行われない。そしてVgsが十分抑制されず上昇していくと、I1が過大となるため電力損失が増大する。また、レベルシフト高圧トランジスタ52に過大な電流が流れることによりレベルシフト高圧トランジスタ52が劣化することが考えられる。
【0026】
次に、本発明の実施の形態1のゲート駆動回路10の動作について説明する。ゲート駆動回路10の動作については、図1とともに図4を参照して説明する。図4は本発明の実施の形態1に係るゲート駆動回路10の動作を示すタイミングチャートである。
【0027】
まず図4の左側に示されるVCCが低い場合を説明する。パルス発生回路44で生成されたパルス信号が、PMOS30をオンとし、NMOS36をオフとする。そうすると、Vgsが上昇し、レベルシフト高圧トランジスタ52がオンとなり、高電圧回路62にI1が流れる。高電圧回路62における動作は比較例と同様である。
【0028】
I1はNPNトランジスタ60にも流れ込む。そのため、カレントミラー回路54を構成するNPNトランジスタ56及び58にもI1に応じた電流が流れる。このときNPNトランジスタ58にI2が流れる。また、NPNトランジスタ56には電流I3(図1の破線の矢印を参照)が流れる。I3は電源22から抵抗42を経由してNPNトランジスタ56へ流れる電流である。
【0029】
そして、I3により抵抗42の両端に電位差ΔV42が発生する。ΔV42は抵抗42の抵抗値とI3の積で求まる。VCCからΔV42を減じた電圧がヒステリシス付きコンパレータ40の入力Vdetとなる。I3が低いうちはΔV42が低いのでVdetはVtより大きい値となる。この状態では、ヒステリシス付きコンパレータ40はスイッチ38のオフ状態を維持するようにスイッチ38を制御する(Vdetが上がっているがスイッチ38はオフ状態である期間を期間1という)。
【0030】
期間1においてI2は、電源22からPMOS30、抵抗32、及び抵抗34を経由してNPNトランジスタ58へ流れる。I2により抵抗32と抵抗34からなる抵抗の両端に電位差ΔV3234が発生する。そして、VCCからΔV3234を減じた電圧が、Vgsとしてレベルシフト高圧トランジスタ52のゲートに印加される。
【0031】
その後も、Vgsが上昇を続けΔV42が高まってくると、それに伴いVdetがVtにまで低下する。これは、VCCが低い場合においてVdetが閾値電圧Vtに到達するようにVtが設定されているためである。VdetがVtに達すると、ヒステリシス付きコンパレータ40はスイッチ38をオンするようにスイッチ38を制御する(スイッチ38がオン状態の期間を期間2という)。
【0032】
期間2においてI2は、抵抗32ではなく、より低抵抗なスイッチ38を経由して流れる。つまり、I2は、電源22からPMOS30、スイッチ38、抵抗34を経由してNPNトランジスタ58へ流れる。期間1では抵抗32と抵抗34の両端に電位差Δ3234が発生したが、期間2では抵抗32は切り離されているため、抵抗34の両端に電位差Δ34のみが発生する。よって、期間2ではVgsの抑制効果は小さくなり、期間1よりはVgs及びI1が上昇する。
【0033】
このように、VCCが低い場合に、I2の経路の抵抗値を低減することで、レベルシフト高圧トランジスタ52のゲートに十分なVgsを供給できる。よって、VCCが低い場合に、高電圧回路62への信号伝達能力が不足し伝達遅延時間が増大することを防止できる。
【0034】
次に、図4の右側に示されるVCCが高い場合を説明する。VCCが高い場合にも、I3は流れ、抵抗42の両端に電圧ΔV42が発生する。しかしながらVCCが高いので、VdetはVtに達するほどは低下しない。よって、ヒステリシス付きコンパレータ40は、スイッチ38のオフ状態を維持するようにスイッチ38を制御する。
【0035】
スイッチ38がオフ状態を維持するため、I2が流れると、抵抗32と抵抗34の両端に電位差Δ3234が発生する。よって、Vgsの上昇を2つの抵抗(抵抗32と抵抗34)により抑制することができるので、Vgs(及びI1)が過大となって電力損失が増大することを防止できる。
【0036】
このように、本発明の実施の形態1に係るゲート駆動回路10は、レベルシフト高圧トランジスタ52のゲートと電源22との間の抵抗値を調整する抵抗調整手段(抵抗32、スイッチ38、及びヒステリシス付きコンパレータ40)を備えていることが特徴である。この特徴により、レベルシフト高圧トランジスタのゲートに接続される電源の電圧が高い場合にも低い場合にも弊害なく稼動するゲート駆動回路を提供することができる。
【0037】
図5及び図6を参照して本発明の実施の形態1の変形例について説明する。図5は本発明の実施の形態1に係るゲート駆動回路10の変形例を示す回路図である。ゲート駆動回路70は抵抗を2つ備える点が特徴である。つまり、抵抗34とNMOS36のドレインの間には抵抗72が接続されている。抵抗72には抵抗72と並列になるようにスイッチ74が接続されている。スイッチ74はヒステリシス付きコンパレータ76の出力によりオンオフが制御される。ここで、ヒステリシス付きコンパレータ40の閾値はVtであり、ヒステリシス付きコンパレータ76の閾値はVtaである。VtaはVtより小さい値となるように設定されている。
【0038】
図6は変形例のゲート駆動回路70の動作を示すタイミングチャートである。VCCが低い場合において、Vgsが上昇していくと、まずVdetがVtに達する。これによりスイッチ38がオン状態となり抵抗32が切り離される。このときのI2は、電源22、PMOS30、スイッチ38、抵抗34、及び抵抗72を経由してNPNトランジスタ58へ流れる(第1のI2という)。
【0039】
さらにVgsが上昇していくと、VdetがVtaに達する。これによりスイッチ74がオン状態となり抵抗72が切り離される。このときのI2は、電源22、PMOS30、スイッチ38、抵抗34、及びスイッチ74を経由してNPNトランジスタ58へ流れる(第2のI2という)。この場合、電流I2の経路の抵抗は抵抗34だけとなるため、VCCは低いもののレベルシフト高圧トランジスタ52に十分なVgsを印加できる。
【0040】
一方、VCCが高い場合は、VdetがVtやVtaまで減少することはない。そのため、スイッチ38及び74はともにオフ状態を維持する。このときのI2は、電源22、PMOS30、抵抗32、抵抗34、及び抵抗72を経由してNPNトランジスタ58へ流れる(第3のI2という)。I2の経路において、抵抗32、抵抗34、抵抗72の両端に電位差が発生するため、Vgsを抑制できる。
【0041】
このように、VCCに応じてI2は3通りの値をとり得る(第1のI2、第2のI2、第3のI2)。各I2の値に応じてVgsも変わるため、3通りのVgsの中から最適なVgsがレベルシフト高圧トランジスタ52のゲートに印加される。よって、精度の高いVgs制御が可能となり、ゲート駆動回路70の信頼性を高めることができる。なお、このように精度良くVgsを制御するために抵抗調整手段をさらに増やしても良い。
【0042】
図7及び図8を参照して本発明の実施の形態1の別の変形例について説明する。図7及び図8は本発明の実施の形態1に係るゲート駆動回路10の変形例を示す回路図である。ゲート駆動回路80はヒステリシス付きコンパレータ40の入力が、抵抗82を介して接地されることが特徴である。これにより本発明の実施の形態1のゲート駆動回路10と同等の効果を得つつ、構成を簡素化できる。図8に示すゲート駆動回路90は、ヒステリシス付きコンパレータが複数の場合に前述と同様の簡素化を行ったものである。この場合については、図5のゲート駆動回路70と同等の効果を得つつ、構成を簡素化できる。
【0043】
なお、本発明のゲート駆動回路10の出力端子18はIGBT26のゲートに接続することとしたが、IGBT28のゲートに接続することもできる。
【0044】
実施の形態2.
本発明の実施の形態2は図9及び図10を参照して説明する。図9は本発明の実施の形態2に係るゲート駆動回路100およびその周辺の回路図である。ゲート駆動回路100は、カレントミラー回路に流れる電流の量を調整してVgsを調整する点が特徴である。
【0045】
ゲート駆動回路100はNPNトランジスタ102を有する。NPNトランジスタ102は、NPNトランジスタ56、58、及び60とともにカレントミラー回路106を形成している。NPNトランジスタ102のエミッタは接地されている。NPNトランジスタ102のベースはNPNトランジスタ60のベースと接続されている。NPNトランジスタ102のコレクタはスイッチ104の一端と接続されている。スイッチ104の他端は、レベルシフト高圧トランジスタ52のゲートに接続されている。スイッチ104はヒステリシス付きコンパレータ40の出力によりオンオフが制御される。
【0046】
図10は本発明の実施の形態2に係るゲート駆動回路100の動作を説明するタイミングチャートである。まず、図10の左側に示されるVCCが低い場合について説明する。VCCが低い場合において、Vgsが緩やかに上昇しているときは、スイッチ104はオン状態となっている。このときNPNトランジスタ58及び102に電流が流れる。NPNトランジスタ58に流れる電流はI2であり、前述のとおりの経路で流れる。NPNトランジスタ102には電流I4が流れる。I4は電源22、PMOS30、抵抗34、及びNPNトランジスタ102を経由して流れる。
【0047】
Vgsがさらに上昇していくと電流I1が上昇することで電流I3も上昇する。その結果ΔV42が上昇し、Vdetが低下する。Vdetが閾値電圧Vtに達するとヒステリシス付きコンパレータ40はスイッチ104をオフ状態とするようにスイッチ104を制御する。スイッチ104がオフとなるとI4は0となる。そして、電流I4が流れなくなった分だけ抵抗34の両端の電位差ΔV34が下がる。よってVgsを高めることができる。
【0048】
一方、図10の右側に示されるVCCが高い場合には、Vdetが閾値電圧Vtに達することはなく、スイッチ104がオン状態を維持する。よって前述の電流I4が流れ続ける。このとき抵抗34の両端の電位差ΔV34は、I2とI4の和に抵抗34の抵抗値を乗じた値となる。この場合、I2のみが流れる場合と比較してΔ34が大きくなるため、Vgsを低減することができる。
【0049】
このように、ゲート駆動回路100は、レベルシフト高圧トランジスタ52のゲートと電源22との間の電流をVCCに応じて上述のように調整する電流調整手段(NPNトランジスタ102、スイッチ104、及びヒステリシス付きコンパレータ40)を備えていることが特徴である。ゲート駆動回路100の構成によればカレントミラー回路106を構成するNPNトランジスタの数を増やすという簡便な方法で、本発明の実施の形態1のゲート駆動回路10と同様の効果を得ることができる。
【0050】
図11及び図12を参照して本発明の実施の形態2の変形例について説明する。図11は本発明の実施の形態2に係るゲート駆動回路の変形例を示す回路図である。ゲート駆動回路110は、前述の電流調整手段を2つ有する構成である。具体的には、ゲート駆動回路110は、図9の構成にさらに、NPNトランジスタ112、スイッチ114、及びヒステリシス付きコンパレータ118が付加されたものである。NPNトランジスタ112はNPNトランジスタ102に対応し、スイッチ114はスイッチ104に対応し、ヒステリシス付きコンパレータ118はヒステリシス付きコンパレータ40に対応する。ここで、ヒステリシス付きコンパレータ118の閾値電圧Vtaは、ヒステリシス付きコンパレータ40の閾値電圧Vtより小さくなるように設定されている。
【0051】
図12は本発明の実施の形態2の変形例のゲート駆動回路110の動作を示すタイミングチャートである。まず、VCCが低い場合について説明する。VCCが低い場合において、Vgsが緩やかに上昇しているときは、スイッチ104及び114はオン状態となっている。このとき前述の電流I2と電流I4に加えて、NPNトランジスタ112に電流I5が流れる。I5は電源22、PMOS30、抵抗34、スイッチ114、及びNPNトランジスタ112を流れる電流である。
【0052】
その後、Vgsが上昇していくとVdetが閾値電圧Vtに達し、ヒステリシス付きコンパレータ40はスイッチ104をオフ状態とする。スイッチ104がオフとなるとI4が0となる。よってVgsを上昇させることができる。
【0053】
その後、Vgsがさらに上昇していくとVdetが閾値電圧Vtaに達し、ヒステリシス付きコンパレータ118はスイッチ114をオフ状態とする。スイッチ114がオフとなるとI5も0となる。よってVgsをさらに上昇させることができる。
【0054】
一方、図12の右側に示されるVCCが高い場合には、Vdetが閾値電圧Vt又はVtaに達することはなく、スイッチ104及び114はオン状態を維持する。よって前述の電流I4及びI5が流れ続ける。そのためVgsを低減することができる。
【0055】
ゲート駆動回路110の構成によれば、VCCに応じて抵抗34を流れる電流の経路の数を3通りに変化させることがでる。具体的には、I2、I4及びI5が流れる場合と、I2とI5が流れる場合と、I2が流れる場合の3通りである。よって、Vgsの値をVCCに応じて精度高く調整できる。
【0056】
図13及び図14を参照して本発明の実施の形態2の別の変形例について説明する。図13及び図14は本発明の実施の形態2に係るゲート駆動回路100の変形例を示す回路図である。ゲート駆動回路130はヒステリシス付きコンパレータ40の入力が、抵抗132を介して接地されることが特徴である。これにより本発明の実施の形態2のゲート駆動回路100と同等の効果を得つつ、構成を簡素化できる。図14に示すゲート駆動回路140は、ヒステリシス付きコンパレータが複数の場合に前述と同様の簡素化を行ったものである。この場合については図11のゲート駆動回路110と同等の効果を得つつ、構成を簡素化できる。
【符号の説明】
【0057】
10 ゲート駆動回路、 22 電源、 30 PMOSトランジスタ、 32 抵抗、 34 抵抗、 38 スイッチ、 40 ヒステリシス付きコンパレータ、 54 カレントミラー回路、 62 高電圧回路
【特許請求の範囲】
【請求項1】
ゲート電圧の波形がパルス信号で制御されるレベルシフト高圧トランジスタと、
前記レベルシフト高圧トランジスタのゲートと電源を接続する抵抗と、
前記レベルシフト高圧トランジスタのドレインと接続され、前記レベルシフト高圧トランジスタのドレイン電流に応じてゲート駆動信号を出力する高電圧回路と、
前記レベルシフト高圧トランジスタのソース及びゲートと接続され、前記ドレイン電流が増大すると前記抵抗を流れる電流を増大させるように構成されたカレントミラー回路と、
前記電源の電源電圧が低い場合は前記抵抗の抵抗値を低減させ、前記電源の電源電圧が高い場合は前記抵抗の抵抗値を維持する抵抗調整手段と、を備えたことを特徴とするゲート駆動回路。
【請求項2】
前記抵抗調整手段は、
前記抵抗に並列に接続されたスイッチと、
前記スイッチのオンオフを制御するように前記スイッチに接続されたヒステリシス付きコンパレータと、を備え、
前記ヒステリシス付きコンパレータの入力は抵抗を介して前記電源に接続されたことを特徴とする請求項1に記載のゲート駆動回路。
【請求項3】
前記抵抗調整手段を複数備えたことを特徴とする請求項1又は2に記載のゲート駆動回路。
【請求項4】
ゲート電圧の波形がパルス信号で制御されるレベルシフト高圧トランジスタと、
前記レベルシフト高圧トランジスタのゲートと電源を接続する抵抗と、
前記レベルシフト高圧トランジスタのドレインと接続され、前記レベルシフト高圧トランジスタのドレイン電流に応じてゲート駆動信号を出力する高電圧回路と、
前記レベルシフト高圧トランジスタのソース及びゲートと接続され、前記ドレイン電流が増大すると前記抵抗を流れる電流を増大させるように構成されたカレントミラー回路と、を有し、
前記カレントミラー回路は、前記抵抗を経由した電流を流す複数の経路を有し、
前記複数の経路のうちの少なくとも1つの経路を、前記電源の電源電圧が低い場合は遮断し、前記電源の電源電圧が高い場合は導通させる電流調整手段、を備えたことを特徴とするゲート駆動回路。
【請求項5】
前記電流調整手段は、
前記複数の経路のうちの少なくとも1つの経路に直列に接続されたスイッチと、
前記スイッチのオンオフを制御するように前記スイッチに接続されたヒステリシス付きコンパレータと、を備え、
前記ヒステリシス付きコンパレータの入力は抵抗を介して前記電源に接続されたことを特徴とする請求項4に記載のゲート駆動回路。
【請求項6】
前記電流調整手段を複数備えたことを特徴とする請求項4又は5に記載のゲート駆動回路。
【請求項1】
ゲート電圧の波形がパルス信号で制御されるレベルシフト高圧トランジスタと、
前記レベルシフト高圧トランジスタのゲートと電源を接続する抵抗と、
前記レベルシフト高圧トランジスタのドレインと接続され、前記レベルシフト高圧トランジスタのドレイン電流に応じてゲート駆動信号を出力する高電圧回路と、
前記レベルシフト高圧トランジスタのソース及びゲートと接続され、前記ドレイン電流が増大すると前記抵抗を流れる電流を増大させるように構成されたカレントミラー回路と、
前記電源の電源電圧が低い場合は前記抵抗の抵抗値を低減させ、前記電源の電源電圧が高い場合は前記抵抗の抵抗値を維持する抵抗調整手段と、を備えたことを特徴とするゲート駆動回路。
【請求項2】
前記抵抗調整手段は、
前記抵抗に並列に接続されたスイッチと、
前記スイッチのオンオフを制御するように前記スイッチに接続されたヒステリシス付きコンパレータと、を備え、
前記ヒステリシス付きコンパレータの入力は抵抗を介して前記電源に接続されたことを特徴とする請求項1に記載のゲート駆動回路。
【請求項3】
前記抵抗調整手段を複数備えたことを特徴とする請求項1又は2に記載のゲート駆動回路。
【請求項4】
ゲート電圧の波形がパルス信号で制御されるレベルシフト高圧トランジスタと、
前記レベルシフト高圧トランジスタのゲートと電源を接続する抵抗と、
前記レベルシフト高圧トランジスタのドレインと接続され、前記レベルシフト高圧トランジスタのドレイン電流に応じてゲート駆動信号を出力する高電圧回路と、
前記レベルシフト高圧トランジスタのソース及びゲートと接続され、前記ドレイン電流が増大すると前記抵抗を流れる電流を増大させるように構成されたカレントミラー回路と、を有し、
前記カレントミラー回路は、前記抵抗を経由した電流を流す複数の経路を有し、
前記複数の経路のうちの少なくとも1つの経路を、前記電源の電源電圧が低い場合は遮断し、前記電源の電源電圧が高い場合は導通させる電流調整手段、を備えたことを特徴とするゲート駆動回路。
【請求項5】
前記電流調整手段は、
前記複数の経路のうちの少なくとも1つの経路に直列に接続されたスイッチと、
前記スイッチのオンオフを制御するように前記スイッチに接続されたヒステリシス付きコンパレータと、を備え、
前記ヒステリシス付きコンパレータの入力は抵抗を介して前記電源に接続されたことを特徴とする請求項4に記載のゲート駆動回路。
【請求項6】
前記電流調整手段を複数備えたことを特徴とする請求項4又は5に記載のゲート駆動回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2011−234275(P2011−234275A)
【公開日】平成23年11月17日(2011.11.17)
【国際特許分類】
【出願番号】特願2010−105023(P2010−105023)
【出願日】平成22年4月30日(2010.4.30)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成23年11月17日(2011.11.17)
【国際特許分類】
【出願日】平成22年4月30日(2010.4.30)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]