高周波回路のスイッチング方法及び高周波回路
【課題】休止時のゲート−ドレイン間の電圧が小さくなるようにし、また運転／休止の切替え時に低ドレイン電圧領域を通過させないようにする。
【解決手段】高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路及びそのスイッチング方法で、休止状態の能動素子のドレインに、定常運転レベルの電圧Ｖｄを印加し、その後、能動素子のゲートに、定常運転レベルの電圧Ｖｇを印加することにより運転に切り替え、一方、運転状態の能動素子のゲートに、定常運転レベルの電圧Ｖｇに換えてピンチオフ電圧Ｖｐを印加し、その後、能動素子のドレインに印加されている定常運転レベルの電圧Ｖｄを切断することにより、休止に切り替える。
【解決手段】高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路及びそのスイッチング方法で、休止状態の能動素子のドレインに、定常運転レベルの電圧Ｖｄを印加し、その後、能動素子のゲートに、定常運転レベルの電圧Ｖｇを印加することにより運転に切り替え、一方、運転状態の能動素子のゲートに、定常運転レベルの電圧Ｖｇに換えてピンチオフ電圧Ｖｐを印加し、その後、能動素子のドレインに印加されている定常運転レベルの電圧Ｖｄを切断することにより、休止に切り替える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波回路のスイッチング方法及び高周波回路、特にＦＥＴ、ＨＥＭＴ等の能動素子を使用する高周波回路で、この高周波回路の動作切替えを実行するためのスイッチング方法に関する。
【背景技術】
【０００２】
従来から、ディプレッション型、エンハンスメント型を含むＭＥＳＦＥＴやＭＯＳＦＥＴ等のＦＥＴ又はＨＥＭＴ（高電子移動度トランジスタ）等の能動素子、或いはこれらの能動素子を複数内蔵するＭＭＩＣ（マイクロ波モノリシック集積回路）を使用した高周波回路が用いられており、この高周波回路の動作の運転／休止の切替えは、ドレイン電流を遮断することで行われる。
【０００３】
図６には、従来の高周波回路において運転／休止の一つの切替え方式を説明するための構成、図７には、図６の回路での高周波用能動素子への印加電圧が示されており、この高周波回路は、図６のように、高周波用能動素子（ＦＥＴ、ＨＥＭＴ等）Ｑ101、コンデンサＣ101，Ｃ102、チョーク回路（又はコイル）Ｌ101，Ｌ102、ゲート電圧源ＶＧ、ピンチオフ電圧源ＶＰ、ドレイン電圧源ＶＤ及び上記ゲート電圧源ＶＧとピンチオフ電圧源ＶＰを切り替えるスイッチＳＷ1から構成される。そして、この高周波回路では、図７（ａ），（ｂ）に示されるように、能動素子Ｑ101のドレインへの印加電圧Ｖｄを一定のままとし、ゲ−トへの印加電圧ＶｇからスイッチＳＷ1によりピンチオフ電圧Ｖｐ(或いはＶｐ以上)に変化させることで、ドレイン電流Ｉｄが遮断され、この結果、休止状態となり、一方ゲ−トへ定常運転レベルの電圧Ｖｇを印加することで、運転状態となる。
【０００４】
図８には、従来の高周波回路において運転／休止の他の切替え方式を説明するための構成、図９には、図８の回路での高周波用能動素子への印加電圧が示されており、この高周波回路では、図８のように、ピンチオフ電圧源ＶＰを用いず、ドレイン電圧源ＶＤのＯＮ／ＯＦＦを切り替えるスイッチＳＷ2が配置される。そして、この場合は、図９に示されるように、ゲート印加電圧Ｖｇを一定のままとし、ドレインへの印加電圧ＶｄをスイッチＳＷ2により切断（ＯＦＦ）することで、ドレイン電流Ｉｄが遮断され、この結果、休止状態となり、一方ドレインへの印加電圧Ｖｄを接続（ＯＮ）することで、運転状態となる。
【特許文献１】特開平５−８３０４１号公報
【特許文献２】特表２００５−９１４９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の図６の高周波回路では、ゲート印加電圧を定常運転レベルの電圧Ｖｇとピンチオフ電圧Ｖｐ（又はＶｐ以上の電圧）とを切り替えることで、回路機能の運転／休止の切替えを行う構造であり、制御に用いられるゲート電圧回路は、通常大きな電流容量を必要としない簡便な回路で実現可能であるという利点がある一方、ドレイン電圧Ｖｄを印加したままの状態で、ゲート印加電圧をピンチオフ電圧Ｖｐ又はそれ以上とすることから、休止時のゲート−ドレイン間の電圧Ｖgdが大きくなり、デバイスによっては寿命に悪影響を与えるという問題があった。
【０００６】
また、従来の図８の高周波回路では、ドレイン電圧Ｖｄの切断によって回路機能の運転／休止の切り替えが行われるが、一般に、高周波用のＦＥＴやＨＥＭＴ等のデバイスは、低ドレイン電圧領域において動作が不安定であり、運転から休止に至る過渡状態或いは休止から運転に至る過渡状態でドレイン電流Ｉｄが流れ、かつ低ドレイン電圧領域を必ず通過するので、運転／休止の切替え時に、発振等による不要信号の発生等の不具合を招くことが多い。
【０００７】
本発明は上記問題点に鑑みてなされたものであり、その目的は、休止時のゲート−ドレイン間の電圧が小さくなるようにして、デバイス寿命の低下をなくし、また運転／休止の切替え時に低ドレイン電圧領域を通過させないようにして、安定したスイッチング動作が可能となる高周波回路のスイッチング方法及び高周波回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明は、高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路のスイッチング方法において、休止状態の上記能動素子のドレインに、定常運転レベルの電圧を印加し、その後、上記能動素子のゲートに、定常運転レベルの電圧を印加することにより、運転に切り替え、運転状態の上記能動素子のゲートに、定常運転レベルの電圧に換えてピンチオフ電圧を印加し、その後、上記能動素子のドレインに印加されている定常運転レベルの電圧を切断することにより、休止に切り替えることを特徴とする。
請求項２の発明は、高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路において、運転切替え時に、上記能動素子のドレイン電圧を切り替え、その後に上記能動素子のゲート電圧を切り替えるためのタイミング信号を発生させ、休止切替え時には、上記ゲート電圧を切り替え、その後に上記ドレイン電圧を切り替えるためのタイミング信号を発生させるタイミング生成回路と、このタイミング生成回路の出力に基づき、運転切替え時に、上記能動素子のドレインに、定常運転レベルの電圧を印加し、その後、上記能動素子のゲートに、定常運転レベルの電圧を印加し、休止切替え時には、運転状態の上記能動素子のゲートに、定常運転レベルの電圧に換えてピンチオフ電圧を印加し、その後、上記能動素子のドレインに印加されている定常運転レベルの電圧を切断する電圧駆動回路と、を設けたことを特徴とする。
【０００９】
本発明の構成によれば、ＦＥＴ，ＭＭＩＣ等の能動素子において、図２に示されるように、ドレインに定常運転レベルの電圧Ｖｄを印加した後、ゲートに定常運転レベルの電圧Ｖｇを印加することで、運転に切り替えられ、一方、電圧Ｖｇが印加されているゲートにピンチオフ電圧Ｖｐを印加した後、ドレインに印加されている電圧Ｖｄを切断することで、休止に切り替えられる。これによれば、休止時に、ドレイン印加電圧が０Ｖとなるので、ゲート−ドレイン間の電圧Ｖgdを小さくすることができ、また運転から休止への切替え時には、低ドレイン電圧領域を通過しないので、スイッチング動作が安定して行われる。
【発明の効果】
【００１０】
本発明によれば、休止時のゲート−ドレイン間の電圧が小さくなるようにして、デバイス寿命の低下をなくすことができ、また運転／休止の切替え時に低ドレイン電圧領域を通過させないようにして、安定したスイッチング動作が可能となるという効果がある。
即ち、近年では、省電力化及び発熱量抑圧の観点から、高周波回路を必要な時間のみ運転状態とし、それ以外の時間は休止状態とする制御が積極的に行われているが、高周波回路に使用される高周波用能動素子、とりわけマイクロ波以上の周波数で使用されるＦＥＴやＨＥＭＴ、或いはこれら能動素子を集積化したＭＭＩＣは、その能力も高く、また使用する周波数が高いが故に、もともと十分な安定度を確保することが難しい。そして、従来では、運転から休止、休止から運転への移行時において、バイアス条件が定常状態と異なり、能動素子が増幅能力を持ったバイアス印加条件下で一般的に動作が不安定になり易い低ドレイン電圧領域（低ドレイン電圧でかつドレイン電流が流れる条件）を通過する。また、休止時にゲート−ドレイン間電圧Ｖgdが大きくなることによって、能動素子の寿命を低下させることになる。
【００１１】
そこで、本発明では、低ドレイン電圧領域を避けて運転と休止を切替え制御することで、スイッチング動作の安定度を高め、また休止時は、切替わり途中を除き、ゲート−ドレイン間Ｖgdを最低限の電圧印加とすることで、高いＶgd値の連続印加で発生するような能動素子の寿命低下を回避するようにしている。
【発明を実施するための最良の形態】
【００１２】
図１には、本発明の実施例に係る高周波回路のスイッチング方法及び高周波回路を実現するための基本的な構成が示され、図２には、実施例の高周波回路で印加されるドレイン電圧及びゲート電圧の波形が示され、図３には、実施例における運転／休止の切替え動作時のバイアス軌跡が示されている。図１に示されるように、実施例の高周波回路は、運転／休止の切替えの制御信号を入力する制御信号検出回路（又はブロック）１、この制御信号検出回路１の出力を入力するゲート電圧印加タイミング発生回路２及びドレイン電圧印加タイミング発生回路３、上記ゲート電圧印加タイミング発生回路２の出力に基づき、ゲートバイアス用電源４からのゲート電圧を出力するゲート電圧スイッチング回路５、上記ドレイン電圧印加タイミング発生回路３の出力に基づき、ドレインバイアス用電源６からのドレイン電圧を出力するドレイン電圧スイッチング回路７及び高周波用能動素子（ＭＥＳＦＥＴやＭＯＳＦＥＴ等のＦＥＴ、ＨＥＭＴ又はＭＭＩＣ等）を含む高周波回路８から構成される。
【００１３】
実施例では、図１に示されるように、ドレイン電圧印加タイミング発生回路３で得られたタイミング信号とドレインバイアス用電源６の出力がドレイン電圧スイッチング回路７へ供給されることで、図２（ａ）のドレイン駆動（印加）電圧が形成され、ゲート電圧印加タイミング発生回路２で得られたタイミング信号とゲートバイアス用電源４の出力がゲート電圧スイッチング回路５へ供給されることで、図２（ｂ）のゲート駆動（印加）電圧が形成され、これらの駆動電圧が高周波回路８へ供給される。
【００１４】
即ち、図２（ａ）のドレイン駆動電圧と図２（ｂ）のゲート駆動電圧は、休止から運転への切替え時には、切断状態（０Ｖ）から定常運転レベルのドレイン電圧Ｖｄをドレインに印加し、その後にピンチオフ電圧Ｖｐから定常運転レベルのゲート電圧Ｖｇをゲートに印加するように構成され、運転から休止への切替え時には、ゲートに印加されている電圧Ｖｇに換えてピンチオフ電圧Ｖｐを印加し、その後にドレインに印加されている電圧Ｖｄを切断するように構成される。
【００１５】
図３には、実施例のスイッチング動作の軌跡図（横軸にドレイン電圧、縦軸にドレイン電流をとったもの）が示されており、運転時動作点Ｐａから休止へ移行する際では、矢印（白抜き）ｙ１のように、ゲート電圧Ｖｇがピンチオフ電圧Ｖｐまで下がり、その後、矢印（白抜き）ｙ２のように、このゲート電圧＝Ｖｐ（ドレイン電流＝０）の位置からドレイン電圧Ｖｄが切断（０Ｖ）される。一方、休止から運転へ移行する際には、上記とは逆に、矢印ｙ２から矢印ｙ１へ向かう動作をすることになる。
【００１６】
従来の図６の回路での切替え時の軌跡は、矢印ｚ１のように、ゲート電圧Ｖｇがピンチオフ電圧Ｖｐまで下がったままとなり、その状態で休止となるので、休止時のゲート−ドレイン間の電圧が大きくなる。また、図８の回路での切替え時の軌跡は、矢印ｚ２のように、Ｖｇはそのままでドレイン電圧が０Ｖまで下がるので、動作が不安定になり易くかつドレイン電流Ｉｄが流れる低ドレイン電圧領域Ｅａを通過する。
【００１７】
これに対し、実施例では、上述のｙ１，ｙ２の軌跡を辿るので、図２のように、休止時のゲート−ドレイン間の電圧Ｖgdが大きくなることはなく、デバイス寿命の低下が抑制され、また低ドレイン電圧領域Ｅａを通過することもなく、安定したスイッチング動作が実現できることになる。
【００１８】
図４には、実施例に係る高周波回路の具体的な構成が示されており、この回路はディプレッション型ＮチャンネルＦＥＴを使用した高周波増幅器である。この回路は、図４に示されるように、運転／休止の切替えの制御信号を入力し、後述する高周波増幅素子Ｑ６に対するゲート電圧及びドレイン電圧の印加タイミングを制御するタイミング生成（シーケンス）回路（ブロック）Ｂ１１、ゲート電圧及びドレイン電圧を駆動するための第１ドライブ回路Ｂ１２と第２ドライブ回路Ｂ１３、そして高周波増幅素子Ｑ（ＦＥＴ）６を有する高周波増幅回路Ｂ１４からなる。
【００１９】
上記タイミング生成回路Ｂ１１において、Ｕ１（ＮＡＮＤゲート），Ｒ（抵抗）１，Ｃ（コンデンサ）１は、遅延時間τ１を発生させ、チャタリングを防止するためのチャタリング防止回路、Ｕ４（単安定マルチバイブレータ），Ｒ２，Ｃ２は、立下り時遅延時間τ２を発生させる制御信号立下り時遅延時間発生回路、Ｕ５（単安定マルチバイブレータ），Ｒ３，Ｃ３は、立上り時遅延時間τ３を発生させる制御信号立上り時遅延時間発生回路、Ｕ２，Ｕ６（ＮＡＮＤゲート）は、増幅素子Ｑ６のゲート制御信号発生回路、Ｕ３（ＮＡＮＤゲート）は、増幅素子Ｑ６のドレイン制御信号発生回路である。なお、上記回路用電源として＋５Ｖが与えられている。
【００２０】
上記第１ドライブ回路Ｂ１２において、Ｒ４，Ｑ１（ＮＰＮトランジスタ），Ｒ６，Ｒ７，Ｑ２（ＰチャンネルＭＯＳＦＥＴ）は、増幅素子Ｑ６のドレイン用電圧スイッチング回路、Ｒ５，Ｄ１（ツェナーダイオード），Ｒ８は、ロジックＩ／Ｏレベルからのレベルシフト回路、Ｒ９，Ｑ３（ＰチャンネルＭＯＳＦＥＴ）は、増幅素子Ｑ６のゲート電圧スイッチング回路である。なお、Ｖggは、増幅素子Ｑ６のゲート電圧用電源及び上記レベルシフト回路用電源であり、Ｖddは、増幅素子Ｑ６のドレイン用電源である。
【００２１】
上記第２ドライブ回路Ｂ１３において、Ｒ１０は、ピンチオフ電圧Ｖｐとゲート電圧Ｖｇの切替え用抵抗、Ｒ１１，Ｒ１２は、ゲート電圧Ｖｇの調整用抵抗、Ｑ４（ＰＮＰトランジスタ）は、ゲート電圧Ｖｇの温度補償用トランジスタ、Ｑ５（ＰＮＰトランジスタ）は、電流ブースト用トランジスタである。
【００２２】
上記高周波増幅回路Ｂ１４において、Ｒ１３，Ｒ１４，Ｒ１５，Ｃ４，Ｃ５，Ｌ（チョーク回路又はコイル）１は、増幅素子Ｑ６のゲートバイアス印加回路、Ｃ６，Ｃ７は、増幅素子Ｑ６の入出力ＤＣカット用コンデンサ、Ｃ８，Ｃ９，Ｃ１０，Ｌ２は、増幅素子Ｑ６のドレインバイアス印加回路、Ｑ６は、ディプレッション型ＮチャンネルＦＥＴからなる増幅素子である。
【００２３】
図５には、図４の実施例回路の主要点(Ａ部〜Ｊ部)におけるタイミングチャートが示されており、実施例では、図５に示されるように、運転／休止の切替え制御信号がタイミング発生回路Ｂ１１へ入力されると、Ａ部では、Ｒ１及びＣ１で生成された遅延時間τ１だけ上記制御信号が遅延した反転信号が出力され、Ｂ部からは上記制御信号が遅延時間τ１だけ遅延した信号が出力される。また、Ｃ部では、上記制御信号の立下り時にＲ２及びＣ２で生成された遅延時間τ２だけ遅延した信号が出力され、Ｄ部では、上記制御信号の立上り時にＲ３及びＣ３で生成された遅延時間τ３だけ遅延した信号が出力される。そして、Ｅ部では、上記Ａ部の出力とＣ部の出力からドレイン制御信号（Ｓ１）が得られ、Ｆ部では、上記Ｂ部の出力とＤ部の出力からゲート制御信号（Ｓ２）が得られる。
【００２４】
上記ドレイン制御信号（Ｓ１）及びゲート制御信号（Ｓ２）は、第１ドライブ回路Ｂ１２に入力されることで、Ｇ部では図示のドレイン電圧駆動信号、Ｉ部では図示のゲート電圧駆動信号が出力される。そして、このドレイン電圧駆動信号に基づいて、増幅回路Ｂ１４の増幅素子Ｑ６のドレインには、Ｈ部に示される波形のドレイン電圧［０Ｖ，＋Ｖｄ（運転時の電圧）］が印加され、また上記ゲート電圧駆動信号が第２ドライブ回路Ｂ１３を介して増幅回路Ｂ１４へ供給されることで、増幅素子Ｑ６のゲートには、Ｊ部に示される波形のゲート電圧［−Ｖｐ（ピンチオフ電圧又はそれ以上の負電圧），−Ｖｇ（Ｑ６運転時の所望のドレイン電流Ｉｄを流すためのゲート電圧）］が供給され、これによって、最終段に示される増幅器の運転（Highレベル）と休止（Lowレベル）の切替えが行われる。
【００２５】
上記のＨ部のドレイン電圧の印加波形とＪ部のゲート電圧の印加波形は、図２で説明したものと同じでとなり、運転への切替え時では、切断状態（０Ｖ）から定常運転レベルのドレイン電圧＋Ｖｄをドレインに印加した後に、ピンチオフ電圧−Ｖｐから定常運転レベルのゲート電圧−Ｖｇをゲートに印加し、休止への切替え時には、ゲートに電圧−Ｖｇに換えてピンチオフ電圧−Ｖｐを印加した後に、ドレインに印加されている電圧＋Ｖｄを切断するように動作する。このようにして、切替えの制御信号に対してタイミング発生回路Ｂ１１で作成されたタイミング差異のある信号を形成することにより、増幅素子Ｑ６の運転から休止への移行時及び休止から運転へり移行時共に、ドレイン印加電圧Ｖｄが低電圧を通過する時は、増幅素子Ｑ６のゲート印加電庄が必ずＶｐとなる動作を実現し、上述した効果が得られることになる。
【００２６】
上記図４の実施例の構成は、一例であり、同様なタイミングシーケンスを実現するように回路を構成することで、本発明の目的を達成することができ、更に能動素子の特性、タイプに違いがあっても、基本的な上記印加タイミングを実現し、能動素子特性に適した電圧レベルを発生する回路とすることで、同様な効果を得ることができる。
【００２７】
また、上記実施例では、能動素子（Ｑ６）をディスクリートデバイスとしているが、この代わりに、多段又は複合能動素子を内蔵したＭＭＩＣで、内部バイアス条件の設定が可能なもの（内部能動素子のゲートバイアスが外部で変更可能な製品）でも、同様に本発明を適用することが可能である。
【産業上の利用可能性】
【００２８】
本発明は、ＦＥＴ、ＨＥＭＴ又はＭＭＩＣ等の能動素子を使用する高周波回路、及びこの高周波回路を内蔵し、この能動素子の動作切替えが行われ、その切替えの際に瞬時に発生する不要信号の出力をシステム動作上、適用法令上又は両方によって許容できないような用途、例えば地上通信や衛星通信に用いる送信機等に利用可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施例に係る高周波回路のスイッチング方法及び高周波回路を実現する基本的な構成のブロック図である。
【図２】実施例の高周波回路で用いられるドレイン駆動電圧及びゲート駆動電圧の波形を示すタイミングチャートである。
【図３】実施例における運転／休止の切替え動作時のバイアス軌跡を示す説明図である。
【図４】実施例に係る具体的な高周波回路の構成を示す回路図[（Ａ），（Ｂ）]である。
【図５】図４の高周波回路の主要点における電圧波形を示すタイミングチャートである。
【図６】従来の高周波回路に用いられる能動素子の動作切替え回路の１つの構成例を示す回路図である。
【図７】図６の高周波回路のおける動作切替えのドレイン印加電圧及びゲート印加電圧の波形を示すタイミングチャートである。
【図８】従来の高周波回路に用いられる能動素子の動作切替え回路の他の構成例を示す回路図である。
【図９】図８の高周波回路のおける動作切替えのドレイン印加電圧及びゲート印加電圧の波形を示すタイミングチャートである。
【符号の説明】
【００３０】
１…制御信号検出回路、 ２…ゲート電圧印加タイミング発生回路、
３…ドレイン電圧印加タイミング発生回路、
５…ゲート電圧スイッチング回路、 ７…ドレイン電圧スイッチング回路、
８…高周波回路、 Ｂ１１…タイミング発生回路、
Ｂ１２…第１ドライブ回路、 Ｂ１３…第２ドライブ回路、
Ｂ１４…高周波増幅回路、 Ｑ６…高周波増幅素子。
【技術分野】
【０００１】
本発明は高周波回路のスイッチング方法及び高周波回路、特にＦＥＴ、ＨＥＭＴ等の能動素子を使用する高周波回路で、この高周波回路の動作切替えを実行するためのスイッチング方法に関する。
【背景技術】
【０００２】
従来から、ディプレッション型、エンハンスメント型を含むＭＥＳＦＥＴやＭＯＳＦＥＴ等のＦＥＴ又はＨＥＭＴ（高電子移動度トランジスタ）等の能動素子、或いはこれらの能動素子を複数内蔵するＭＭＩＣ（マイクロ波モノリシック集積回路）を使用した高周波回路が用いられており、この高周波回路の動作の運転／休止の切替えは、ドレイン電流を遮断することで行われる。
【０００３】
図６には、従来の高周波回路において運転／休止の一つの切替え方式を説明するための構成、図７には、図６の回路での高周波用能動素子への印加電圧が示されており、この高周波回路は、図６のように、高周波用能動素子（ＦＥＴ、ＨＥＭＴ等）Ｑ101、コンデンサＣ101，Ｃ102、チョーク回路（又はコイル）Ｌ101，Ｌ102、ゲート電圧源ＶＧ、ピンチオフ電圧源ＶＰ、ドレイン電圧源ＶＤ及び上記ゲート電圧源ＶＧとピンチオフ電圧源ＶＰを切り替えるスイッチＳＷ1から構成される。そして、この高周波回路では、図７（ａ），（ｂ）に示されるように、能動素子Ｑ101のドレインへの印加電圧Ｖｄを一定のままとし、ゲ−トへの印加電圧ＶｇからスイッチＳＷ1によりピンチオフ電圧Ｖｐ(或いはＶｐ以上)に変化させることで、ドレイン電流Ｉｄが遮断され、この結果、休止状態となり、一方ゲ−トへ定常運転レベルの電圧Ｖｇを印加することで、運転状態となる。
【０００４】
図８には、従来の高周波回路において運転／休止の他の切替え方式を説明するための構成、図９には、図８の回路での高周波用能動素子への印加電圧が示されており、この高周波回路では、図８のように、ピンチオフ電圧源ＶＰを用いず、ドレイン電圧源ＶＤのＯＮ／ＯＦＦを切り替えるスイッチＳＷ2が配置される。そして、この場合は、図９に示されるように、ゲート印加電圧Ｖｇを一定のままとし、ドレインへの印加電圧ＶｄをスイッチＳＷ2により切断（ＯＦＦ）することで、ドレイン電流Ｉｄが遮断され、この結果、休止状態となり、一方ドレインへの印加電圧Ｖｄを接続（ＯＮ）することで、運転状態となる。
【特許文献１】特開平５−８３０４１号公報
【特許文献２】特表２００５−９１４９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の図６の高周波回路では、ゲート印加電圧を定常運転レベルの電圧Ｖｇとピンチオフ電圧Ｖｐ（又はＶｐ以上の電圧）とを切り替えることで、回路機能の運転／休止の切替えを行う構造であり、制御に用いられるゲート電圧回路は、通常大きな電流容量を必要としない簡便な回路で実現可能であるという利点がある一方、ドレイン電圧Ｖｄを印加したままの状態で、ゲート印加電圧をピンチオフ電圧Ｖｐ又はそれ以上とすることから、休止時のゲート−ドレイン間の電圧Ｖgdが大きくなり、デバイスによっては寿命に悪影響を与えるという問題があった。
【０００６】
また、従来の図８の高周波回路では、ドレイン電圧Ｖｄの切断によって回路機能の運転／休止の切り替えが行われるが、一般に、高周波用のＦＥＴやＨＥＭＴ等のデバイスは、低ドレイン電圧領域において動作が不安定であり、運転から休止に至る過渡状態或いは休止から運転に至る過渡状態でドレイン電流Ｉｄが流れ、かつ低ドレイン電圧領域を必ず通過するので、運転／休止の切替え時に、発振等による不要信号の発生等の不具合を招くことが多い。
【０００７】
本発明は上記問題点に鑑みてなされたものであり、その目的は、休止時のゲート−ドレイン間の電圧が小さくなるようにして、デバイス寿命の低下をなくし、また運転／休止の切替え時に低ドレイン電圧領域を通過させないようにして、安定したスイッチング動作が可能となる高周波回路のスイッチング方法及び高周波回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明は、高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路のスイッチング方法において、休止状態の上記能動素子のドレインに、定常運転レベルの電圧を印加し、その後、上記能動素子のゲートに、定常運転レベルの電圧を印加することにより、運転に切り替え、運転状態の上記能動素子のゲートに、定常運転レベルの電圧に換えてピンチオフ電圧を印加し、その後、上記能動素子のドレインに印加されている定常運転レベルの電圧を切断することにより、休止に切り替えることを特徴とする。
請求項２の発明は、高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路において、運転切替え時に、上記能動素子のドレイン電圧を切り替え、その後に上記能動素子のゲート電圧を切り替えるためのタイミング信号を発生させ、休止切替え時には、上記ゲート電圧を切り替え、その後に上記ドレイン電圧を切り替えるためのタイミング信号を発生させるタイミング生成回路と、このタイミング生成回路の出力に基づき、運転切替え時に、上記能動素子のドレインに、定常運転レベルの電圧を印加し、その後、上記能動素子のゲートに、定常運転レベルの電圧を印加し、休止切替え時には、運転状態の上記能動素子のゲートに、定常運転レベルの電圧に換えてピンチオフ電圧を印加し、その後、上記能動素子のドレインに印加されている定常運転レベルの電圧を切断する電圧駆動回路と、を設けたことを特徴とする。
【０００９】
本発明の構成によれば、ＦＥＴ，ＭＭＩＣ等の能動素子において、図２に示されるように、ドレインに定常運転レベルの電圧Ｖｄを印加した後、ゲートに定常運転レベルの電圧Ｖｇを印加することで、運転に切り替えられ、一方、電圧Ｖｇが印加されているゲートにピンチオフ電圧Ｖｐを印加した後、ドレインに印加されている電圧Ｖｄを切断することで、休止に切り替えられる。これによれば、休止時に、ドレイン印加電圧が０Ｖとなるので、ゲート−ドレイン間の電圧Ｖgdを小さくすることができ、また運転から休止への切替え時には、低ドレイン電圧領域を通過しないので、スイッチング動作が安定して行われる。
【発明の効果】
【００１０】
本発明によれば、休止時のゲート−ドレイン間の電圧が小さくなるようにして、デバイス寿命の低下をなくすことができ、また運転／休止の切替え時に低ドレイン電圧領域を通過させないようにして、安定したスイッチング動作が可能となるという効果がある。
即ち、近年では、省電力化及び発熱量抑圧の観点から、高周波回路を必要な時間のみ運転状態とし、それ以外の時間は休止状態とする制御が積極的に行われているが、高周波回路に使用される高周波用能動素子、とりわけマイクロ波以上の周波数で使用されるＦＥＴやＨＥＭＴ、或いはこれら能動素子を集積化したＭＭＩＣは、その能力も高く、また使用する周波数が高いが故に、もともと十分な安定度を確保することが難しい。そして、従来では、運転から休止、休止から運転への移行時において、バイアス条件が定常状態と異なり、能動素子が増幅能力を持ったバイアス印加条件下で一般的に動作が不安定になり易い低ドレイン電圧領域（低ドレイン電圧でかつドレイン電流が流れる条件）を通過する。また、休止時にゲート−ドレイン間電圧Ｖgdが大きくなることによって、能動素子の寿命を低下させることになる。
【００１１】
そこで、本発明では、低ドレイン電圧領域を避けて運転と休止を切替え制御することで、スイッチング動作の安定度を高め、また休止時は、切替わり途中を除き、ゲート−ドレイン間Ｖgdを最低限の電圧印加とすることで、高いＶgd値の連続印加で発生するような能動素子の寿命低下を回避するようにしている。
【発明を実施するための最良の形態】
【００１２】
図１には、本発明の実施例に係る高周波回路のスイッチング方法及び高周波回路を実現するための基本的な構成が示され、図２には、実施例の高周波回路で印加されるドレイン電圧及びゲート電圧の波形が示され、図３には、実施例における運転／休止の切替え動作時のバイアス軌跡が示されている。図１に示されるように、実施例の高周波回路は、運転／休止の切替えの制御信号を入力する制御信号検出回路（又はブロック）１、この制御信号検出回路１の出力を入力するゲート電圧印加タイミング発生回路２及びドレイン電圧印加タイミング発生回路３、上記ゲート電圧印加タイミング発生回路２の出力に基づき、ゲートバイアス用電源４からのゲート電圧を出力するゲート電圧スイッチング回路５、上記ドレイン電圧印加タイミング発生回路３の出力に基づき、ドレインバイアス用電源６からのドレイン電圧を出力するドレイン電圧スイッチング回路７及び高周波用能動素子（ＭＥＳＦＥＴやＭＯＳＦＥＴ等のＦＥＴ、ＨＥＭＴ又はＭＭＩＣ等）を含む高周波回路８から構成される。
【００１３】
実施例では、図１に示されるように、ドレイン電圧印加タイミング発生回路３で得られたタイミング信号とドレインバイアス用電源６の出力がドレイン電圧スイッチング回路７へ供給されることで、図２（ａ）のドレイン駆動（印加）電圧が形成され、ゲート電圧印加タイミング発生回路２で得られたタイミング信号とゲートバイアス用電源４の出力がゲート電圧スイッチング回路５へ供給されることで、図２（ｂ）のゲート駆動（印加）電圧が形成され、これらの駆動電圧が高周波回路８へ供給される。
【００１４】
即ち、図２（ａ）のドレイン駆動電圧と図２（ｂ）のゲート駆動電圧は、休止から運転への切替え時には、切断状態（０Ｖ）から定常運転レベルのドレイン電圧Ｖｄをドレインに印加し、その後にピンチオフ電圧Ｖｐから定常運転レベルのゲート電圧Ｖｇをゲートに印加するように構成され、運転から休止への切替え時には、ゲートに印加されている電圧Ｖｇに換えてピンチオフ電圧Ｖｐを印加し、その後にドレインに印加されている電圧Ｖｄを切断するように構成される。
【００１５】
図３には、実施例のスイッチング動作の軌跡図（横軸にドレイン電圧、縦軸にドレイン電流をとったもの）が示されており、運転時動作点Ｐａから休止へ移行する際では、矢印（白抜き）ｙ１のように、ゲート電圧Ｖｇがピンチオフ電圧Ｖｐまで下がり、その後、矢印（白抜き）ｙ２のように、このゲート電圧＝Ｖｐ（ドレイン電流＝０）の位置からドレイン電圧Ｖｄが切断（０Ｖ）される。一方、休止から運転へ移行する際には、上記とは逆に、矢印ｙ２から矢印ｙ１へ向かう動作をすることになる。
【００１６】
従来の図６の回路での切替え時の軌跡は、矢印ｚ１のように、ゲート電圧Ｖｇがピンチオフ電圧Ｖｐまで下がったままとなり、その状態で休止となるので、休止時のゲート−ドレイン間の電圧が大きくなる。また、図８の回路での切替え時の軌跡は、矢印ｚ２のように、Ｖｇはそのままでドレイン電圧が０Ｖまで下がるので、動作が不安定になり易くかつドレイン電流Ｉｄが流れる低ドレイン電圧領域Ｅａを通過する。
【００１７】
これに対し、実施例では、上述のｙ１，ｙ２の軌跡を辿るので、図２のように、休止時のゲート−ドレイン間の電圧Ｖgdが大きくなることはなく、デバイス寿命の低下が抑制され、また低ドレイン電圧領域Ｅａを通過することもなく、安定したスイッチング動作が実現できることになる。
【００１８】
図４には、実施例に係る高周波回路の具体的な構成が示されており、この回路はディプレッション型ＮチャンネルＦＥＴを使用した高周波増幅器である。この回路は、図４に示されるように、運転／休止の切替えの制御信号を入力し、後述する高周波増幅素子Ｑ６に対するゲート電圧及びドレイン電圧の印加タイミングを制御するタイミング生成（シーケンス）回路（ブロック）Ｂ１１、ゲート電圧及びドレイン電圧を駆動するための第１ドライブ回路Ｂ１２と第２ドライブ回路Ｂ１３、そして高周波増幅素子Ｑ（ＦＥＴ）６を有する高周波増幅回路Ｂ１４からなる。
【００１９】
上記タイミング生成回路Ｂ１１において、Ｕ１（ＮＡＮＤゲート），Ｒ（抵抗）１，Ｃ（コンデンサ）１は、遅延時間τ１を発生させ、チャタリングを防止するためのチャタリング防止回路、Ｕ４（単安定マルチバイブレータ），Ｒ２，Ｃ２は、立下り時遅延時間τ２を発生させる制御信号立下り時遅延時間発生回路、Ｕ５（単安定マルチバイブレータ），Ｒ３，Ｃ３は、立上り時遅延時間τ３を発生させる制御信号立上り時遅延時間発生回路、Ｕ２，Ｕ６（ＮＡＮＤゲート）は、増幅素子Ｑ６のゲート制御信号発生回路、Ｕ３（ＮＡＮＤゲート）は、増幅素子Ｑ６のドレイン制御信号発生回路である。なお、上記回路用電源として＋５Ｖが与えられている。
【００２０】
上記第１ドライブ回路Ｂ１２において、Ｒ４，Ｑ１（ＮＰＮトランジスタ），Ｒ６，Ｒ７，Ｑ２（ＰチャンネルＭＯＳＦＥＴ）は、増幅素子Ｑ６のドレイン用電圧スイッチング回路、Ｒ５，Ｄ１（ツェナーダイオード），Ｒ８は、ロジックＩ／Ｏレベルからのレベルシフト回路、Ｒ９，Ｑ３（ＰチャンネルＭＯＳＦＥＴ）は、増幅素子Ｑ６のゲート電圧スイッチング回路である。なお、Ｖggは、増幅素子Ｑ６のゲート電圧用電源及び上記レベルシフト回路用電源であり、Ｖddは、増幅素子Ｑ６のドレイン用電源である。
【００２１】
上記第２ドライブ回路Ｂ１３において、Ｒ１０は、ピンチオフ電圧Ｖｐとゲート電圧Ｖｇの切替え用抵抗、Ｒ１１，Ｒ１２は、ゲート電圧Ｖｇの調整用抵抗、Ｑ４（ＰＮＰトランジスタ）は、ゲート電圧Ｖｇの温度補償用トランジスタ、Ｑ５（ＰＮＰトランジスタ）は、電流ブースト用トランジスタである。
【００２２】
上記高周波増幅回路Ｂ１４において、Ｒ１３，Ｒ１４，Ｒ１５，Ｃ４，Ｃ５，Ｌ（チョーク回路又はコイル）１は、増幅素子Ｑ６のゲートバイアス印加回路、Ｃ６，Ｃ７は、増幅素子Ｑ６の入出力ＤＣカット用コンデンサ、Ｃ８，Ｃ９，Ｃ１０，Ｌ２は、増幅素子Ｑ６のドレインバイアス印加回路、Ｑ６は、ディプレッション型ＮチャンネルＦＥＴからなる増幅素子である。
【００２３】
図５には、図４の実施例回路の主要点(Ａ部〜Ｊ部)におけるタイミングチャートが示されており、実施例では、図５に示されるように、運転／休止の切替え制御信号がタイミング発生回路Ｂ１１へ入力されると、Ａ部では、Ｒ１及びＣ１で生成された遅延時間τ１だけ上記制御信号が遅延した反転信号が出力され、Ｂ部からは上記制御信号が遅延時間τ１だけ遅延した信号が出力される。また、Ｃ部では、上記制御信号の立下り時にＲ２及びＣ２で生成された遅延時間τ２だけ遅延した信号が出力され、Ｄ部では、上記制御信号の立上り時にＲ３及びＣ３で生成された遅延時間τ３だけ遅延した信号が出力される。そして、Ｅ部では、上記Ａ部の出力とＣ部の出力からドレイン制御信号（Ｓ１）が得られ、Ｆ部では、上記Ｂ部の出力とＤ部の出力からゲート制御信号（Ｓ２）が得られる。
【００２４】
上記ドレイン制御信号（Ｓ１）及びゲート制御信号（Ｓ２）は、第１ドライブ回路Ｂ１２に入力されることで、Ｇ部では図示のドレイン電圧駆動信号、Ｉ部では図示のゲート電圧駆動信号が出力される。そして、このドレイン電圧駆動信号に基づいて、増幅回路Ｂ１４の増幅素子Ｑ６のドレインには、Ｈ部に示される波形のドレイン電圧［０Ｖ，＋Ｖｄ（運転時の電圧）］が印加され、また上記ゲート電圧駆動信号が第２ドライブ回路Ｂ１３を介して増幅回路Ｂ１４へ供給されることで、増幅素子Ｑ６のゲートには、Ｊ部に示される波形のゲート電圧［−Ｖｐ（ピンチオフ電圧又はそれ以上の負電圧），−Ｖｇ（Ｑ６運転時の所望のドレイン電流Ｉｄを流すためのゲート電圧）］が供給され、これによって、最終段に示される増幅器の運転（Highレベル）と休止（Lowレベル）の切替えが行われる。
【００２５】
上記のＨ部のドレイン電圧の印加波形とＪ部のゲート電圧の印加波形は、図２で説明したものと同じでとなり、運転への切替え時では、切断状態（０Ｖ）から定常運転レベルのドレイン電圧＋Ｖｄをドレインに印加した後に、ピンチオフ電圧−Ｖｐから定常運転レベルのゲート電圧−Ｖｇをゲートに印加し、休止への切替え時には、ゲートに電圧−Ｖｇに換えてピンチオフ電圧−Ｖｐを印加した後に、ドレインに印加されている電圧＋Ｖｄを切断するように動作する。このようにして、切替えの制御信号に対してタイミング発生回路Ｂ１１で作成されたタイミング差異のある信号を形成することにより、増幅素子Ｑ６の運転から休止への移行時及び休止から運転へり移行時共に、ドレイン印加電圧Ｖｄが低電圧を通過する時は、増幅素子Ｑ６のゲート印加電庄が必ずＶｐとなる動作を実現し、上述した効果が得られることになる。
【００２６】
上記図４の実施例の構成は、一例であり、同様なタイミングシーケンスを実現するように回路を構成することで、本発明の目的を達成することができ、更に能動素子の特性、タイプに違いがあっても、基本的な上記印加タイミングを実現し、能動素子特性に適した電圧レベルを発生する回路とすることで、同様な効果を得ることができる。
【００２７】
また、上記実施例では、能動素子（Ｑ６）をディスクリートデバイスとしているが、この代わりに、多段又は複合能動素子を内蔵したＭＭＩＣで、内部バイアス条件の設定が可能なもの（内部能動素子のゲートバイアスが外部で変更可能な製品）でも、同様に本発明を適用することが可能である。
【産業上の利用可能性】
【００２８】
本発明は、ＦＥＴ、ＨＥＭＴ又はＭＭＩＣ等の能動素子を使用する高周波回路、及びこの高周波回路を内蔵し、この能動素子の動作切替えが行われ、その切替えの際に瞬時に発生する不要信号の出力をシステム動作上、適用法令上又は両方によって許容できないような用途、例えば地上通信や衛星通信に用いる送信機等に利用可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施例に係る高周波回路のスイッチング方法及び高周波回路を実現する基本的な構成のブロック図である。
【図２】実施例の高周波回路で用いられるドレイン駆動電圧及びゲート駆動電圧の波形を示すタイミングチャートである。
【図３】実施例における運転／休止の切替え動作時のバイアス軌跡を示す説明図である。
【図４】実施例に係る具体的な高周波回路の構成を示す回路図[（Ａ），（Ｂ）]である。
【図５】図４の高周波回路の主要点における電圧波形を示すタイミングチャートである。
【図６】従来の高周波回路に用いられる能動素子の動作切替え回路の１つの構成例を示す回路図である。
【図７】図６の高周波回路のおける動作切替えのドレイン印加電圧及びゲート印加電圧の波形を示すタイミングチャートである。
【図８】従来の高周波回路に用いられる能動素子の動作切替え回路の他の構成例を示す回路図である。
【図９】図８の高周波回路のおける動作切替えのドレイン印加電圧及びゲート印加電圧の波形を示すタイミングチャートである。
【符号の説明】
【００３０】
１…制御信号検出回路、 ２…ゲート電圧印加タイミング発生回路、
３…ドレイン電圧印加タイミング発生回路、
５…ゲート電圧スイッチング回路、 ７…ドレイン電圧スイッチング回路、
８…高周波回路、 Ｂ１１…タイミング発生回路、
Ｂ１２…第１ドライブ回路、 Ｂ１３…第２ドライブ回路、
Ｂ１４…高周波増幅回路、 Ｑ６…高周波増幅素子。
【特許請求の範囲】
【請求項１】
高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路のスイッチング方法において、
休止状態の上記能動素子のドレインに、定常運転レベルの電圧を印加し、
その後、上記能動素子のゲートに、定常運転レベルの電圧を印加することにより、運転に切り替え、
運転状態の上記能動素子のゲートに、定常運転レベルの電圧に換えてピンチオフ電圧を印加し、
その後、上記能動素子のドレインに印加されている定常運転レベルの電圧を切断することにより、休止に切り替えることを特徴とする高周波回路のスイッチング方法。
【請求項２】
高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路において、
運転切替え時に、上記能動素子のドレイン電圧を切り替え、その後に上記能動素子のゲート電圧を切り替えるためのタイミング信号を発生させ、休止切替え時には、上記ゲート電圧を切り替え、その後に上記ドレイン電圧を切り替えるためのタイミング信号を発生させるタイミング生成回路と、
このタイミング生成回路の出力に基づき、運転切替え時に、上記能動素子のドレインに、定常運転レベルの電圧を印加し、その後、上記能動素子のゲートに、定常運転レベルの電圧を印加し、休止切替え時には、運転状態の上記能動素子のゲートに、定常運転レベルの電圧に換えてピンチオフ電圧を印加し、その後、上記能動素子のドレインに印加されている定常運転レベルの電圧を切断する電圧駆動回路と、を設けたことを特徴とする高周波回路。
【請求項１】
高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路のスイッチング方法において、
休止状態の上記能動素子のドレインに、定常運転レベルの電圧を印加し、
その後、上記能動素子のゲートに、定常運転レベルの電圧を印加することにより、運転に切り替え、
運転状態の上記能動素子のゲートに、定常運転レベルの電圧に換えてピンチオフ電圧を印加し、
その後、上記能動素子のドレインに印加されている定常運転レベルの電圧を切断することにより、休止に切り替えることを特徴とする高周波回路のスイッチング方法。
【請求項２】
高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路において、
運転切替え時に、上記能動素子のドレイン電圧を切り替え、その後に上記能動素子のゲート電圧を切り替えるためのタイミング信号を発生させ、休止切替え時には、上記ゲート電圧を切り替え、その後に上記ドレイン電圧を切り替えるためのタイミング信号を発生させるタイミング生成回路と、
このタイミング生成回路の出力に基づき、運転切替え時に、上記能動素子のドレインに、定常運転レベルの電圧を印加し、その後、上記能動素子のゲートに、定常運転レベルの電圧を印加し、休止切替え時には、運転状態の上記能動素子のゲートに、定常運転レベルの電圧に換えてピンチオフ電圧を印加し、その後、上記能動素子のドレインに印加されている定常運転レベルの電圧を切断する電圧駆動回路と、を設けたことを特徴とする高周波回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−１０３７９６（Ｐ２０１０−１０３７９６Ａ）
【公開日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願番号】特願２００８−２７３９０１（Ｐ２００８−２７３９０１）
【出願日】平成２０年１０月２４日（２００８．１０．２４）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
【公開日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願日】平成２０年１０月２４日（２００８．１０．２４）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
[ Back to top ]