【課題】受信動作への切換時に発生するノイズを抑制する。
【解決手段】受信回路１０は、圧電センサ２の受信信号ＳＰ及びＳＮを増幅するアンプ１５と、圧電センサ２の一端とアンプ１５の一端との間に並列接続されて受信動作への切換時に位相をずらしてオンされる複数のトランジスタ１１ａ及び１１ｂ（ないしは１２ａ及び１２ｂ）と、を有する。 （もっと読む）

【課題】より適切に安定した周波数監視を行うことが可能な周波数監視回路を提供する。
【解決手段】ウォッチドッグタイマ回路１６は、キャパシタＣの充放電を行う充放電部１６１と、充電電圧ＶＣを基準電圧Ｖａ〜Ｖｃと比較して比較信号Ｓａ〜Ｓｃを生成する比較部１６２と、クロック信号ＣＬＫの周波数監視結果に応じたリセット信号Ｓ２を出力するリセット出力部１６３と、クロック信号ＣＬＫと比較信号Ｓａ〜Ｓｃに基づいて充放電部１６１とリセット出力部１６３を制御する制御部１６４と、を有し、比較部１６２は、基準電圧Ｖａ〜Ｖｃとして、上限電圧Ｖａと下限電圧Ｖｂのほかに、中間電圧Ｖｃを備えており、制御部１６２は、充電電圧ＶＣと上限電圧Ｖａ及び下限電圧Ｖｂとの比較結果のほか、クロック信号ＣＬＫのパルスエッジ到来時における充電電圧ＶＣと中間電圧Ｖｃとの比較結果に基づいて、リセット信号Ｓ２の論理レベルを決定する。 （もっと読む）

【課題】容量素子を利用したタイマー回路において、容量素子が短絡状態になったことを検出することができるタイマー回路を提供する。
【解決手段】容量素子の充電又は放電が開始されてから、容量素子Ｃの電位と、グランドＧＤＮの電位より高く電源ＶＤＤの電位より低い基準電圧ＶＲＥＦ＿Ｈの電位とを比較して、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿Ｈの電位に到達した場合に、予め定められたタイムアップ信号を出力するコンパレータＣＭＰ１と、容量素子Ｃの電位が、グランドＧＮＤの電位より高く基準電圧ＶＲＥＦ＿Ｈの電位より低い基準電圧ＶＲＥＦ＿Ｓの電位より高くなるように制御する制御部と、容量素子Ｃの電位と基準電圧ＶＲＥＦ＿Ｓの電位とを比較して、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿Ｓの電位より低くなった場合に、前記容量素子の短絡状態が検出された旨を示す短絡検出信号を出力するコンパレータＣＭＰ２と、を備える。 （もっと読む）

【課題】回路に設けた容量をソフトスタート機能と共用可能でき、タイマ時間の設定の自由度が高くて精度の良いタイマ機能を実現可能な信号生成回路を提供する。
【解決手段】電流供給回路11から供給する電流Issを、回路に設けた共用する容量(Css)12に供給するとともに、差動増幅器21の比較入力としてクランプ回路20に加える。クランプ回路20は、容量(Css)12の電流供給回路11側端子電圧Vssとソフトスタート完了指示電圧Vc10を比較することにより、端子電圧Vssがソフトスタート完了電圧Vc1を上回った場合に、容量(Css)12に供給される電流Issを全て引き込むようしてクランプ機能を働かせる。クランプ回路20がクランプ作動状態に入る少し前に、差動増幅器21の出力Vo1が単相増幅器31のしきい値電圧Vtaを過ぎると、電流Issの切り替え(電流値Iss1から電流値Iss2への切り替え)が行われる。 （もっと読む）

【課題】単調に減衰するだけの出力電圧特性に比べて、急峻に減衰した後に緩やかに減衰する出力電圧特性が得られる時定数回路等を提供する。
【解決手段】時定数回路１０は、抵抗素子１１１と容量素子１２１との並列回路１３１，…が第一の端子１４と第二の端子１５との間に複数直列に接続されて成る直並列回路１６と、第二の端子１５に接続された第三の端子１７と第四の端子１８との間に接続された分圧用抵抗素子１９と、を備えている。並列回路１３１は抵抗素子１１１と容量素子１２１とから成り、並列回路１３２は抵抗素子１１２と容量素子１２２とから成り、・・・、並列回路１３ｎは抵抗素子１１ｎと容量素子１２ｎとから成る。ｎは、並列回路１３１〜１３ｎの数であり、２以上の整数である。 （もっと読む）

【課題】休止時のゲート−ドレイン間の電圧が小さくなるようにし、また運転／休止の切替え時に低ドレイン電圧領域を通過させないようにする。
【解決手段】高周波回路に含まれる能動素子に対し駆動電圧を与えることにより、この能動素子の運転と休止を切り替える高周波回路及びそのスイッチング方法で、休止状態の能動素子のドレインに、定常運転レベルの電圧Ｖｄを印加し、その後、能動素子のゲートに、定常運転レベルの電圧Ｖｇを印加することにより運転に切り替え、一方、運転状態の能動素子のゲートに、定常運転レベルの電圧Ｖｇに換えてピンチオフ電圧Ｖｐを印加し、その後、能動素子のドレインに印加されている定常運転レベルの電圧Ｖｄを切断することにより、休止に切り替える。 （もっと読む）

【課題】負荷短絡状態を検出することで、負荷短絡に起因する焼損を回避する。
【解決手段】半導体集積回路２０は、負荷２４に接続され、かつ負荷２４を介して電源Ｖｃｃを受ける端子Ｔ３と、電源Ｖｓｓを受ける端子Ｔ４と、電源Ｖｃｃを用いて、電源Ｖｒｅｇを生成するレギュレータ３０と、電源Ｖｒｅｇが供給されるセンサ２１からの検知信号に基づいて、電源Ｖｃｃを降下電圧Ｖｄｅｓ以下に設定するシャント回路３２と、シャント回路３２によるシャント動作時に、負荷２４が短絡したか否かを判定し、かつ負荷２４が短絡したと判定した場合に負荷２４が短絡したことを示す出力信号ＳＴＰを出力する保護回路３３とを含む。 （もっと読む）

【課題】時定数回路を備える半導体装置の回路面積を縮小する。
【解決手段】制御端子Ｐ１は、外部抵抗Ｒ１０が接続されるとともに、時定数キャパシタＣ１０が接続される。制御部１０は、制御電圧Ｖ１をしきい値電圧Ｖｔｈ３と比較し、比較結果に応じて本半導体装置１００の機能を切り替える。充放電回路１４は、制御端子Ｐ１に接続される時定数キャパシタＣ１０を充電または放電する。半導体装置１００は、充放電回路１４による充電または放電に応じて変化する制御端子Ｐ１の電圧を、時定数電圧Ｖ２として利用する。 （もっと読む）

【課題】小さなコンデンサ容量で精度良く長時間設定のできるタイマー回路を実現する。
【解決手段】本発明のタイマー回路は、周期的にオン/オフを繰り返すスイッチ制御信号Ｖｏｓｃに基づいて断続的に一定値の電流Ｉｒｅｆ２を生成し出力する定電流源１１と、一端が定電流源１１の出力に接続され、他端がＶｓｓに接続され、定電流源１１からの出力電流Ｉｒｅｆ２の電荷を蓄積するコンデンサＣ２と、コンデンサＣ２の両端の電圧Ｖｃ２を入力回路しきい値と比較するインバータＩＮＶ１を有する。 （もっと読む）

【課題】電源電圧などのばらつきがあっても、パワーゲーティング実行の際、消費電力を抑制するために、その開始タイミングを従来よりも精度よく決定可能な半導体集積回路装置を提供する。
【解決手段】パワーゲーティングのための回路が設けられ、動作状態および低リーク状態の間を移行可能な被制御回路と、低リーク状態への変化の際に消費される電力に対応する電荷を蓄積可能な容量部、外部から受信する制御信号が低リーク状態への移行を指示するものであると容量部に電流を供給する電流源、電流源から供給される電流により容量部の電位が基準電位に達したときをパワーゲーティングの開始タイミングとして決定する比較器、および制御信号により比較器を電源と接続する電流遮断用スイッチを含むモニタ回路と、比較器の出力に基づいて前記被制御回路の状態を制御する制御回路とを有する。 （もっと読む）

【解決手段】本発明は、その誘電体がリークを示す少なくとも１つの容量性素子(C1,C2) と、残留電荷を読み取るための絶縁された制御ターミナル(5) を含むトランジスタとを備えたタイプの時間測定のための電荷保持電子要素(10)を読み取るための方法及び回路に関し、前記読み取り回路は、第１タイプの少なくとも１つのトランジスタ(P1,P2) と、第２タイプの１つのトランジスタ(N3,5)とを夫々含む、２つの供給ターミナル間の２つの平行な分岐を備えており、前記分岐の一方の第２タイプのトランジスタは、読み取られるべき前記要素のトランジスタから構成されており、前記分岐の他方の第２タイプのトランジスタは、該トランジスタの制御ターミナルでステップ信号(V_DAC)を受けており、第１タイプのトランジスタの夫々のドレインは、比較器(135) の夫々の入力に接続されており、比較器の出力(OUT) が、電荷保持要素における残留電圧の表示を与える。
（もっと読む）

【課題】パワーオフ時の誤動作を防止可能な放電順序制御回路を提供する。
【解決手段】外部電源ＶＤＤにより生成される複数の内部電源ＶＡＡ，ＶＩＮＴの放電順序を制御する放電順序制御回路であって、外部電源ＶＤＤの電位から供給された電荷を蓄積するプール回路１００と、最終段のインバータＩＮＶ２０のみをＲＣ遅延を発生させるインバータとしたインバータ列ＩＮＶ２１，ＩＮＶ２２，ＩＮＶ２０を含み、外部電源ＶＤＤを立ち下げたときに生成される放電信号を、プール回路１００に蓄積された電荷を用いて遅延させる第１の遅延回路（ＶＩＮＴ回路）１２０と、第１の遅延回路１２０の最終段のインバータＩＮＶ２０の出力ノードＮ２２にゲートが直接接続され、複数の内部電源ＶＡＡ，ＶＩＮＴのうち一の内部電源ＶＩＮＴにドレインが接続され、接地電位ＶＳＳにソースが接続された放電トランジスタＱ２３とを備える。 （もっと読む）

【課題】負荷（５０６）にかかる電圧をランピングするための回路及びシステムを提供する。
【解決手段】ランプ上昇波形を発生するためにコンデンサ（５０１）に充電する充電回路（５００）を含む。回路（５１１）は、選択的に、ランプ上昇モードの間に、負荷（５０６）から第一ドライバ（５１０）を切り離し、そして通常動作モードの間に、負荷（５０６）と第一ドライバ（５１０）を結合する。ランプ上昇ドライバ（５０７ａ）は、充電回路（５００）により発生したランプ上昇波形に応答して、負荷（５０６）にかかる電圧をランプ上昇するためにランプ上昇モードの間に、負荷（５０６）と選択的に結合する。放電回路（５０３ｄ，５１４ａ，ｂ）は、パワーダウン波形を発生するためにコンデンサ（５０１）を放電する。回路（５１１）は、出力負荷（５０６）に介する電圧のランプ下降の間に、出力負荷（５０６）から第一ドライバ（５０１）を選択的に切り離す。 （もっと読む）

【課題】動作周波数の向上と安定化を図ることができるＷＤＴ回路を提供する。
【解決手段】入力バッファ２は入力するクロックを正相クロックと逆相クロックに変換し、ピークホールド回路11は正相クロックを遅延させる。可変容量素子３はその遅延量を定める。NAND回路４は逆相クロックとピークホールド回路の出力との否定論理積演算を行い、平均値検出回路９はNAND回路の出力の平均値を検出する。制御回路10は検出された平均値が低下するにつれて可変容量素子の静電容量値を大きくするように制御する。２段のＴ−フリップフロップ６，７は、クロックと略同じ周波数のクロックを出力するタイマー発振器５からのクロックを入力としたトグル動作を行いNAND回路の出力でリセットされる。 （もっと読む）

【課題】 各温度で最適なデッドタイムを得ることができる温度特性調整機能を有し、又は、回路が大型化しコスト的に不利になることが無く、又は、デッドタイムの高精度な制御が可能なデッドタイム制御回路を提供する。
【解決手段】 基準電圧発生回路１と、オペアンプ２、トランジスタ１１と抵抗３からなる電圧−電流変換部１０と、カレントミラーと、遅延回路８及びＡＮＤ回路９とを具備するデッドタイム制御回路において、負の温度特性を有する基準電圧発生回路１の出力電圧を電圧−電流変換部１０によって電流変換し、その電流をカレントミラーによって伝達し、遅延回路８を構成する少なくとも１つのインバータに流れる電流を制御している。 （もっと読む）

プロセス、電圧及び温度の変動に起因して回路網（４１４）の時定数偏差を調整して雑音を無くす方法及び装置を提供する。当該装置（４００）は、デジタル時定数が回路網（４１４）の公称時定数に対して相関されるクロック基準手段（４０４）を備える。相関されたデジタル時定数は、回路網（４１４）に印加され、そして出力充電／放電波形スイングが、所定の基準電圧と比較される。当該充電／放電波形スイングが基準電圧と一致しない場合、オフセット信号を発生する。オフセット信号が、制御回路（４０２）に印加され、当該制御回路（４０２）は、対応の同調信号を発生する。同調信号は、回路網（４１４）に印加されて、一致が達成されるまで内部部品を増分的又は減分的に調整する。当該装置（４００）は、内蔵型で自己試験型のデジタル時定数トラッキング回路として構成されることでき、且つＩＣチップ上に回路網（４１４）と一緒に統合化されることができる。
（もっと読む）

【課題】スイッチング素子を強制的に遮断する際、誘導負荷に発生する過電圧を簡単な回路構成で抑制する技術を提供する。
【解決手段】ＩＧＢＴ１（スイッチング素子）のゲートにゲート放電抵抗部１０１を接続する。タイマー回路７の出力がゲート放電抵抗部１０１及びゲート駆動回路９の入力に接続されている。タイマー回路７は、ＩＧＢＴ１をオン状態に駆動するオン信号の入力が所定時間以上継続すると、Ｈレベルの信号をゲート放電抵抗部１０１及びゲート駆動回路９に出力する。ゲート駆動回路９は、タイマー回路７からの信号に基づいてＩＧＢＴ１をオフ状態に駆動する。ゲート放電抵抗部１０１は、抵抗値を抵抗４の抵抗値から抵抗４と抵抗５の合成抵抗で与えられる抵抗値に変更する。 （もっと読む）

【課題】小さい回路構成で長い時間の信号を発生することが可能なタイマー回路を提供する。
【解決手段】半導体集積回路に用いられるタイマー回路１において、入力端Ａおよび出力端Ｂの間に接続されたコンデンサ２１とコンデンサ２１および出力端Ｂにコレクタが接続されたカレントミラー回路４の出力側トランジスタ１１とを設けたタイマー部２と、カレントミラー回路の入力側トランジスタ１２と入力側トランジスタ１２のコレクタに接続された時間調整用の定電流源であるバイアス回路用カレントミラー回路５とを設けた時間調整部３とを備えたことを特徴とする。 （もっと読む）