データ保持モードのために回路をパワー・ダウンする方法は、電源電圧ノードを能動状態の電源電圧レベルから非能動状態の電源レベルに変更する工程と、Ｐチャネル・デバイスのソースを電源電圧ノードに接続する工程と、Ｐチャネル・デバイスのバック・ゲートに保持用電源電圧レベルを供給する工程と、Ｐチャネル・デバイスのドレイン電圧を保持用電源電圧レベルとは異なる基準電圧レベルに変更する工程と、Ｐチャネル・デバイスのゲート電圧を基準電圧レベルに変更する工程とを含む。
（もっと読む）

【課題】回路電源を高速化または低電圧化しても安定な動作が可能で、高速化または低消費電力化に適した信号伝送回路を提供する。
【解決手段】複数の単位回路で構成され、駆動パルスに従って単位回路からパルス電圧が順次出力される。単位回路は、駆動パルスをドレインに入力して、パルス電圧としてソースから出力する第１の出力トランジスタ（Ｔ１２）と、第１の出力トランジスタのゲートとソースとの間に接続された第１のブートストラップ容量（Ｃ１１）と、第１のブートストラップ容量を充電するために、ソースが第１の出力トランジスタのゲートに接続され、ドレインが電源線または接地線あるいは充電パルス線に接続された充電トランジスタ（Ｔ１１）と、一端が充電トランジスタのゲートに接続された第２のブートストラップ容量（Ｃ２２）とを備える。 （もっと読む）

小型でかつ広帯域な特性を持つ移相回路を提供するもので、スルーとキャパシタンスの容量とを切り替える第１のスイッチング素子と、スルーとグランドに対するキャパシタンス
の容量とを切り替える第２のスイッチング素子と、インダクタンスをもつ第１および第２のインダクタとを備え、第１と第２のスイッチング素子の一端同士を第１のインダクタで接続し、第１と第２のスイッチング素子の他端同士を第２のインダクタで接続し、第１のスイッチング素子の一端を高周波信号入力端子に接続し、第１のスイッチング素子の他端を高周波信号出力端子に接続して、定の条件をを満たす移相器を構成する。 （もっと読む）

本発明は複数の誘導負荷を制御する装置に関する。この装置は、
複数の制御段から成る少なくとも１つの第１のグループと、
前記グループの制御段に共通した再導通化回路とを有しており、
前記制御段の各々は、
− 誘導負荷のためのボンディングパッドと、
− 導通化信号のための受信入力側と、
− 前記受信入力側に接続された制御電極と前記ボンディングパッドに接続された出力電極とを有するスイッチと、
− 前記ボンディングパッドに印加された電圧を測定し、該電圧がイネーブルレベルに達した場合にイネーブル信号を発生させるイネーブル回路を有しており、
前記再導通化回路は、前記グループの制御段のボンディングパッドにおける電圧を前記グループの各制御段のイネーブルレベルよりも高い共通のレベルに制限し、前記制御段のうちの１つのイネーブル回路がイネーブル信号を発生した場合に、導通化信号を該制御段のスイッチの制御電極に印加する。
本発明は、特に、ボンディングパッドに接続された負荷に対して同じ給電持続時間を保証するために使用することができる。
（もっと読む）

不揮発性メモリなどの装置のための高電圧駆動回路。ここでは、低電圧ドライバが２つの異なる態様で高電圧ドライバと組み合わせられる。１つには、入力非依存型の実施例があり、低電圧ドライバ（Ｑ７，Ｑ８）が、高電圧ドライバと直接並列に接続され、これにより、高電圧動作のために高電圧信号パスを提供し、低電圧動作のために低電圧信号パスを提供する。代替の部分的入力依存型実施例では、低電圧ドライバが高電圧ドライバ（Ｑ９，Ｑ１０）の出力に接続され、これが部分的レベルシフタ（Ｑ１，Ｑ６）を有することができる。この低電圧ドライバ（Ｑ９，Ｑ１０）の出力は、全体のステージの出力端子を形成し、部分的レベルシフタ（Ｑ１，Ｑ６）が正又は負のレベルシフトの高電圧ドライバであるかどうかに基づいて、プルアップ／プルダウントランジスタ（Ｑ１１）を有する。

（もっと読む）

携帯電子機器（１０２）には周辺コンポーネント（１０４）が取り付けられ、この周辺コンポーネント（１０４）はオプション選択回路を使用して周辺コンポーネントのオプションクラスを示す。オプション選択回路は、携帯電子機器に割り込みを生成し、次いで種々のオプション論理ラインの論理レベルの変更により、オプションクラスを決定する。オプション選択ラインのうちの一つの論理状態の反転が検知されると、携帯電子機器はオプション選択回路のプレゼンスを知り、従って周辺コンポーネントのオプションクラスを決定する。
（もっと読む）

【課題】ＣＭＯＳインバータの貫通電流は、このインバータを用いた装置の電力消費量を増大させ、特に携帯機器においては電池の寿命を短くする。
【解決手段】従来のＣＭＯＳインバータと同じ回路のＰ-ＭＯＳＴＱ１のソースＳ回路に、別のＰ-ＭＯＳＴＱ３を直列に追加接続し、そのゲートと回路の入力端間を遅延回路Ｚ１で接続し、また、前記ＣＭＯＳインバータのＮ-ＭＯＳＴＱ２のソース回路に、別のＮ-ＭＯＳＴＱ４を直列に追加接続してそのゲートと回路の入力端間を遅延回路Ｚ２で接続した回路構成にする。 （もっと読む）

【解決手段】ハーフブリッジスイッチング回路で使用するためのブートストラップダイオードエミュレータ回路が提供される。スイッチング回路は、負荷ノードにおいてトーテムポール構造の形で互いに繋がれているトランジスタと、これらのトランジスタを駆動するための駆動回路と、高圧側駆動回路に電力を供給するためのブートストラップコンデンサとを含む。ブートストラップダイオードエミュレータ回路は、ゲート、バックゲート、ソース、およびドレインを有し、そのドレインを高圧側供給ノードに結合され、そのソースを低圧側供給ノードに結合されているＬＤＭＯＳトランジスタと、ＬＤＭＯＳトランジスタのゲートに電気的に結合されているゲート制御回路と、ＬＤＭＯＳトランジスタのバックゲートに電気的に結合されているダイナミックバックゲートバイアス回路とを備える。ダイナミックバックゲートバイアス回路は、ＬＤＭＯＳがオンにされたときに、ＬＤＭＯＳトランジスタのドレインの電圧に近いけれども同電圧よりも僅かに低い電圧をＬＤＭＯＳトランジスタのバックゲートに印加することによって、ＬＤＭＯＳトランジスタのバックゲートを動的にバイアスするように動作可能である。 （もっと読む）

【課題】誘導負荷５４の遮断時の誘導電圧の大きさを監視することにより、誘導負荷５４をフェイルセイフな方法で遮断する。
【解決手段】入力側の遮断信号２０，２２または２４を受信すれば少なくとも１つのスイッチング素子２６により負荷５４を遮断する。遮断時に負荷５４において誘導電圧Ｕ_ｉが発生するが、この誘導電圧Ｕ_ｉは閾値スイッチ３８，４０，４１，４４により制限されている。閾値スイッチ３８，４０，４２，４４は、監視回路６８，７０により監視されており、閾値スイッチ３８，４０，４２，４４の１つが故障すれば監視回路６８，７０において誤差信号が発生する。 （もっと読む）

第１のトランジスタ（１）及び第２のトランジスタ（２）を有するアナログ双方向スイッチ（２０）は、スイッチ（２０）の入力部又は出力部における信号電圧がスイッチ（２０）を動作するのに使用される供給電圧を超過する場合に悪く機能する。スイッチ（２０）に回路（２１）を設けることにより、第２のトランジスタ（２）に向かうことになる第２の制御信号（“ｆ”）は、もはや第１のトランジスタ（１）に向かうことになる第１の制御信号（“ｅ”）を単に反転することにより生成されないが、第１の制御信号（“ｅ”）に応答してスイッチ（２０）の入出力部における入出力信号（“ｚ”）を考慮することにより生成される。回路（２１）は、固定値又は入出力信号（“ｚ”）の値のいずれかを持つ第２の制御信号（“ｆ”）を生成する生成器（２２）を有し、入出力信号（“ｚ”）を生成器（２２）に供給する検出器（２３）を有する。他の回路（２４）は、第２のトランジスタ（２）に向かうことになるバックゲート信号（“ｂｇ”）を生成する他の生成器を有する。
（もっと読む）

【解決手段】信号のダイナミックレンジを増加するための複数の信号利得を有するデータ信号増幅及び処理回路が与えられる。入力データ信号は複数の信号利得に従って処理される。生成された信号は複数の信号値を有し、所定の下側及び上側閾値と比較される。所望の出力信号は、最大値が所定の下側閾値を横切らない場合には最大サンプル信号値であり、複数のサンプル信号値の内の隣接する大きいものが所定の上側閾値を横切る場合には最小サンプル信号値であり、一対のサンプル信号値の大きい方が所定の上側閾値を横切りかつ小さい方の値が所定の下側閾値を横切らない場合には複数のサンプル信号値の内の相互に隣接する一対の小さい方であり、大きい方の値が所定の下側閾値を横切りかつ所定の上側閾値を横切らない場合には一対のサンプル信号値の小さい方と大きい方との組み合わせである。 （もっと読む）

共振ゲート・ドライバ回路は、例えばＭＯＳＦＥＴの効率的なスイッチングを実現する。しかし、共振ゲート・ドライバ回路の動作は、しばしば、高いスイッチング周波数が必要とされる応用分野を可能としない。本発明によれば、共振ゲート・ドライバ回路のインダクタのプリチャージが実行される。これは、ＭＯＳＦＥＴの非常に効率的かつ高速な動作を可能にする。
（もっと読む）

増幅回路はキャパシタ構造（４２）と切替装置とを備える。キャパシタ構造は、電圧依存性静電容量を有する第一のキャパシタ（Ｃ_２）と第二のキャパシタ（Ｃ_１）（これもまた電圧依存性としてよい）とを有する。同回路は２つのモードで、すなわち少なくとも第一のキャパシタの一端子に入力電圧が提供される第一のモードと、切替装置によって第一及び第二のキャパシタ同士の間で電荷の再配分が起こることにより、第一のキャパシタにかかる電圧が変化し第一のキャパシタの静電容量が減少し、出力電圧が第一のキャパシタにかかる電圧に依存する第二のモードとで、動作可能である。本発明は電圧制御静電容量をキャパシタ間の電荷共有と併せて使用するものであり、これにより、結果的に電圧増幅特性が提供される。よってこの機構は、アナログ電圧の増幅に、または固定レベル（すなわちデジタル電圧）の昇圧に利用できる。よって本発明の回路は、レベルシフトまたは増幅のために、例えばアクティブマトリクスアレイ装置のピクセルでの用途に使用できる。
（もっと読む）

通常、並列なMOSFETは、電源用途において単一のゲート信号で駆動されるため、MOSFET間のカレントシェアリングが個々のMOSFETの特性に関して自動的に規定される。これは、MOSFET間の電流分布の大規模な非均一性をもたらす可能性がある。本発明によれば、MOSFETのオン抵抗の個々の制御が与えられ、このことが、並列化されたMOSFET間での改善されたカレントシェアリングを可能にする。
（もっと読む）

【解決手段】本発明のスイッチ回路は、分離チャンネルの一部を供給する第１差動増幅器対（Ｑ１，Ｑ２）と、送信チャンネルの一部を供給する第２差動増幅器対（Ｑ３，Ｑ４）と、送信チャンネル又は分離チャンネルのいずれかを選択する制御バイアスを供給する第３差動増幅器対（Ｑ５，Ｑ６）とを具備する。このスイッチ回路は、500μm×250μmの小寸法でありながら、15ＧHz〜26ＧHzレンジにわたる入力及び出力間に35dBの分離を提供する。
（もっと読む）

ＤＣ−ＤＣ変換器は、入力端子（３７）と接地端子（３８）との間に直列に接続された２つの電界効果トランジスタ（３５，３６）を有する。両方のトランジスタ（３５，３６）がオフとなるときの不感時間の調整は、トランジスタ（３５，３６）の一方又は双方のドレイン（３９，４４）及びソース（４３，４０）に直接かけられてケルビンフィードバック接続部（７１，７２，６７，６８）を設けることによって行い、信号ラインの抵抗及びインダクタンスを回避するようにしている。
（もっと読む）

【課題】 フィールドスルー電荷補償機能を備えるアナログスイッチにおいて、半導体製造工程の誤差によらず、スィッチング用のＭＯＳトランジスタのフィールドスルー電荷を安定に補償し、アナログスイッチ動作時の入出力間の誤差を低減できる構造を実現する。
【解決手段】 入力端子ＩＮと出力端子ＯＵＴの間に同一サイズの２つのトランジスタ１ａ、１ｂを、電気的に並列に、また物理的には相対するように配置し、トランジスタ１ａ、１ｂの入力端子ＩＮ側に、トランジスタ１ａ、１ｂと同一サイズで、そのソースとドレインを共通接続されたトランジスタ２を配置し、トランジスタ１ａ、１ｂの出力端子ＯＵＴ側に、トランジスタ１ａ、１ｂと同一サイズで、そのソースとドレインを共通接続されたトランジスタ３を配置し、製造工程の誤差によって、位置ずれが発生しても、トランジスタ１ａ、１ｂのソース側の寄生容量の総和および、ドレイン側の寄生容量の総和が不変であるようにし、トランジスタ１ａ、１ｂのスィッチング動作に伴うフィールドスルー電荷の補償が、設計通りにできるようにした。 （もっと読む）