【課題】ｎＡ級の微少電力発電器からの電荷を蓄電する蓄電システムの電荷電位をｎＡ以下の動作電流で電圧検知する。
【解決手段】ダイオード接続した複数のＭＯＳトランジスタを直列接続して２つの電源端子間に接続し、電源電圧の分圧により生成された各電位を直列接続された複数の電流源ＭＯＳトランジスタのゲート端子にそれぞれ入力し、電流源トランジスタからの電流を電源電圧の分圧により生成された電位の１つが各ゲート端子に入力された第１のＭＯＳトランジスタペアで２つに分流し、分流された電流をクロスカップル接続された第２のＭＯＳトランジスタペアで電位に変換し、第１のＭＯＳトランジスタペアの一方のゲート端子とドレイン端子をそれぞれ２つの出力端子に接続し、２組のＭＯＳトランジスタペアのうち少なくとも１方のトランジスタペアのゲートのサイズを不揃いにする。 （もっと読む）

【課題】簡単な構成でセルフミキシング信号の発生を低減する高周波スイッチ及びこれを用いた受信回路を提供する。
【解決手段】ゲート端子が入力端子側に接続され、ドレイン端子が出力端子側に接続され、ソースが接地された電界効果トランジスタと、前記電界効果トランジスタのゲート端子側に接続されるゲートバイアス電圧調整手段とドレイン端子側に接続されるドレインバイアス電圧調整手段の少なくともいずれか一方を備え、前記ゲート端子と入力端子との間及び前記ドレイン端子と出力端子との間の少なくともいずれか一方に整合回路を備え、導通状態における反射特性と前記遮断状態における反射特性とが略等しくなるように、スイッチを構成している。 （もっと読む）

【課題】電磁波による誤動作を低減することのできる入力回路および半導体集積回路の提供を図る。
【解決手段】入力端子２に供給される入力信号を受け取る入力回路１０ａであって、一端が前記入力端子に接続された容量４２と、前記入力信号を、当該入力信号と同じ正論理の信号に変換し、前記容量の他端に供給して駆動する容量駆動回路５１，５２，４１と、を有するように構成する。 （もっと読む）

【課題】過電流検出値が出力電圧によって増大しない保護装置を提供する。
【解決手段】外部入力端子と外部出力端子との間に接続されたドライバトランジスタ３を制御することにより、過電流を制限する過電流保護装置であって、ドライバトランジスタと並列に接続されて所定の比率の電流を流す第１センストランジスタ４と、第１センストランジスタと外部入力端子との間に接続されたセンス抵抗５と、センス抵抗の電圧値を所定の第１バイアス電圧と比較する比較器６とを備え、比較器の出力に基づいてドライバトランジスタのゲート電圧を制御する過電流制限回路１００と、ドライバトランジスタのドレイン−ソース間の電位差と、所定の第２バイアス電圧とを比較することにより、ドライバトランジスタのゲート電圧を制御する過電流検出回路１０１と、を有する。 （もっと読む）

【課題】保護回路において、所望の遅延時間を実現する。また、遅延回路の小型化を図り、消費電力を低減させる。
【解決手段】遅延回路１００は、第１のインバータ１０１〜第３のインバータ１０３、第４のｐチャネルＭＯＳＦＥＴ７、第４のｎチャネルＭＯＳＦＥＴ８、遅延抵抗１２１およびキャパシタ１２２で構成されている。遅延抵抗１２１は、第１のインバータ１０１の出力端子と第２のインバータ１０２の入力端子の間に接続されている。第４のｎチャネルＭＯＳＦＥＴ８のゲート端子は、遅延抵抗１２１と第２のインバータ１０２の入力端子の間のノード１１３に接続されている。第４のｎチャネルＭＯＳＦＥＴ８のゲート端子とドレイン端子の間には、キャパシタ１２２が接続されている。第４のｎチャネルＭＯＳＦＥＴ８の帰還容量を用いることで、キャパシタ１２２の容量を、キャパシタ１２２の物理的な静電容量よりも擬似的に大きくする。 （もっと読む）

【課題】許容電力と挿入損出との特性を両立させるとともに、アンテナスイッチ回路の小型化を可能とし、且つスイッチング状態の更なる安定化を図ることができるようにする。
【解決手段】本発明によるアンテナスイッチ回路は、送信ポートとアンテナポートとの間に直列に接続された直列トランジスタ回路と、前記送信ポートと前記アンテナポートとの間に並列に接続された並列トランジスタ回路と、前記送信ポートと前記並列トランジスタ回路との間に設けられ、インピーダンス変換を行うことによって、前記送信ポートから入力された送信信号の電圧振幅を所定の変換比率で縮小するインピーダンス変換回路とを備え、前記インピーダンス変換回路は、前記並列トランジスタ回路に出力される端子間電圧が当該並列トランジスタ回路の閾値以下となるように前記所定の変換比率が設定されていることを特徴とする。 （もっと読む）

【課題】 線形サンプリングスイッチ
【手段】 サンプリング回路はｐチャネル及びｎチャネル電界効果トランジスタ（ＦＥＴ）で構成される。ｐチャネルＦＥＴ（４２）のソースノードはｎチャネルＦＥＴ（４０）のドレインノードに結合され、ｐチャネルＦＥＴ（４２）のドレインノードはｎチャネルＦＥＴ（４０）のソースノードに結合される。サンプリングクロックは各ＦＥＴのゲートノードに結合される。線形サンプリング回路の第１の側はアナログまたはＲＦ信号源に接続され、そして線形サンプリング回路の向う側は保持キャパシタ（４４）に接続される。ｎチャネルＦＥＴはｎチャネル幅を有する。ｐチャネルＦＥＴはｐチャネル幅を有する。結果としてスイッチのオン抵抗の線形性を増加させるために、ｐチャネル幅はｎチャネル幅よりも大きい。 （もっと読む）

【課題】主に自動車のドアの施解錠などに用いられる受信装置に関し、安価であり、かつ受信装置単体で正負逆転した電圧に耐えうることを両立したものを提供することを目的とする。
【解決手段】保護手段３５を、一つのツェナーダイオード３４と複数の整流手段３１〜３３で構成し、ツェナーダイオード３４のアノード電極をグランドに接続すると共に、カソード電極を、複数の整流手段３１〜３３の一端と接続し、複数の整流手段３１〜３３の他端はスイッチ手段５〜７と接続する。 （もっと読む）

【課題】多チャンネルアナログ入出力回路に用いられるマルチプレクサの故障とＡ／Ｄ変換器の故障を同時に検出でき、故障の原因も切り分け可能とする。
【解決手段】アナログ信号変換部を構成する複数チャンネルを有するマルチプレクサと、該マルチプレクサの出力をデジタル信号に変換するＡ／Ｄ変換器に対して、マルチプレクサの各チャンネル毎に異なったテスト電圧値を、診断電圧入力部から入力する。そして、各チャンネル毎に出力されるデジタル電圧値を入力されたテスト電圧値と比較し、その比較結果から、マルチプレクサの故障か、あるいはＡ／Ｄ変換器の故障かを判別する。 （もっと読む）

【課題】信号の電力漏洩を抑制することができる切替回路を提供することを課題とする。
【解決手段】第１の端子（Ｐ１）と、第２の端子（Ｔｘ）と、第３の端子（Ｒｘ）と、前記第１の端子及び前記第２の端子間に直列に接続される第１のトランジスタ（３０１）と、前記第１の端子及び前記第３の端子間において前記第１の端子側から順に接続される第１のインピーダンス変換素子（３１２）、第２のトランジスタ（３０２）、第３のトランジスタ（３０３）及び第２のインピーダンス変換素子（３１３）とを有し、前記第２のトランジスタは、前記第３のトランジスタ及び前記第１のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、前記第３のトランジスタは、前記第１のインピーダンス変換素子及び第２のインピーダンス変換素子間に直列に接続される切替回路が提供される。 （もっと読む）

【課題】充分な長さのリセット期間を安定して得ることができるパワーオンリセット回路を提供する。
【解決手段】電源電圧ＶＤＤの値が第１閾値以上になると、第１スタートアップ回路２０によりバンドギャップリファレンス回路１０の安定動作が開始され、バンドギャップリファレンス回路１０から第１電圧値Ｖ_Ａが出力される。電源電圧の値が第１閾値より大きい第２閾値以上になると、第２スタートアップ回路４０により電圧分割回路３０のＰＭＯＳトランジスタＭＰ_３がオン状態となり、電圧分割回路３０から出力される第２電圧値Ｖ_Ｂは、抵抗器Ｒ_３１，Ｒ_３２の抵抗比に応じて電源電圧の値が分割された値となる。電圧比較回路５０から、第２電圧値Ｖ_Ｂが第１電圧値Ｖ_Ａより小さいときにリセットレベルの電圧値が出力され、第２電圧値Ｖ_Ｂが第１電圧値Ｖ_Ａ以上になると電源電圧レベルの電圧値が出力される。 （もっと読む）

【課題】素子特性の変動による遮断特性の悪化を防止することのできる高周波スイッチ回路を提供する。
【解決手段】入出力端子Ｐｏｒｔ１、Ｐｏｒｔ２を有する高周波スイッチ回路１１は、一端がＰｏｒｔ２に接続されたｎ型ＭＯＳＦＥＴ１の他端に、直列接続された可変容量キャパシタ２とインダクタ３とが、直列に接続され、インダクタ３の他端がＰｏｒｔ１に接続されている。 （もっと読む）

【課題】差動アンプ回路の出力信号の出力をより正確に制御することが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、第４のＭＯＳトランジスタと第５のＭＯＳトランジスタとの間の接点の第１の電圧に応じた信号とイネーブル信号とが入力され、イネーブル信号が第１のレベルであり且つ第１の電圧が規定電圧以上の場合に差動アンプ回路の出力信号を出力端子に出力するための第１の信号を出力し、イネーブル信号が第２のレベルまたは第１の電圧が規定電圧未満の場合に第２の信号を出力する演算回路と、差動アンプ回路の出力信号と演算回路が出力した信号とが入力され、第１の信号が入力された場合には、出力信号を出力端子に出力し、第２の信号が入力された場合には、出力端子へ或る論理に固定した信号を出力する出力バッファ回路と、を備える。 （もっと読む）

【課題】低損失かつ高精度の電流検出手段を有するレノイド電流制御回路を提供することにある。
【解決手段】
直流電源１に対して直列接続されたハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ５との接続点からソレノイド６に電流を供給する。制御回路３は、ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御する。センスＭＯＳＦＥＴ７とセンス抵抗８との直列回路が、ローサイドＭＯＳＦＥＴ５と並列に接続される。誤差増幅器９は、センス抵抗８の両端の電圧を増幅する。制御回路２の電流算出部２Ａ，２Ｂは、誤差増幅器の出力値を用いて、ローサイドＭＯＳＦＥＴがオフとなる期間の電流を算出する。 （もっと読む）

【課題】簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができる半導体スイッチを提供する。
【解決手段】第１入出力端子Ｐ１と第２入出力端子Ｐ２との間に直列に接続された第１ＦＥＴ２と、第１入出力端子Ｐ１と第３入出力端子Ｐ３との間に接続された伝送線路４と、伝送線路４と平行に配置され、伝送線路４を通過する高周波信号の一部を分岐させる伝送線路７と、伝送線路７の一端に接続され、分岐された高周波信号の電力レベルに応じた直流電圧を出力する検波回路８とを備え、検波回路８からの出力に応じて第１ＦＥＴ２がスイッチング制御されることにより、第１入出力端子Ｐ１から第２入出力端子Ｐ２または第３入出力端子Ｐ３までの経路が切り替えられる。 （もっと読む）

【課題】出力バッファ回路の出力ノイズを低減し、かつ、応答速度を速くする。
【解決手段】出力電圧ＶＯＵＴが接地電圧ＶＳＳからＮＯＲの反転電圧ＶＬに変化する場合、及び、電源電圧ＶＤＤからＮＡＮＤの反転電圧ＶＨに変化する場合、２個のＭＯＳトランジスタの両方が出力電圧ＶＯＵＴを制御するので、出力電圧ＶＯＵＴのスルーレートが急峻になる。よって、出力バッファ回路の応答速度が速くなる。また、出力電圧ＶＯＵＴが電圧（ＶＤＤ／２）付近で変化する上記以外の場合、１個のＭＯＳトランジスタだけが出力電圧ＶＯＵＴを制御するので、出力電圧ＶＯＵＴのスルーレートが緩やかになる。よって、出力バッファ回路の応答速度が遅くなるので、出力ノイズが低減する。 （もっと読む）

【課題】アンプＡＭＰ１が有するオフセット電圧による測定誤差を低減し、マルチソースＦＥＴ（Ｔ１）を小型化することが可能な負荷回路の駆動装置を提供する。
【解決手段】アンプＡＭＰ１及び抵抗Ｒ１を備え、メインＦＥＴ（Ｔ１１）の両端電圧Ｖdsに比例して変化する参照電流Ｉ１を生成する参照電流生成回路１１と、アンプＡＭＰ１と同一のオフセット電圧を備えたアンプＡＭＰ２及び抵抗Ｒ２を備え、サブＦＥＴ（Ｔ１２）の両端電圧に比例して変化する基準電流Ｉ２を生成する基準電流生成回路１２を備える。そして、参照電流Ｉ１から基準電流Ｉ２を差し引いた差分電流（Ｉ１−Ｉ２）を生成し、この差分電流が正の値である場合にこの差分電流に応じた電圧を生成する。生成した電圧が閾値電圧に達した場合に、ＭＯＳＦＥＴ（Ｍ３）、（Ｍ４）をオンとし、マルチソースＦＥＴ（Ｔ１）の遮断状態を維持する。 （もっと読む）

【課題】電圧駆動型半導体素子の過電圧保護回路として、電圧クランプ素子をコレクタ・ゲート間に接続する回路があるが、クランプ動作時、電圧クランプ素子には素子電圧と同じ電圧が印加され，かつ電流も流れる。そのため発生損失が大きく，高い頻度で動作する場合には許容できる特殊品を適用する必要があり，信頼性も低下する。
【解決手段】電圧駆動型半導体素子のコレクタ端子とゲート端子間に、可飽和リアクトルと、コンデンサと、抵抗の直列回路を接続する。 （もっと読む）

【課題】高圧ポンプの吸入弁の駆動制御では、精度向上のため弁体を迅速に動作させるとともに、電磁コイル１７に通電する電力の消費を抑える必要がある。
【解決手段】制御すべき目標の電流値（目標値ｉｐ）と電流ｉ１７に相当する電流検出抵抗１０３の電圧降下の偏差に応じて、スイッチ素子１０１をＰＷＭ制御する。ＰＷＭ制御では、電磁コイル１７に流れる電流ｉ１７は、スイッチ素子１０１がオンの時にはバッテリ１００から、オフの時には電磁コイル１７のエネルギーがダイオード１０４の導通で流れ、目標値になるように制御される。電流ｉ１７の遮断は、スイッチ素子１０１と１０２を同時にオフする。電磁コイル１７に流れる電流ｉ１７を電流検出抵抗１０３で電圧に変換して制御回路１０５で読み取る。 （もっと読む）

複数供給電圧デバイスは、第1の供給電圧で動作する入出力(I/O)回路網と、I/O回路網に結合され、第2の供給電圧で動作するコア回路網と、I/O回路網およびコア回路網に結合された電力投入制御(POC)回路網とを含む。POC回路網は、I/O回路網へPOC信号を伝送するように構成され、コア回路網の電力状態を検出するように構成された調整可能な電流電力増加/減少検出器を含む。POC回路網はまた、調整可能な電流電力増加/減少検出器に結合され、電力状態を処理してPOC信号にするように構成された処理回路と、1つまたは複数のフィードバック回路とを含む。漏れ電流を低減させながら、電力増加/減少検出速度を改善するために、フィードバック回路は、調整可能な電流電力増加/減少検出器に結合され、フィードバック信号を提供して調整可能な電流電力増加/減少検出器の電流容量を調整するように構成される。
（もっと読む）