切替回路
【課題】信号の電力漏洩を抑制することができる切替回路を提供することを課題とする。
【解決手段】第1の端子(P1)と、第2の端子(Tx)と、第3の端子(Rx)と、前記第1の端子及び前記第2の端子間に直列に接続される第1のトランジスタ(301)と、前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子(312)、第2のトランジスタ(302)、第3のトランジスタ(303)及び第2のインピーダンス変換素子(313)とを有し、前記第2のトランジスタは、前記第3のトランジスタ及び前記第1のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、前記第3のトランジスタは、前記第1のインピーダンス変換素子及び第2のインピーダンス変換素子間に直列に接続される切替回路が提供される。
【解決手段】第1の端子(P1)と、第2の端子(Tx)と、第3の端子(Rx)と、前記第1の端子及び前記第2の端子間に直列に接続される第1のトランジスタ(301)と、前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子(312)、第2のトランジスタ(302)、第3のトランジスタ(303)及び第2のインピーダンス変換素子(313)とを有し、前記第2のトランジスタは、前記第3のトランジスタ及び前記第1のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、前記第3のトランジスタは、前記第1のインピーダンス変換素子及び第2のインピーダンス変換素子間に直列に接続される切替回路が提供される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、切替回路に関する。
【背景技術】
【0002】
近年、ブロードバンドの急速な普及により高速で大容量のデータを送受信できる高速無線通信システムの需要が高まり、その構成部品の一つである高耐力送受信切替回路が求められている。この送受信切替回路は、フロントエンドに配置され、送信回路からの出力をアンテナから放出し、アンテナで受信した信号を低損失で受信回路に送る役割を有する。
【0003】
特開平9−8501号公報には、移動体通信器向けの送信受信切り換えスイッチに関し、SPDT(Single-Pole Double Throw)スイッチの信号を通すFET(Field Effect Transistor)に並列にインダクタを接続することが記載されている。
【0004】
また、特開平8−265212号公報には、アンテナを共用するため送信用と受信用とに切り換えて使用する場合の送受信切換えスイッチに関し、送信回路と受信回路間のアイソレーションを大きくすることのできる手段が記載されている。
【0005】
また、国際公開第97/23053号パンフレットには、送信用増幅器が出力する送信信号をアンテナに出力する送信状態と受信用増幅器に入力される受信信号をアンテナから入力する受信状態とを切り替える切替えスイッチとを備える通信用無線機の送受信回路が記載されている。
【0006】
また、特開平9−98106号公報には、受信モードでアンテナに接続された受信回路により受信信号を得るとともに、送信モードでアンテナからの受信信号を位相変調してアンテナへ反射し送信するマイクロ波無線装置が記載されている。
【0007】
また、特開2002−57599号公報には、送信用増幅器の最終段のトランジスタの出力端子に一端が接続され、第1の制御信号に基づいて、前記最終段のトランジスタの前記出力端子から出力される送信信号を送出する送信側トランスファゲートFETと、アンテナポートから送られてくる受信信号を第2の制御信号に基づいて受信用増幅器に送出する受信側トランスファゲートFETと、を有するSPDTスイッチと、を備える高周波送受信回路が記載されている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開平9−8501号公報
【特許文献2】特開平8−265212号公報
【特許文献3】国際公開第97/23053号パンフレット
【特許文献4】特開平9−98106号公報
【特許文献5】特開2002−57599号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明の目的は、第2の端子から第1の端子へ信号を出力することができ、第1の端子から第3の端子へ信号を出力することができ、信号の電力漏洩を抑制することができる切替回路を提供することである。
【課題を解決するための手段】
【0010】
本発明の切替回路は、第1の端子と、第2の端子と、第3の端子と、前記第1の端子及び前記第2の端子間に直列に接続される第1のトランジスタと、前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第2のインピーダンス変換素子とを有し、前記第2のトランジスタは、前記第3のトランジスタ及び前記第1のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、前記第3のトランジスタは、前記第1のインピーダンス変換素子及び第2のインピーダンス変換素子間に直列に接続され、前記第2の端子から前記第1の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第2のトランジスタがオンし、前記第3のトランジスタがオフし、前記第1の端子から前記第3の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第2のトランジスタがオフし、前記第3のトランジスタがオンすることを特徴とする。
【0011】
また、本発明の切替回路は、第1の端子と、第2の端子と、第3の端子と、前記第1の端子及び前記第2の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子及び第1のトランジスタと、前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第2のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第3のインピーダンス変換素子とを有し、前記第1のトランジスタは、前記第2の端子と基準電位ノードとの間に接続され、前記第2のトランジスタは、前記第3のトランジスタ及び前記第2のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、前記第3のトランジスタは、前記第2のインピーダンス変換素子及び第3のインピーダンス変換素子間に直列に接続され、前記第2の端子から前記第1の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第3のトランジスタがオフし、前記第2のトランジスタがオンし、前記第1の端子から前記第3の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第3のトランジスタがオンし、前記第2のトランジスタがオフすることを特徴とする。
【0012】
また、本発明の切替回路は、第1の端子と、第2の端子と、第3の端子と、前記第1の端子及び前記第2の端子間に接続される第1のインダクタと、前記第1の端子及び前記第2の端子間に接続される第1の容量と、前記第1の端子及び前記第2の端子間に直列に接続される第1のトランジスタ及び第2の容量と、前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第2のインピーダンス変換素子とを有し、前記第2のトランジスタは、前記第3のトランジスタ及び前記第1のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、前記第3のトランジスタは、前記第1のインピーダンス変換素子及び第2のインピーダンス変換素子間に直列に接続され、前記第2の端子から前記第1の端子へ信号を出力する時には、前記第2のトランジスタがオンし、前記第1のトランジスタ及び前記第3のトランジスタがオフし、前記第1の端子から前記第3の端子へ信号を出力する時には、前記第2のトランジスタがオフし、前記第1のトランジスタ及び前記第3のトランジスタがオンすることを特徴とする。
【発明の効果】
【0013】
第2の端子から第1の端子へ信号を出力する時には、第3の端子への電力漏洩及び基準電位ノードへの電力漏洩を抑制し、挿入損失の少ない通過特性を実現できる。また、第1の端子から第3の端子へ信号を出力する時には、第2の端子への電力漏洩及び基準電位ノードへの電力漏洩を抑制し、挿入損失の少ない通過特性を実現できる。
【図面の簡単な説明】
【0014】
【図1】SPDTスイッチの構成例を示す回路図である。
【図2】図1のSPDTスイッチを送受信切替回路として使用する例を示す図である。
【図3】図3(A)及び(B)は本発明の第1の実施形態による切替回路の構成例を示す回路図である。
【図4】図4(A)及び(B)は第1の実施形態の切替回路の小信号特性の計算結果を示す図である。
【図5】図5(A)及び(B)は第1の実施形態の切替回路の大信号特性の計算結果を示す図である。
【図6】本発明の第2の実施形態による切替回路の構成例を示す回路図である。
【図7】本発明の第3の実施形態による切替回路の構成例を示す回路図である。
【図8】本発明の第4の実施形態による切替回路の構成例を示す回路図である。
【図9】本発明の第5の実施形態による切替回路の構成例を示す回路図である。
【図10】図10(A)及び(B)は本発明の第6の実施形態による切替回路の構成例を示す回路図である。
【図11】図11(A)及び(B)は第6の実施形態の切替回路の小信号周波数特性の計算結果を示す図である。
【図12】図12(A)及び(B)は第6の実施形態の切替回路の大信号特性の計算結果を示す図である。
【図13】本発明の第7の実施形態による切替回路の構成例を示す回路図である。
【図14】本発明の第8の実施形態による切替回路の構成例を示す回路図である。
【図15】本発明の第10の実施形態による切替回路の構成例を示す回路図である。
【発明を実施するための形態】
【0015】
(参考技術)
図1は、SPDT(Single Pole Double Throw)スイッチの構成例を示す回路図である。SPDTスイッチは、3方向の切替回路であり、3個の端子P1,P2,P3と、2個の直列トランジスタ101,102と、2個のシャントトランジスタ103,104を有する。
【0016】
図2は、図1のSPDTスイッチを送受信切替回路として使用する例を示す図である。第1の端子P1には、アンテナANTが接続される。第2の端子Txは、図1の第2の端子P2に対応し、送信回路が接続される。第3の端子Rxは、図1の第3の端子P3に対応し、受信回路に接続される。
【0017】
受信時には、トランジスタ102及び103がオンし、トランジスタ101及び104がオフし、第1の端子P1から第3の端子Rxへ信号221が出力される。しかし、信号が大電力及び高周波数になると、第1の端子P1からの信号222がシャントトランジスタ104を介して基準電位ノードに漏洩する問題がある。
【0018】
また、送信時には、トランジスタ101及び104がオンし、トランジスタ102及び103がオフし、第2の端子Txから第1の端子P1へ信号211,212が出力される。しかし、第2の端子Txからの信号213がシャントトランジスタ103を介して基準電位ノードに漏洩すると同時に第3の端子Rx側の直列トランジスタ102の漏洩信号214が増加するために損失が増加、特に高いパワーを取り扱うような回路だと容量成分が大きくなるのでその漏れは増加してしまう問題がある。
【0019】
以下の第1〜第5の実施形態は、信号の漏洩を防止することができる切替回路を提供することを目的とする。
【0020】
(第1の実施形態)
図3(A)及び(B)は、本発明の第1の実施形態による切替回路の構成例を示す回路図である。図3(A)は送信時の切替回路の動作を示し、図3(B)は受信時の切替回路の動作を示す。図6〜図9の回路も、図3(A)の回路と同様に、送信回路331及び受信回路332を有する。
【0021】
この切替回路は、高速で大容量のデータを送受信できる高速無線通信システムに用いられる高耐力送受信切替回路であり、高速無線通信システムのフロントエンドに配置され、送信回路331からの出力信号をアンテナANTから放出し、アンテナANTで受信した信号を低損失で受信回路332に出力する。
【0022】
アンテナANTは、第1の端子P1に接続され、無線信号を受信する。送信回路331は、出力インピーダンス(特性インピーダンス)ZTを有し、第2の端子Txに接続され、第2の端子Txに送信信号を出力する。受信回路(増幅回路を含む)332は、入力インピーダンス(特性インピーダンス)ZRを有し、第3の端子Rxに接続され、第3の端子Rxから受信信号を入力する。送信信号及び受信信号の周波数はf0である。
【0023】
インピーダンス変換素子311、312及び313は、例えば1/4波長線路であり、インピーダンス変換を行う。1/4波長線路311、312及び313は、それぞれ周波数f0の送信信号及び受信信号に対して1/4波長の長さを有する。
【0024】
切替回路は、第1の端子P1と、第2の端子Txと、第3の端子Rxとを有する。また、切替回路は、第1の端子P1及び第2の端子Tx間に直列に接続されるトランジスタ301を有し、さらに、第2の端子Tx及びトランジスタ301間に接続されるインピーダンス変換素子(1/4波長線路)311を有する。1/4波長線路311は、削除してもよい。
【0025】
ノードN1は、第1の端子P1に接続される。トランジスタ301は、nチャネル電界効果トランジスタであり、ゲートが制御端子341に接続され、ソースがノードN1に接続され、ドレインが1/4波長線路311に接続される。1/4波長線路311は、トランジスタ301のドレイン及び第2の端子Tx間に接続され、第2の端子Txの外部に接続される送信回路331の出力インピーダンスZTと同じ特性インピーダンスZ0を有する。例えば、送信回路331の出力インピーダンスZT及び1/4波長線路311の特性インピーダンスZ0は、50Ωである。
【0026】
また、切替回路は、第1の端子P1及び第3の端子Rx間において第1の端子P1側から順に接続されるインピーダンス変換素子312、シャントトランジスタ302、直列トランジスタ303及びインピーダンス変換素子(1/4波長線路)313を有する。
【0027】
1/4波長線路312は、ノードN1及びN2間に接続され、第3の端子Rxの外部に接続される受信回路332の入力インピーダンスZRよりも低い特性インピーダンスZ0を有する。例えば、受信回路332の入力インピーダンスZRは50Ωであり、1/4波長線路312の特性インピーダンスZ0は25Ωである。
【0028】
トランジスタ302は、トランジスタ303及び1/4波長線路312の相互接続点ノードN2と基準電位ノード(例えばグランド電位ノード)との間に接続される。具体的には、トランジスタ302は、nチャネル電界効果トランジスタであり、ゲートが制御端子341に接続され、ソースが基準電位ノードに接続され、ドレインがノードN2に接続される。
【0029】
トランジスタ303は、インピーダンス変換素子312及びインピーダンス変換素子313間に直列に接続される。具体的には、トランジスタ303は、nチャネル電界効果トランジスタであり、ゲートが制御端子342に接続され、ソースが1/4波長線路313に接続され、ドレインがノードN2に接続される。
【0030】
1/4波長線路313は、トランジスタ303のソース及び第3の端子Rx間に接続され、第3の端子Rxの外部に接続される受信回路332の入力インピーダンスZRよりも低い特性インピーダンスZ0を有する。例えば、受信回路332の入力インピーダンスZRは50Ωであり、1/4波長線路313の特性インピーダンスZ0は25Ωである。
【0031】
図3(A)の第2の端子Txから第1の端子P1へ信号を出力する送信時には、制御端子341がハイレベル、制御端子342がローレベルになるので、トランジスタ301及びトランジスタ302がオンし、トランジスタ303がオフする。送信回路331が出力した信号は、第2の端子Txからトランジスタ301を介して第1の端子P1に出力される。アンテナANTは、送信信号を無線送信する。
【0032】
以上のように、第2の端子Txから見て、送信回路331側は、送信回路331の出力インピーダンスZTと同じ特性インピーダンスZ0を有した1/4波長線路311及び直列トランジスタ301の順で構成され、受信回路332側は、低特性インピーダンスZ0の1/4波長線路312、シャントトランジスタ302、直列トランジスタ303、及び低特性インピーダンスZ0の1/4波長線路313の順で構成される。本実施形態の切替回路は、広帯域・高出力サーキュレータスイッチである。
【0033】
この切替回路によると、送信時にはシャントトランジスタ302がオンになる。1/4波長線路312及び313のインピーダンス変換により、ノードN1がオープン、ノードN2がショート、第3の端子Rxがオープンに見える。1/4波長線路312のアンテナANT側のノードN1ではオープンに見えるため、受信回路332側には電力漏洩の無い低損失な送信特性を実現できる。
【0034】
切替スイッチ321は、トランジスタ303及び1/4波長線路313を有し、伝送線路及びオープンスタブの切り替えを行うことができる。トランジスタ303がないと、第2の端子Tx及び第3の端子Rx間のアイソレーションが約2dB劣化する。トランジスタ303を設けることにより、第2の端子Tx及び第3の端子Rx間のアイソレーションを向上させることができる。
【0035】
送信信号は、基本波周波数f0の成分の他、2倍高調波周波数2f0の成分を有する。2倍高調波周波数2f0の送信信号に対しては、ノードN1がショート、ノードN2がオープンに見える。そのため、2倍高調波周波数2f0の送信信号は、トランジスタ302を介して基準電位ノードに流れる。その結果、1/4波長線路312及びトランジスタ302は、2倍高調波フィルタとして働き、2倍高調波の成分を除去することができる。これにより、別途、高調波フィルタは不要になる。
【0036】
図3(B)の第1の端子P1から第3の端子Rxへ信号を出力する受信時には、制御端子341がローレベル、制御端子342がハイレベルになるので、トランジスタ301及びトランジスタ302がオフし、トランジスタ303がオンする。アンテナANTが受信した信号は、第1の端子P1からトランジスタ303を介して第3の端子Rxに出力される。受信回路332は、受信信号を増幅する。
【0037】
受信時には、送信回路331側は、トランジスタ301がオフになり、オープンに見える。これにより、受信信号の電力漏洩を防止することができる。上記の構造により送信時の電力漏洩を最小限に抑えるとともに良好な受信動作を実現できる。
【0038】
以上のように、本実施形態は、図2の回路と異なり、送信回路331側にはシャントトランジスタ103がなく、直列トランジスタ301のみで構成される。受信回路332側は、低特性インピーダンスZ0(=25Ω)の1/4波長線路312、シャントトランジスタ302、直列トランジスタ303、及び低特性インピーダンスZ0(=25Ω)の1/4波長線路313で構成される。この構造により、送信時の電力漏洩を最小限に抑えるとともに良好な受信動作を実現できる。
【0039】
図4(A)及び(B)は、本実施形態の切替回路の小信号特性の計算結果を示す図である。図4(A)は、送信時の小信号特性を示す。特性401は、SパラメータS(2,1)の通過損失を示す。特性402は、SパラメータS(2,2)の第3の端子Rxの反射特性を示す。特性403は、SパラメータS(1,1)の第2の端子Txの反射特性を示す。
【0040】
図4(B)は、受信時の小信号特性を示す。特性411は、SパラメータS(3,1)の通過損失を示す。特性412は、SパラメータS(3,3)の第3の端子Rxの反射特性を示す。特性413は、SパラメータS(1,1)の第2の端子Txの反射特性を示す。
【0041】
通信信号の周波数f0が1.3GHzの時、図4(A)の送信時の特性として通過損失が0.8dBを実現、比帯域が46%以上を実現、図4(B)の受信時の特性として通過損失が1.0dBを実現、比帯域が30%以上を実現できる。
【0042】
図5(A)及び(B)は、本実施形態の切替回路の大信号特性の計算結果を示す図である。図5(A)は、送信時の大信号特性を示し、横軸が第2の端子Txからの入力レベルを示し、縦軸が出力レベルを示す。特性ANTは、アンテナANTへの出力レベルを示す。特性Rxは、第3の端子Rxへの漏れレベルを示す。第2の端子Txからの入力レベルが54の時、アンテナANTへの出力レベルは53.236であり、第3の端子Rxへの漏れレベルは1.952である。通過損失は、54−53.236≒0.8dBである。第2の端子Tx及び第3の端子Rx間のアイソレーションは、53.236−1.952≒51.3dBである。ここで、直列トランジスタ303の先端の1/4波長線路313が無いとアイソレーションは3dB悪化する。
【0043】
図5(B)は、受信時の大信号特性を示し、横軸がアンテナANTからの入力レベルを示し、縦軸が出力レベルを示す。特性Rxは、第3の端子Rxへの出力レベルを示す。特性Txは、第2の端子Txへの漏れレベルを示す。アンテナANTからの入力レベルが20の時、第3の端子Rxへの出力レベルは18.963であり、第2の端子Txへの漏れレベルは−9.667である。通過損失は、20−18.963≒1.0dBである。第2の端子Tx及び第3の端子Rx間のアイソレーションは、18.963−(−9.667)≒28dBである。
【0044】
以上のように、本実施形態では、図3(A)の送信時に受信回路332側への電力漏洩及び基準電位ノードへの電力漏洩を抑制し、挿入損失の少ない通過特性を実現できる。また、図3(B)の受信時に送信回路331側への電力漏洩及び基準電位ノードへの電力漏洩を抑制し、挿入損失の少ない通過特性を実現できる。
【0045】
また、図3(A)の送信時には、受信回路332側のトランジスタ303がオープンになっているので、1/4波長線路312はショートになり、送信回路331側と受信回路332側のアイソレーションが大きく向上する。
【0046】
また、図3(A)の送信時には、受信回路332側のノードN1は、1/4波長線路312の先がトランジスタ302を介して基準電位ノードに接続されているため、送信信号の基本波周波数f0の成分に対してはオープンで、2倍波周波数2f0の成分に対してはショートであるため、2倍波周波数2f0の成分を抑圧することができる。これにより、2倍波処理フィルタが不要になる。
【0047】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。
【0048】
(第2の実施形態)
図6は、本発明の第2の実施形態による切替回路の構成例を示す回路図である。本実施形態(図6)は、第1の実施形態(図3(A))に対して、トランジスタ601を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
【0049】
トランジスタ601は、トランジスタ301及び1/4波長線路311間に直列に接続される。具体的には、トランジスタ601は、nチャネル電界効果トランジスタであり、ゲートが制御端子341に接続され、ドレインが1/4波長線路311に接続され、ソースがトランジスタ301のドレインに接続される。トランジスタ301及び601は、直列に接続される。トランジスタ601は、トランジスタ301と同じオン/オフ動作を行う。
【0050】
本実施形態では、第2の端子Tx側から見て、送信回路331側は、送信回路331の出力インピーダンスZTと同じ特性インピーダンスZ0(=50Ω)を有する1/4波長線路311、及び2段の直列トランジスタ601,301の順で構成され、受信回路332側は、低特性インピーダンスZ0(=25Ω)の1/4波長線路312、シャントトランジスタ302、直列トランジスタ303及び低特性インピーダンスZ0(=25Ω)の1/4波長線路313の順で構成される。この構成により、受信時にトランジスタ301及び601のオフ特性をさらに改善できる。
【0051】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。また、トランジスタ301及び601を2段以上直列に接続した場合に対しても同様の効果が得られる。
【0052】
(第3の実施形態)
図7は、本発明の第3の実施形態による切替回路の構成例を示す回路図である。本実施形態は、第1の実施形態に対して、受信回路332側の回路が同じであり、送信回路331側の回路が異なる。具体的には、本実施形態(図7)は、第1の実施形態(図3(A))に対して、トランジスタ301及び1/4波長線路311の代わりに、トランジスタ702,703及びインピーダンス変換素子712,713を設けたものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
【0053】
本実施形態の切替回路は、第1の端子P1及び第2の端子Tx間において第1の端子P1側から順に接続されるインピーダンス変換素子712、シャントトランジスタ702、インピーダンス変換素子713及び直列トランジスタ703を有する。インピーダンス変換回路721は、トランジスタ703及びインピーダンス変換素子713を有する。
【0054】
インピーダンス変換素子712は、ノードN1及びN3間に接続され、第2の端子Txの外部に接続される送信回路331の出力インピーダンスZTよりも低い特性インピーダンスZ0を有する。例えば、送信回路331の出力インピーダンスZTは50Ωであり、インピーダンス変換素子712の特性インピーダンスZ0は25Ωである。
【0055】
インピーダンス変換素子713は、ノードN3及びトランジスタ703のドレイン間に接続され、第2の端子Txの外部に接続される送信回路331の出力インピーダンスZTよりも低い特性インピーダンスZ0を有する。例えば、送信回路331の出力インピーダンスZTは50Ωであり、インピーダンス変換素子713の特性インピーダンスZ0は25Ωである。
【0056】
トランジスタ702は、インピーダンス変換素子712及びインピーダンス変換素子713の相互接続点ノードN3と基準電位ノードとの間に接続される。具体的には、トランジスタ702は、nチャネル電界効果トランジスタであり、ゲートが制御端子741に接続され、ソースが基準電位ノードに接続され、ドレインがノードN3に接続される。トランジスタ303のゲートは、制御端子741に接続される。トランジスタ702は、トランジスタ303と同じオン/オフ動作を行う。
【0057】
トランジスタ703は、インピーダンス変換素子713及び第2の端子Tx間に直列に接続される。具体的には、トランジスタ703は、nチャネル電界効果トランジスタであり、ゲートが制御端子341に接続され、ドレインが第2の端子Txに接続され、ソースがインピーダンス変換素子713に接続される。トランジスタ302のゲートは、制御端子341に接続される。トランジスタ703は、トランジスタ302と同じオン/オフ動作を行う。
【0058】
インピーダンス変換素子712及び713は、例えば1/4波長線路であり、インピーダンス変換を行う。1/4波長線路712及び713は、それぞれ周波数f0の送信信号及び受信信号に対して1/4波長の長さを有する。
【0059】
以上のように、本実施形態では、第1の端子P1から見て、受信回路332側は、1/4波長線路312、シャントトランジスタ302、直列トランジスタ303及び1/4波長線路313の順で構成され、送信回路331側は、受信回路332側と同じ構成で、第1の端子P1に対してミラー反転し、接続された構成となっている。
【0060】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。また、第2の実施形態(図6)と同様に、トランジスタ703を2段以上直列に接続した場合に対しても同様の効果が得られる。
【0061】
(第4の実施形態)
図8は、本発明の第4の実施形態による切替回路の構成例を示す回路図である。本実施形態は、第3の実施形態に対して、受信回路332側の回路が同じであり、送信回路331側の回路が異なる。具体的には、本実施形態(図8)は、第3の実施形態(図7)に対して、トランジスタ703及びインピーダンス変換素子713を削除したものである。以下、本実施形態が第3の実施形態と異なる点を説明する。
【0062】
本実施形態の切替回路は、第1の端子P1及び第2の端子Tx間において第1の端子P1側から順に接続されるインピーダンス変換素子712及びシャントトランジスタ702を有する。インピーダンス変換素子712は、ノードN1及び第2の端子Tx間に接続され、例えば1/4波長線路であり、インピーダンス変換を行う。1/4波長線路312、313及び712は、それぞれ周波数f0の送信信号及び受信信号に対して1/4波長の長さを有する。インピーダンス変換素子712は、第2の端子Txの外部に接続される送信回路331の出力インピーダンスZTよりも低い特性インピーダンスZ0を有する。例えば、送信回路331の出力インピーダンスZTは50Ωであり、インピーダンス変換素子712の特性インピーダンスZ0は25Ωである。
【0063】
トランジスタ702は、第2の端子Txと基準電位ノードとの間に接続される。具体的には、トランジスタ702は、nチャネル電界効果トランジスタであり、ゲートが制御端子741に接続され、ソースが基準電位ノードに接続され、ドレインが第2の端子Txに接続される。トランジスタ303のゲートは、制御端子741に接続される。トランジスタ702は、トランジスタ303と同じオン/オフ動作を行う。
【0064】
以上のように、本実施形態の切替回路は、第1の端子P1と、第2の端子Txと、第3の端子Rxとを有する。また、切替回路は、第1の端子P1及び第2の端子Tx間において第1の端子P1側から順に接続されるインピーダンス変換素子712及びシャントトランジスタ702を有する。また、切替回路は、第1の端子P1及び第3の端子Rx間において第1の端子P1側から順に接続されるインピーダンス変換素子312、シャントトランジスタ302、直列トランジスタ303及びインピーダンス変換素子313を有する。
【0065】
トランジスタ302は、トランジスタ303及びインピーダンス変換素子312の相互接続点ノードN2と基準電位ノードとの間に接続される。トランジスタ303は、インピーダンス変換素子312及びインピーダンス変換素子313間に直列に接続される。
【0066】
第2の端子Rxから第1の端子P1へ信号を出力する送信時には、トランジスタ702及びトランジスタ303がオフし、トランジスタ302がオンする。第1の端子P1から第3の端子Rxへ信号を出力する受信時には、トランジスタ702及びトランジスタ303がオンし、トランジスタ302がオフする。
【0067】
インピーダンス変換素子312及び313は、それぞれ第3の端子Rxの外部に接続される受信回路332の入力インピーダンスZRよりも低い特性インピーダンスZ0を有する。例えば、例えば、受信回路332の入力インピーダンスZRは50Ωであり、1/4波長線路312及び313の特性インピーダンスZ0は25Ωである。
【0068】
第1の端子P1は、アンテナANTに接続される。第2の端子Txは、送信回路331に接続される。第3の端子Rxは、受信回路332に接続される。
【0069】
以上のように、本実施形態では、第1の端子P1から見て、受信回路332側は、1/4波長線路312、シャントトランジスタ302、直列トランジスタ303及び1/4波長線路313の順で構成され、送信回路331側は、1/4波長線路712及びシャントトランジスタ702の順で構成される。
【0070】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。
【0071】
(第5の実施形態)
図9は、本発明の第5の実施形態による切替回路の構成例を示す回路図である。本実施形態は、第2の実施形態に対して、送信回路331側の回路が同じであり、受信回路332側の回路が異なる。具体的には、本実施形態(図9)は、第2の実施形態(図6)に対して、1/4波長線路312及び313の代わりに、インダクタL1,L2及び容量C1,C2を設けたものである。以下、本実施形態が第2の実施形態と異なる点を説明する。
【0072】
第2の実施形態では、インピーダンス変換素子312及び313として1/4波長線路を使用する場合を例に説明した。本実施形態では、インピーダンス変換素子の他の例として、インダクタ及び容量を使用する場合を説明する。インダクタL1及び容量C1は、図6のインピーダンス変換素子(1/4波長線路)312に対応する。インダクタL2及び容量C2は、図6のインピーダンス変換素子(1/4波長線路)313に対応する。
【0073】
インダクタL1は、ノードN1及びN2間に接続される。容量C1は、ノードN2及び基準電位ノード間に接続される。インダクタL2は、トランジスタ303のドレイン及び第3の端子Rx間に接続される。容量C2は、第3の端子Rx及び基準電位ノード間に接続される。
【0074】
本実施形態では、インピーダンス変換素子312はインダクタL1及び容量C1を有し、インピーダンス変換素子313はインダクタL2及び容量C2を有する。インピーダンス変換素子として、インダクタ及び容量を使用した場合には、1/4波長線路と同様に、インピーダンス変換することができる。第2の実施形態のインピーダンス変換素子311〜313において、受信回路332の入力インピーダンスZRよりも低い特性インピーダンスZ0(例えば25Ω)を持つインピーダンス変換素子312及び313はインダクタL1,L2及び容量C1,C2で構成し、送信回路331の出力インピーダンスZ0と同じ特性インピーダンスZ0(例えば50Ω)を持つインピーダンス変換素子311は1/4波長線路で構成する。本実施形態は、第2の実施形態と同様の効果を得ることができる。
【0075】
なお、第1、第3〜第4の実施形態についても、上記と同様に、受信回路332の入力インピーダンスZR及び送信回路331の出力インピーダンスZTよりも低い特性インピーダンスZ0(例えば25Ω)を持つインピーダンス変換素子312,313,712,713はインダクタ及び容量で構成し、送信回路331の出力インピーダンスZ0と同じ特性インピーダンスZ0(例えば50Ω)を持つインピーダンス変換素子311は1/4波長線路で構成することができる。
【0076】
(第6の実施形態)
図10(A)及び(B)は、本発明の第6の実施形態による切替回路の構成例を示す回路図である。図10(A)は送信時の切替回路の動作を示し、図10(B)は受信時の切替回路の動作を示す。図13〜図15の回路も、図10(A)及び(B)の回路と同様に、送信回路331及び受信回路332を有する。
【0077】
本実施形態は、第1の実施形態(図3(A)及び(B))に対して、1/4波長線路311を削除し、インダクタ1001及び容量1002,1003を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
【0078】
第1の実施形態の切替回路は、送受信器に用いられるサーキュレータとして使用した場合、特に高いパワーを取り扱うような回路だと、トランジスタ301を大きくする必要がある。トランジスタ301を大きくすると、トランジスタ301のオフ時の容量成分が大きくなるので、受信時に送信回路331側へ漏れが増加してしまう問題があり、第2の端子Tx及び第3の端子Rx間のアイソレーションに限界がある。本実施形態は、第1の実施形態よりも、第2の端子Tx及び第3の端子Rx間のアイソレーションを向上させるものである。
【0079】
トランジスタ301のゲートは、制御端子341ではなく、制御端子342に接続される。インダクタ1001は、ノードN1及び第2の端子Tx間に接続される。容量1002も、ノードN1及び第2の端子Tx間に接続される。容量1003は、トランジスタ301のドレイン及び第2の端子Tx間に接続される。トランジスタ301のソースは、ノードN1に接続される。トランジスタ301及び容量1003の直列接続回路は、インダクタ1001及び容量1002に対して並列に接続される。容量1003は、容量1002よりも容量値が大きい。
【0080】
本実施形態の切替回路では、送信回路331側は、第1の端子P1から見て、容量1003とトランジスタ301とを直列に接続した構成であり、その直列接続に並列に容量1002及びインダクタ1001を接続した回路を有する。受信回路332側は、第1の実施形態と同様に、第1の端子P1から見て、低特性インピーダンスZ0の1/4波長線路312と、シャントトランジスタ302と、直列トランジスタ303と、低特性インピーダンスZ0の1/4波長線路313とを有する。ここで、図10(A)に示すように、送信時には直列トランジスタ301がオフになる。つまり、送信時には、並列に接続された容量1002及びインダクタ1001の共振周波数と送信周波数が一致するように設計する。このような回路形式にすることにより、直列トランジスタ301は送信時に使用しないため、小さいサイズのトランジスタ301を使用できるようになる。したがって、容量成分を小さくでき、受信時の送信回路331側への漏洩電力を抑制できる。また、高い周波数でも対応可能となる。
【0081】
以下、より具体的に説明する。本実施形態の切替回路は、高出力サーキュレータスイッチとして使用することができる。例えば、インダクタ1001が1.6nH、容量1002が1.05pF、容量1003が8.3pFである。また、送信回路331の出力インピーダンスZTは50Ωであり、受信回路332の入力インピーダンスZRは50Ωであり、1/4波長線路312及び313の特性インピーダンスZ0は25Ωである。
【0082】
送信信号は、基本波周波数f0の成分の他、3倍高調波周波数3f0の成分を有する。図10(A)に示すように、送信時には、トランジスタ301がオフし、破線で囲まれたインダクタ1001及び容量1002のパスのみを使用し、送信回路331側の負荷は3倍高調波周波数3f0に対して∞となる。この高調波処理により、送信回路331がアンテナANTから出力する送信信号は、不要な3倍高調波周波数3f0の成分が除去され、効率を向上させることができる。
【0083】
また、図10(B)に示すように、受信時には、トランジスタ301がオンし、破線で囲まれたインダクタ1001、容量1002及び1003の全てのパスを使用し、送信回路331側の負荷は基本波周波数f0に対して∞となる。よって、この構成により、受信時の送信回路331側への電力漏洩を最小限に抑えるとともに良好な受信動作を実現できる。
【0084】
図11(A)及び(B)は、本実施形態の切替回路の小信号周波数特性の計算結果を示す図である。図11(A)は、送信時の小信号周波数特性を示す。特性1101は、SパラメータS(1,1)の第2の端子Txの反射特性を示す。特性1102は、SパラメータS(2,1)の通過損失を示す。
【0085】
図11(B)は、受信時の小信号周波数特性を示す。特性1111は、SパラメータS(1,1)の第2の端子Txの反射特性を示す。特性1112は、SパラメータS(2,1)の通過損失を示す。
【0086】
通信信号の周波数f0が1.3GHzの時、図11(A)の送信時の特性として、送信信号の基本波周波数f0(1.3GHz)を通過させて、不要な3倍高調波周波数3f0(3.9GHz)に対してオープンに見えている。また、図11(B)の受信時の特性として、送信回路331側は基本波周波数f0(1.3GHz)に対してオープンに見えている。
【0087】
図12(A)及び(B)は、本実施形態の切替回路の大信号特性の計算結果を示す図である。図12(A)は、送信時の大信号特性を示し、横軸が第2の端子Txからの入力レベルを示し、縦軸が出力レベルを示す。特性ANTは、アンテナANTへの出力レベルを示す。特性Rxは、第3の端子Rxへの漏れレベルを示す。第2の端子Txからの入力レベルが54の時、アンテナANTへの出力レベルは53.306であり、第3の端子Rxへの漏れレベルは3.990である。通過損失は、54−53.306≒0.7dBである。第2の端子Tx及び第3の端子Rx間のアイソレーションは、53.306−3.990≒50dBである。
【0088】
図12(B)は、受信時の大信号特性を示し、横軸がアンテナANTからの入力レベルを示し、縦軸が出力レベルを示す。特性Rxは、第3の端子Rxへの出力レベルを示す。特性Txは、第2の端子Txへの漏れレベルを示す。アンテナANTからの入力レベルが20の時、第3の端子Rxへの出力レベルは18.877であり、第2の端子Txへの漏れレベルは−18.361である。通過損失は、20−18.877≒1.1dBである。第2の端子Tx及び第3の端子Rx間のアイソレーションは、18.877−(−18.361)≒38dBであり、本実施形態は第1の実施形態に比べて受信時のアイソレーションが10dB以上改善されている。
【0089】
以上のように、本実施形態では、図10(B)に示すように、受信時には、送信回路331側への電力漏洩及び基準電位ノードへの電力漏洩を抑制し、挿入損失の少ない通過特性を実現できる。また、受信時に送信回路331側への電力漏洩を改善できるために、第2の端子Tx及び第3の端子Rx間のアイソレーションを向上させることができる。また、図10(A)に示すように、送信時には、第2の端子Txから見た3倍高調波周波数3f0の負荷はオープンになり、送信回路331に戻すことができる。これにより、効率の向上が期待できるとともにアンテナANTからの不要な3倍高調波周波数3f0の出力を抑制できる。
【0090】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。
【0091】
(第7の実施形態)
図13は、本発明の第7の実施形態による切替回路の構成例を示す回路図である。本実施形態は、第2の実施形態(図6)に対して、1/4波長線路311を削除し、インダクタ1301,1311及び容量1302,1303,1312,1313を追加したものである。以下、本実施形態が第2の実施形態と異なる点を説明する。
【0092】
トランジスタ301は、ゲートが制御端子342に接続され、ソースがノードN1に接続される。インダクタ1301は、ノードN1及びトランジスタ601のソース間に接続される。容量1302も、ノードN1及びトランジスタ601のソース間に接続される。容量1303は、トランジスタ301のドレイン及びトランジスタ601のソース間に接続される。トランジスタ301及び容量1303の直列接続回路は、インダクタ1301及び容量1302に対して並列に接続される。トランジスタ301は、トランジスタ303と同じオン/オフ動作を行う。
【0093】
トランジスタ601は、ゲートが制御端子342に接続される。インダクタ1311は、トランジスタ601のソース及び第2の端子Tx間に接続される。容量1312も、トランジスタ601のソース及び第2の端子Tx間に接続される。容量1313は、トランジスタ601のドレイン及び第2の端子Tx間に接続される。トランジスタ601及び容量1313の直列接続回路は、インダクタ1311及び容量1312に対して並列に接続される。トランジスタ601は、トランジスタ301及び303と同じオン/オフ動作を行う。
【0094】
例えば、インダクタ1301及び1311は1.6nH、容量1302及び1312は1.05pF、容量1303及び1313は8.3pFである。また、1/4波長線路312及び313の特性インピーダンスZ0は25Ωである。
【0095】
本実施形態の切替回路は、高出力サーキュレータスイッチとして使用することができる。本実施形態は、第6の実施形態と同様に、第2の実施形態に対して、受信時における送信回路331側のオフ特性をさらに改善できるためにアイソレーションがさらに向上する。
【0096】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。また、トランジスタ301及び601を2段以上直列に接続した場合に対しても同様の効果が得られる。
【0097】
(第8の実施形態)
図14は、本発明の第8の実施形態による切替回路の構成例を示す回路図である。本実施形態は、第3の実施形態(図7)に対して、インダクタ1401,1411及び容量1402,1403,1412,1413を追加したものである。以下、本実施形態が第3の実施形態と異なる点を説明する。
【0098】
トランジスタ303は、ゲートが制御端子341に接続され、ソースが1/4波長線路313を介して第3の端子Rxに接続される。インダクタ1401は、トランジスタ303のソース及びノードN2間に接続される。容量1402も、トランジスタ303のソース及びノードN2間に接続される。容量1403は、トランジスタ303のドレイン及びノードN2間に接続される。トランジスタ303及び容量1403の直列接続回路は、インダクタ1401及び容量1402に対して並列に接続される。トランジスタ303は、トランジスタ302と同じオン/オフ動作を行う。
【0099】
トランジスタ703は、ゲートが制御端子741に接続され、ソースが1/4波長線路713を介してノードN3に接続される。インダクタ1411は、トランジスタ703のソース及び第2の端子Tx間に接続される。容量1412も、トランジスタ703のソース及び第2の端子Tx間に接続される。容量1413は、トランジスタ703のドレイン及び第2の端子Tx間に接続される。トランジスタ703及び容量1413の直列接続回路は、インダクタ1411及び容量1412に対して並列に接続される。トランジスタ703は、トランジスタ702と同じオン/オフ動作を行う。
【0100】
例えば、インダクタ1401及び1411は1.6nH、容量1402及び1412は1.05pF、容量1403及び1413は8.3pFである。また、1/4波長線路312、313、712及び713の特性インピーダンスZ0は25Ωである。
【0101】
本実施形態の切替回路は、高出力サーキュレータスイッチとして使用することができる。本実施形態では、受信回路332側がアンテナANT側から見て特性インピーダンスZ0が25Ωの伝送線路312、シャントトランジスタ302、トランジスタ303及び容量1403の直列接続回路、特性インピーダンスZ0が25Ωの伝送線路313の順で構成されており、送信回路331側が受信回路332側と同構成でアンテナANTに対してミラー反転し、接続された構成となっている。本実施形態は、第6の実施形態と同様に、第3の実施形態に対して、受信時における送信回路331側のオフ特性をさらに改善できるためにアイソレーションがさらに向上する。
【0102】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。また、第7の実施形態(図13)と同様に、トランジスタ703を2段以上直列に接続した場合に対しても同様の効果が得られる。
【0103】
(第9の実施形態)
本発明の第9の実施形態による切替回路は、図13の切替回路と同じ構成を有する。以下、本実施形態が第7の実施形態(図13)と異なる点を説明する。第7の実施形態ではインダクタ1311が1.6nHであったのに対し、本実施形態ではインダクタ1311が0.96nHである。
【0104】
すなわち、本実施形態では、インダクタ1301は1.6nH、インダクタ1311は0.96nH、容量1302及び1312は1.05pF、容量1303及び1313は8.3pFである。また、1/4波長線路312及び313の特性インピーダンスZ0は25Ωである。
【0105】
本実施形態の切替回路は、高出力サーキュレータスイッチとして使用することができる。破線で囲まれたインダクタ1301及び容量1302の並列回路は、送信時に、不要な3倍高調波周波数3f0の成分を除去することができる。また、破線で囲まれたインダクタ1311及び容量1312の並列回路は、送信時に、不要な5倍高調波周波数5f0の成分を除去することができる。これにより、アンテナANTからの不要波放出の抑制及び効率向上が期待できる。
【0106】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。
【0107】
(第10の実施形態)
図15は、本発明の第10の実施形態による切替回路の構成例を示す回路図である。本実施形態は、第6の実施形態(図10(A)及び(B))に対して、インダクタ1501及び容量1502を追加したものである。以下、本実施形態が第6の実施形態と異なる点を説明する。
【0108】
インダクタ1501は、第2の端子Tx及び基準電位ノード間に接続される。容量1502も、第2の端子Tx及び基準電位ノード間に接続される。例えば、インダクタ1501は1.6nH、容量1502は8.35pFである。また、インダクタ1001は1.6nH、容量1002は1.05pF、容量1003は8.3pFである。
【0109】
本実施形態の切替回路は、高出力サーキュレータスイッチとして使用することができる。本実施形態は、シャントのインダクタ1501及び容量1502を追加している。インダクタ1501及び容量1502は、フィルタの役割を担い、アンテナANTからの不要波放出(2倍波・3倍波)のさらなる抑制が期待できる。
【0110】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。
【0111】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【0112】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【0113】
(付記1)
第1の端子と、
第2の端子と、
第3の端子と、
前記第1の端子及び前記第2の端子間に直列に接続される第1のトランジスタと、
前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第2のインピーダンス変換素子とを有し、
前記第2のトランジスタは、前記第3のトランジスタ及び前記第1のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、
前記第3のトランジスタは、前記第1のインピーダンス変換素子及び第2のインピーダンス変換素子間に直列に接続され、
前記第2の端子から前記第1の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第2のトランジスタがオンし、前記第3のトランジスタがオフし、
前記第1の端子から前記第3の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第2のトランジスタがオフし、前記第3のトランジスタがオンすることを特徴とする切替回路。
(付記2)
前記第1及び第2のインピーダンス変換素子は、それぞれ1/4波長線路であることを特徴とする付記1記載の切替回路。
(付記3)
前記第1及び第2のインピーダンス変換素子は、それぞれインダクタ及び容量を有することを特徴とする付記1記載の切替回路。
(付記4)
前記第1のインピーダンス変換素子は、前記第3の端子の外部に接続される回路よりも低い特性インピーダンスを有することを特徴とする付記1記載の切替回路。
(付記5)
前記第2のインピーダンス変換素子は、前記第3の端子の外部に接続される回路よりも低い特性インピーダンスを有することを特徴とする付記1記載の切替回路。
(付記6)
前記第1の端子はアンテナに接続され、
前記第2の端子は送信回路に接続され、
前記第3の端子は受信回路に接続されることを特徴とする付記1記載の切替回路。
(付記7)
さらに、前記第2の端子及び前記第1のトランジスタ間に接続される第1の1/4波長線路を有することを特徴とする付記1記載の切替回路。
(付記8)
さらに、前記第1のトランジスタ及び前記第2の端子間に直列に接続される第4のトランジスタを有し、
前記第4のトランジスタは、前記第1のトランジスタと同じオン/オフ動作を行うことを特徴とする付記1記載の切替回路。
(付記9)
さらに、前記第1の端子及び前記第1のトランジスタ間において前記第1の端子側から順に接続される第3のインピーダンス変換素子、第4のトランジスタ及び第4のインピーダンス変換素子を有し、
前記第4のトランジスタは、前記第3のインピーダンス変換素子及び前記第4のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、前記第3のトランジスタと同じオン/オフ動作を行うことを特徴とする付記1記載の切替回路。
(付記10)
前記第1及び第2のインピーダンス変換素子は、それぞれ前記第3の端子の外部に接続される回路よりも低い特性インピーダンスを有することを特徴とする付記9記載の切替回路。
(付記11)
前記第1〜第4のインピーダンス変換素子は、それぞれ1/4波長線路であることを特徴とする付記10記載の切替回路。
(付記12)
第1の端子と、
第2の端子と、
第3の端子と、
前記第1の端子及び前記第2の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子及び第1のトランジスタと、
前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第2のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第3のインピーダンス変換素子とを有し、
前記第1のトランジスタは、前記第2の端子と基準電位ノードとの間に接続され、
前記第2のトランジスタは、前記第3のトランジスタ及び前記第2のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、
前記第3のトランジスタは、前記第2のインピーダンス変換素子及び第3のインピーダンス変換素子間に直列に接続され、
前記第2の端子から前記第1の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第3のトランジスタがオフし、前記第2のトランジスタがオンし、
前記第1の端子から前記第3の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第3のトランジスタがオンし、前記第2のトランジスタがオフすることを特徴とする切替回路。
(付記13)
第1の端子と、
第2の端子と、
第3の端子と、
前記第1の端子及び前記第2の端子間に接続される第1のインダクタと、
前記第1の端子及び前記第2の端子間に接続される第1の容量と、
前記第1の端子及び前記第2の端子間に直列に接続される第1のトランジスタ及び第2の容量と、
前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第2のインピーダンス変換素子とを有し、
前記第2のトランジスタは、前記第3のトランジスタ及び前記第1のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、
前記第3のトランジスタは、前記第1のインピーダンス変換素子及び第2のインピーダンス変換素子間に直列に接続され、
前記第2の端子から前記第1の端子へ信号を出力する時には、前記第2のトランジスタがオンし、前記第1のトランジスタ及び前記第3のトランジスタがオフし、
前記第1の端子から前記第3の端子へ信号を出力する時には、前記第2のトランジスタがオフし、前記第1のトランジスタ及び前記第3のトランジスタがオンすることを特徴とする切替回路。
(付記14)
さらに、前記第1のインダクタ及び前記第2の端子間に接続される第2のインダクタと、
前記第1のインダクタ及び前記第2の端子間に接続される第3の容量と、
前記第1のインダクタ及び前記第2の端子間に直列に接続される第4のトランジスタ及び第4の容量とを有し、
前記第4のトランジスタは、前記第1のトランジスタと同じオン/オフ動作を行うことを特徴とする付記13記載の切替回路。
(付記15)
さらに、前記第1の端子及び前記第1のインダクタ間において前記第1の端子側から順に接続される第3のインピーダンス変換素子、第4のトランジスタ及び第4のインピーダンス変換素子を有し、
前記第4のトランジスタは、前記第3のインピーダンス変換素子及び前記第4のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、前記第1のトランジスタと同じオン/オフ動作を行うことを特徴とする付記13記載の切替回路。
(付記16)
さらに、前記第2の端子及び基準電位ノード間に接続される第2のインダクタと、
前記第2の端子及び基準電位ノード間に接続される第3の容量とを有することを特徴とする付記13記載の切替回路。
【符号の説明】
【0114】
301,302,303 トランジスタ
311,312,313 インピーダンス変換素子(1/4波長線路)
321 切替スイッチ
331 送信回路
332 受信回路
P1 第1の端子
Tx 第2の端子
Rx 第3の端子
ANT アンテナ
【技術分野】
【0001】
本発明は、切替回路に関する。
【背景技術】
【0002】
近年、ブロードバンドの急速な普及により高速で大容量のデータを送受信できる高速無線通信システムの需要が高まり、その構成部品の一つである高耐力送受信切替回路が求められている。この送受信切替回路は、フロントエンドに配置され、送信回路からの出力をアンテナから放出し、アンテナで受信した信号を低損失で受信回路に送る役割を有する。
【0003】
特開平9−8501号公報には、移動体通信器向けの送信受信切り換えスイッチに関し、SPDT(Single-Pole Double Throw)スイッチの信号を通すFET(Field Effect Transistor)に並列にインダクタを接続することが記載されている。
【0004】
また、特開平8−265212号公報には、アンテナを共用するため送信用と受信用とに切り換えて使用する場合の送受信切換えスイッチに関し、送信回路と受信回路間のアイソレーションを大きくすることのできる手段が記載されている。
【0005】
また、国際公開第97/23053号パンフレットには、送信用増幅器が出力する送信信号をアンテナに出力する送信状態と受信用増幅器に入力される受信信号をアンテナから入力する受信状態とを切り替える切替えスイッチとを備える通信用無線機の送受信回路が記載されている。
【0006】
また、特開平9−98106号公報には、受信モードでアンテナに接続された受信回路により受信信号を得るとともに、送信モードでアンテナからの受信信号を位相変調してアンテナへ反射し送信するマイクロ波無線装置が記載されている。
【0007】
また、特開2002−57599号公報には、送信用増幅器の最終段のトランジスタの出力端子に一端が接続され、第1の制御信号に基づいて、前記最終段のトランジスタの前記出力端子から出力される送信信号を送出する送信側トランスファゲートFETと、アンテナポートから送られてくる受信信号を第2の制御信号に基づいて受信用増幅器に送出する受信側トランスファゲートFETと、を有するSPDTスイッチと、を備える高周波送受信回路が記載されている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開平9−8501号公報
【特許文献2】特開平8−265212号公報
【特許文献3】国際公開第97/23053号パンフレット
【特許文献4】特開平9−98106号公報
【特許文献5】特開2002−57599号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明の目的は、第2の端子から第1の端子へ信号を出力することができ、第1の端子から第3の端子へ信号を出力することができ、信号の電力漏洩を抑制することができる切替回路を提供することである。
【課題を解決するための手段】
【0010】
本発明の切替回路は、第1の端子と、第2の端子と、第3の端子と、前記第1の端子及び前記第2の端子間に直列に接続される第1のトランジスタと、前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第2のインピーダンス変換素子とを有し、前記第2のトランジスタは、前記第3のトランジスタ及び前記第1のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、前記第3のトランジスタは、前記第1のインピーダンス変換素子及び第2のインピーダンス変換素子間に直列に接続され、前記第2の端子から前記第1の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第2のトランジスタがオンし、前記第3のトランジスタがオフし、前記第1の端子から前記第3の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第2のトランジスタがオフし、前記第3のトランジスタがオンすることを特徴とする。
【0011】
また、本発明の切替回路は、第1の端子と、第2の端子と、第3の端子と、前記第1の端子及び前記第2の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子及び第1のトランジスタと、前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第2のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第3のインピーダンス変換素子とを有し、前記第1のトランジスタは、前記第2の端子と基準電位ノードとの間に接続され、前記第2のトランジスタは、前記第3のトランジスタ及び前記第2のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、前記第3のトランジスタは、前記第2のインピーダンス変換素子及び第3のインピーダンス変換素子間に直列に接続され、前記第2の端子から前記第1の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第3のトランジスタがオフし、前記第2のトランジスタがオンし、前記第1の端子から前記第3の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第3のトランジスタがオンし、前記第2のトランジスタがオフすることを特徴とする。
【0012】
また、本発明の切替回路は、第1の端子と、第2の端子と、第3の端子と、前記第1の端子及び前記第2の端子間に接続される第1のインダクタと、前記第1の端子及び前記第2の端子間に接続される第1の容量と、前記第1の端子及び前記第2の端子間に直列に接続される第1のトランジスタ及び第2の容量と、前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第2のインピーダンス変換素子とを有し、前記第2のトランジスタは、前記第3のトランジスタ及び前記第1のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、前記第3のトランジスタは、前記第1のインピーダンス変換素子及び第2のインピーダンス変換素子間に直列に接続され、前記第2の端子から前記第1の端子へ信号を出力する時には、前記第2のトランジスタがオンし、前記第1のトランジスタ及び前記第3のトランジスタがオフし、前記第1の端子から前記第3の端子へ信号を出力する時には、前記第2のトランジスタがオフし、前記第1のトランジスタ及び前記第3のトランジスタがオンすることを特徴とする。
【発明の効果】
【0013】
第2の端子から第1の端子へ信号を出力する時には、第3の端子への電力漏洩及び基準電位ノードへの電力漏洩を抑制し、挿入損失の少ない通過特性を実現できる。また、第1の端子から第3の端子へ信号を出力する時には、第2の端子への電力漏洩及び基準電位ノードへの電力漏洩を抑制し、挿入損失の少ない通過特性を実現できる。
【図面の簡単な説明】
【0014】
【図1】SPDTスイッチの構成例を示す回路図である。
【図2】図1のSPDTスイッチを送受信切替回路として使用する例を示す図である。
【図3】図3(A)及び(B)は本発明の第1の実施形態による切替回路の構成例を示す回路図である。
【図4】図4(A)及び(B)は第1の実施形態の切替回路の小信号特性の計算結果を示す図である。
【図5】図5(A)及び(B)は第1の実施形態の切替回路の大信号特性の計算結果を示す図である。
【図6】本発明の第2の実施形態による切替回路の構成例を示す回路図である。
【図7】本発明の第3の実施形態による切替回路の構成例を示す回路図である。
【図8】本発明の第4の実施形態による切替回路の構成例を示す回路図である。
【図9】本発明の第5の実施形態による切替回路の構成例を示す回路図である。
【図10】図10(A)及び(B)は本発明の第6の実施形態による切替回路の構成例を示す回路図である。
【図11】図11(A)及び(B)は第6の実施形態の切替回路の小信号周波数特性の計算結果を示す図である。
【図12】図12(A)及び(B)は第6の実施形態の切替回路の大信号特性の計算結果を示す図である。
【図13】本発明の第7の実施形態による切替回路の構成例を示す回路図である。
【図14】本発明の第8の実施形態による切替回路の構成例を示す回路図である。
【図15】本発明の第10の実施形態による切替回路の構成例を示す回路図である。
【発明を実施するための形態】
【0015】
(参考技術)
図1は、SPDT(Single Pole Double Throw)スイッチの構成例を示す回路図である。SPDTスイッチは、3方向の切替回路であり、3個の端子P1,P2,P3と、2個の直列トランジスタ101,102と、2個のシャントトランジスタ103,104を有する。
【0016】
図2は、図1のSPDTスイッチを送受信切替回路として使用する例を示す図である。第1の端子P1には、アンテナANTが接続される。第2の端子Txは、図1の第2の端子P2に対応し、送信回路が接続される。第3の端子Rxは、図1の第3の端子P3に対応し、受信回路に接続される。
【0017】
受信時には、トランジスタ102及び103がオンし、トランジスタ101及び104がオフし、第1の端子P1から第3の端子Rxへ信号221が出力される。しかし、信号が大電力及び高周波数になると、第1の端子P1からの信号222がシャントトランジスタ104を介して基準電位ノードに漏洩する問題がある。
【0018】
また、送信時には、トランジスタ101及び104がオンし、トランジスタ102及び103がオフし、第2の端子Txから第1の端子P1へ信号211,212が出力される。しかし、第2の端子Txからの信号213がシャントトランジスタ103を介して基準電位ノードに漏洩すると同時に第3の端子Rx側の直列トランジスタ102の漏洩信号214が増加するために損失が増加、特に高いパワーを取り扱うような回路だと容量成分が大きくなるのでその漏れは増加してしまう問題がある。
【0019】
以下の第1〜第5の実施形態は、信号の漏洩を防止することができる切替回路を提供することを目的とする。
【0020】
(第1の実施形態)
図3(A)及び(B)は、本発明の第1の実施形態による切替回路の構成例を示す回路図である。図3(A)は送信時の切替回路の動作を示し、図3(B)は受信時の切替回路の動作を示す。図6〜図9の回路も、図3(A)の回路と同様に、送信回路331及び受信回路332を有する。
【0021】
この切替回路は、高速で大容量のデータを送受信できる高速無線通信システムに用いられる高耐力送受信切替回路であり、高速無線通信システムのフロントエンドに配置され、送信回路331からの出力信号をアンテナANTから放出し、アンテナANTで受信した信号を低損失で受信回路332に出力する。
【0022】
アンテナANTは、第1の端子P1に接続され、無線信号を受信する。送信回路331は、出力インピーダンス(特性インピーダンス)ZTを有し、第2の端子Txに接続され、第2の端子Txに送信信号を出力する。受信回路(増幅回路を含む)332は、入力インピーダンス(特性インピーダンス)ZRを有し、第3の端子Rxに接続され、第3の端子Rxから受信信号を入力する。送信信号及び受信信号の周波数はf0である。
【0023】
インピーダンス変換素子311、312及び313は、例えば1/4波長線路であり、インピーダンス変換を行う。1/4波長線路311、312及び313は、それぞれ周波数f0の送信信号及び受信信号に対して1/4波長の長さを有する。
【0024】
切替回路は、第1の端子P1と、第2の端子Txと、第3の端子Rxとを有する。また、切替回路は、第1の端子P1及び第2の端子Tx間に直列に接続されるトランジスタ301を有し、さらに、第2の端子Tx及びトランジスタ301間に接続されるインピーダンス変換素子(1/4波長線路)311を有する。1/4波長線路311は、削除してもよい。
【0025】
ノードN1は、第1の端子P1に接続される。トランジスタ301は、nチャネル電界効果トランジスタであり、ゲートが制御端子341に接続され、ソースがノードN1に接続され、ドレインが1/4波長線路311に接続される。1/4波長線路311は、トランジスタ301のドレイン及び第2の端子Tx間に接続され、第2の端子Txの外部に接続される送信回路331の出力インピーダンスZTと同じ特性インピーダンスZ0を有する。例えば、送信回路331の出力インピーダンスZT及び1/4波長線路311の特性インピーダンスZ0は、50Ωである。
【0026】
また、切替回路は、第1の端子P1及び第3の端子Rx間において第1の端子P1側から順に接続されるインピーダンス変換素子312、シャントトランジスタ302、直列トランジスタ303及びインピーダンス変換素子(1/4波長線路)313を有する。
【0027】
1/4波長線路312は、ノードN1及びN2間に接続され、第3の端子Rxの外部に接続される受信回路332の入力インピーダンスZRよりも低い特性インピーダンスZ0を有する。例えば、受信回路332の入力インピーダンスZRは50Ωであり、1/4波長線路312の特性インピーダンスZ0は25Ωである。
【0028】
トランジスタ302は、トランジスタ303及び1/4波長線路312の相互接続点ノードN2と基準電位ノード(例えばグランド電位ノード)との間に接続される。具体的には、トランジスタ302は、nチャネル電界効果トランジスタであり、ゲートが制御端子341に接続され、ソースが基準電位ノードに接続され、ドレインがノードN2に接続される。
【0029】
トランジスタ303は、インピーダンス変換素子312及びインピーダンス変換素子313間に直列に接続される。具体的には、トランジスタ303は、nチャネル電界効果トランジスタであり、ゲートが制御端子342に接続され、ソースが1/4波長線路313に接続され、ドレインがノードN2に接続される。
【0030】
1/4波長線路313は、トランジスタ303のソース及び第3の端子Rx間に接続され、第3の端子Rxの外部に接続される受信回路332の入力インピーダンスZRよりも低い特性インピーダンスZ0を有する。例えば、受信回路332の入力インピーダンスZRは50Ωであり、1/4波長線路313の特性インピーダンスZ0は25Ωである。
【0031】
図3(A)の第2の端子Txから第1の端子P1へ信号を出力する送信時には、制御端子341がハイレベル、制御端子342がローレベルになるので、トランジスタ301及びトランジスタ302がオンし、トランジスタ303がオフする。送信回路331が出力した信号は、第2の端子Txからトランジスタ301を介して第1の端子P1に出力される。アンテナANTは、送信信号を無線送信する。
【0032】
以上のように、第2の端子Txから見て、送信回路331側は、送信回路331の出力インピーダンスZTと同じ特性インピーダンスZ0を有した1/4波長線路311及び直列トランジスタ301の順で構成され、受信回路332側は、低特性インピーダンスZ0の1/4波長線路312、シャントトランジスタ302、直列トランジスタ303、及び低特性インピーダンスZ0の1/4波長線路313の順で構成される。本実施形態の切替回路は、広帯域・高出力サーキュレータスイッチである。
【0033】
この切替回路によると、送信時にはシャントトランジスタ302がオンになる。1/4波長線路312及び313のインピーダンス変換により、ノードN1がオープン、ノードN2がショート、第3の端子Rxがオープンに見える。1/4波長線路312のアンテナANT側のノードN1ではオープンに見えるため、受信回路332側には電力漏洩の無い低損失な送信特性を実現できる。
【0034】
切替スイッチ321は、トランジスタ303及び1/4波長線路313を有し、伝送線路及びオープンスタブの切り替えを行うことができる。トランジスタ303がないと、第2の端子Tx及び第3の端子Rx間のアイソレーションが約2dB劣化する。トランジスタ303を設けることにより、第2の端子Tx及び第3の端子Rx間のアイソレーションを向上させることができる。
【0035】
送信信号は、基本波周波数f0の成分の他、2倍高調波周波数2f0の成分を有する。2倍高調波周波数2f0の送信信号に対しては、ノードN1がショート、ノードN2がオープンに見える。そのため、2倍高調波周波数2f0の送信信号は、トランジスタ302を介して基準電位ノードに流れる。その結果、1/4波長線路312及びトランジスタ302は、2倍高調波フィルタとして働き、2倍高調波の成分を除去することができる。これにより、別途、高調波フィルタは不要になる。
【0036】
図3(B)の第1の端子P1から第3の端子Rxへ信号を出力する受信時には、制御端子341がローレベル、制御端子342がハイレベルになるので、トランジスタ301及びトランジスタ302がオフし、トランジスタ303がオンする。アンテナANTが受信した信号は、第1の端子P1からトランジスタ303を介して第3の端子Rxに出力される。受信回路332は、受信信号を増幅する。
【0037】
受信時には、送信回路331側は、トランジスタ301がオフになり、オープンに見える。これにより、受信信号の電力漏洩を防止することができる。上記の構造により送信時の電力漏洩を最小限に抑えるとともに良好な受信動作を実現できる。
【0038】
以上のように、本実施形態は、図2の回路と異なり、送信回路331側にはシャントトランジスタ103がなく、直列トランジスタ301のみで構成される。受信回路332側は、低特性インピーダンスZ0(=25Ω)の1/4波長線路312、シャントトランジスタ302、直列トランジスタ303、及び低特性インピーダンスZ0(=25Ω)の1/4波長線路313で構成される。この構造により、送信時の電力漏洩を最小限に抑えるとともに良好な受信動作を実現できる。
【0039】
図4(A)及び(B)は、本実施形態の切替回路の小信号特性の計算結果を示す図である。図4(A)は、送信時の小信号特性を示す。特性401は、SパラメータS(2,1)の通過損失を示す。特性402は、SパラメータS(2,2)の第3の端子Rxの反射特性を示す。特性403は、SパラメータS(1,1)の第2の端子Txの反射特性を示す。
【0040】
図4(B)は、受信時の小信号特性を示す。特性411は、SパラメータS(3,1)の通過損失を示す。特性412は、SパラメータS(3,3)の第3の端子Rxの反射特性を示す。特性413は、SパラメータS(1,1)の第2の端子Txの反射特性を示す。
【0041】
通信信号の周波数f0が1.3GHzの時、図4(A)の送信時の特性として通過損失が0.8dBを実現、比帯域が46%以上を実現、図4(B)の受信時の特性として通過損失が1.0dBを実現、比帯域が30%以上を実現できる。
【0042】
図5(A)及び(B)は、本実施形態の切替回路の大信号特性の計算結果を示す図である。図5(A)は、送信時の大信号特性を示し、横軸が第2の端子Txからの入力レベルを示し、縦軸が出力レベルを示す。特性ANTは、アンテナANTへの出力レベルを示す。特性Rxは、第3の端子Rxへの漏れレベルを示す。第2の端子Txからの入力レベルが54の時、アンテナANTへの出力レベルは53.236であり、第3の端子Rxへの漏れレベルは1.952である。通過損失は、54−53.236≒0.8dBである。第2の端子Tx及び第3の端子Rx間のアイソレーションは、53.236−1.952≒51.3dBである。ここで、直列トランジスタ303の先端の1/4波長線路313が無いとアイソレーションは3dB悪化する。
【0043】
図5(B)は、受信時の大信号特性を示し、横軸がアンテナANTからの入力レベルを示し、縦軸が出力レベルを示す。特性Rxは、第3の端子Rxへの出力レベルを示す。特性Txは、第2の端子Txへの漏れレベルを示す。アンテナANTからの入力レベルが20の時、第3の端子Rxへの出力レベルは18.963であり、第2の端子Txへの漏れレベルは−9.667である。通過損失は、20−18.963≒1.0dBである。第2の端子Tx及び第3の端子Rx間のアイソレーションは、18.963−(−9.667)≒28dBである。
【0044】
以上のように、本実施形態では、図3(A)の送信時に受信回路332側への電力漏洩及び基準電位ノードへの電力漏洩を抑制し、挿入損失の少ない通過特性を実現できる。また、図3(B)の受信時に送信回路331側への電力漏洩及び基準電位ノードへの電力漏洩を抑制し、挿入損失の少ない通過特性を実現できる。
【0045】
また、図3(A)の送信時には、受信回路332側のトランジスタ303がオープンになっているので、1/4波長線路312はショートになり、送信回路331側と受信回路332側のアイソレーションが大きく向上する。
【0046】
また、図3(A)の送信時には、受信回路332側のノードN1は、1/4波長線路312の先がトランジスタ302を介して基準電位ノードに接続されているため、送信信号の基本波周波数f0の成分に対してはオープンで、2倍波周波数2f0の成分に対してはショートであるため、2倍波周波数2f0の成分を抑圧することができる。これにより、2倍波処理フィルタが不要になる。
【0047】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。
【0048】
(第2の実施形態)
図6は、本発明の第2の実施形態による切替回路の構成例を示す回路図である。本実施形態(図6)は、第1の実施形態(図3(A))に対して、トランジスタ601を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
【0049】
トランジスタ601は、トランジスタ301及び1/4波長線路311間に直列に接続される。具体的には、トランジスタ601は、nチャネル電界効果トランジスタであり、ゲートが制御端子341に接続され、ドレインが1/4波長線路311に接続され、ソースがトランジスタ301のドレインに接続される。トランジスタ301及び601は、直列に接続される。トランジスタ601は、トランジスタ301と同じオン/オフ動作を行う。
【0050】
本実施形態では、第2の端子Tx側から見て、送信回路331側は、送信回路331の出力インピーダンスZTと同じ特性インピーダンスZ0(=50Ω)を有する1/4波長線路311、及び2段の直列トランジスタ601,301の順で構成され、受信回路332側は、低特性インピーダンスZ0(=25Ω)の1/4波長線路312、シャントトランジスタ302、直列トランジスタ303及び低特性インピーダンスZ0(=25Ω)の1/4波長線路313の順で構成される。この構成により、受信時にトランジスタ301及び601のオフ特性をさらに改善できる。
【0051】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。また、トランジスタ301及び601を2段以上直列に接続した場合に対しても同様の効果が得られる。
【0052】
(第3の実施形態)
図7は、本発明の第3の実施形態による切替回路の構成例を示す回路図である。本実施形態は、第1の実施形態に対して、受信回路332側の回路が同じであり、送信回路331側の回路が異なる。具体的には、本実施形態(図7)は、第1の実施形態(図3(A))に対して、トランジスタ301及び1/4波長線路311の代わりに、トランジスタ702,703及びインピーダンス変換素子712,713を設けたものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
【0053】
本実施形態の切替回路は、第1の端子P1及び第2の端子Tx間において第1の端子P1側から順に接続されるインピーダンス変換素子712、シャントトランジスタ702、インピーダンス変換素子713及び直列トランジスタ703を有する。インピーダンス変換回路721は、トランジスタ703及びインピーダンス変換素子713を有する。
【0054】
インピーダンス変換素子712は、ノードN1及びN3間に接続され、第2の端子Txの外部に接続される送信回路331の出力インピーダンスZTよりも低い特性インピーダンスZ0を有する。例えば、送信回路331の出力インピーダンスZTは50Ωであり、インピーダンス変換素子712の特性インピーダンスZ0は25Ωである。
【0055】
インピーダンス変換素子713は、ノードN3及びトランジスタ703のドレイン間に接続され、第2の端子Txの外部に接続される送信回路331の出力インピーダンスZTよりも低い特性インピーダンスZ0を有する。例えば、送信回路331の出力インピーダンスZTは50Ωであり、インピーダンス変換素子713の特性インピーダンスZ0は25Ωである。
【0056】
トランジスタ702は、インピーダンス変換素子712及びインピーダンス変換素子713の相互接続点ノードN3と基準電位ノードとの間に接続される。具体的には、トランジスタ702は、nチャネル電界効果トランジスタであり、ゲートが制御端子741に接続され、ソースが基準電位ノードに接続され、ドレインがノードN3に接続される。トランジスタ303のゲートは、制御端子741に接続される。トランジスタ702は、トランジスタ303と同じオン/オフ動作を行う。
【0057】
トランジスタ703は、インピーダンス変換素子713及び第2の端子Tx間に直列に接続される。具体的には、トランジスタ703は、nチャネル電界効果トランジスタであり、ゲートが制御端子341に接続され、ドレインが第2の端子Txに接続され、ソースがインピーダンス変換素子713に接続される。トランジスタ302のゲートは、制御端子341に接続される。トランジスタ703は、トランジスタ302と同じオン/オフ動作を行う。
【0058】
インピーダンス変換素子712及び713は、例えば1/4波長線路であり、インピーダンス変換を行う。1/4波長線路712及び713は、それぞれ周波数f0の送信信号及び受信信号に対して1/4波長の長さを有する。
【0059】
以上のように、本実施形態では、第1の端子P1から見て、受信回路332側は、1/4波長線路312、シャントトランジスタ302、直列トランジスタ303及び1/4波長線路313の順で構成され、送信回路331側は、受信回路332側と同じ構成で、第1の端子P1に対してミラー反転し、接続された構成となっている。
【0060】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。また、第2の実施形態(図6)と同様に、トランジスタ703を2段以上直列に接続した場合に対しても同様の効果が得られる。
【0061】
(第4の実施形態)
図8は、本発明の第4の実施形態による切替回路の構成例を示す回路図である。本実施形態は、第3の実施形態に対して、受信回路332側の回路が同じであり、送信回路331側の回路が異なる。具体的には、本実施形態(図8)は、第3の実施形態(図7)に対して、トランジスタ703及びインピーダンス変換素子713を削除したものである。以下、本実施形態が第3の実施形態と異なる点を説明する。
【0062】
本実施形態の切替回路は、第1の端子P1及び第2の端子Tx間において第1の端子P1側から順に接続されるインピーダンス変換素子712及びシャントトランジスタ702を有する。インピーダンス変換素子712は、ノードN1及び第2の端子Tx間に接続され、例えば1/4波長線路であり、インピーダンス変換を行う。1/4波長線路312、313及び712は、それぞれ周波数f0の送信信号及び受信信号に対して1/4波長の長さを有する。インピーダンス変換素子712は、第2の端子Txの外部に接続される送信回路331の出力インピーダンスZTよりも低い特性インピーダンスZ0を有する。例えば、送信回路331の出力インピーダンスZTは50Ωであり、インピーダンス変換素子712の特性インピーダンスZ0は25Ωである。
【0063】
トランジスタ702は、第2の端子Txと基準電位ノードとの間に接続される。具体的には、トランジスタ702は、nチャネル電界効果トランジスタであり、ゲートが制御端子741に接続され、ソースが基準電位ノードに接続され、ドレインが第2の端子Txに接続される。トランジスタ303のゲートは、制御端子741に接続される。トランジスタ702は、トランジスタ303と同じオン/オフ動作を行う。
【0064】
以上のように、本実施形態の切替回路は、第1の端子P1と、第2の端子Txと、第3の端子Rxとを有する。また、切替回路は、第1の端子P1及び第2の端子Tx間において第1の端子P1側から順に接続されるインピーダンス変換素子712及びシャントトランジスタ702を有する。また、切替回路は、第1の端子P1及び第3の端子Rx間において第1の端子P1側から順に接続されるインピーダンス変換素子312、シャントトランジスタ302、直列トランジスタ303及びインピーダンス変換素子313を有する。
【0065】
トランジスタ302は、トランジスタ303及びインピーダンス変換素子312の相互接続点ノードN2と基準電位ノードとの間に接続される。トランジスタ303は、インピーダンス変換素子312及びインピーダンス変換素子313間に直列に接続される。
【0066】
第2の端子Rxから第1の端子P1へ信号を出力する送信時には、トランジスタ702及びトランジスタ303がオフし、トランジスタ302がオンする。第1の端子P1から第3の端子Rxへ信号を出力する受信時には、トランジスタ702及びトランジスタ303がオンし、トランジスタ302がオフする。
【0067】
インピーダンス変換素子312及び313は、それぞれ第3の端子Rxの外部に接続される受信回路332の入力インピーダンスZRよりも低い特性インピーダンスZ0を有する。例えば、例えば、受信回路332の入力インピーダンスZRは50Ωであり、1/4波長線路312及び313の特性インピーダンスZ0は25Ωである。
【0068】
第1の端子P1は、アンテナANTに接続される。第2の端子Txは、送信回路331に接続される。第3の端子Rxは、受信回路332に接続される。
【0069】
以上のように、本実施形態では、第1の端子P1から見て、受信回路332側は、1/4波長線路312、シャントトランジスタ302、直列トランジスタ303及び1/4波長線路313の順で構成され、送信回路331側は、1/4波長線路712及びシャントトランジスタ702の順で構成される。
【0070】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。
【0071】
(第5の実施形態)
図9は、本発明の第5の実施形態による切替回路の構成例を示す回路図である。本実施形態は、第2の実施形態に対して、送信回路331側の回路が同じであり、受信回路332側の回路が異なる。具体的には、本実施形態(図9)は、第2の実施形態(図6)に対して、1/4波長線路312及び313の代わりに、インダクタL1,L2及び容量C1,C2を設けたものである。以下、本実施形態が第2の実施形態と異なる点を説明する。
【0072】
第2の実施形態では、インピーダンス変換素子312及び313として1/4波長線路を使用する場合を例に説明した。本実施形態では、インピーダンス変換素子の他の例として、インダクタ及び容量を使用する場合を説明する。インダクタL1及び容量C1は、図6のインピーダンス変換素子(1/4波長線路)312に対応する。インダクタL2及び容量C2は、図6のインピーダンス変換素子(1/4波長線路)313に対応する。
【0073】
インダクタL1は、ノードN1及びN2間に接続される。容量C1は、ノードN2及び基準電位ノード間に接続される。インダクタL2は、トランジスタ303のドレイン及び第3の端子Rx間に接続される。容量C2は、第3の端子Rx及び基準電位ノード間に接続される。
【0074】
本実施形態では、インピーダンス変換素子312はインダクタL1及び容量C1を有し、インピーダンス変換素子313はインダクタL2及び容量C2を有する。インピーダンス変換素子として、インダクタ及び容量を使用した場合には、1/4波長線路と同様に、インピーダンス変換することができる。第2の実施形態のインピーダンス変換素子311〜313において、受信回路332の入力インピーダンスZRよりも低い特性インピーダンスZ0(例えば25Ω)を持つインピーダンス変換素子312及び313はインダクタL1,L2及び容量C1,C2で構成し、送信回路331の出力インピーダンスZ0と同じ特性インピーダンスZ0(例えば50Ω)を持つインピーダンス変換素子311は1/4波長線路で構成する。本実施形態は、第2の実施形態と同様の効果を得ることができる。
【0075】
なお、第1、第3〜第4の実施形態についても、上記と同様に、受信回路332の入力インピーダンスZR及び送信回路331の出力インピーダンスZTよりも低い特性インピーダンスZ0(例えば25Ω)を持つインピーダンス変換素子312,313,712,713はインダクタ及び容量で構成し、送信回路331の出力インピーダンスZ0と同じ特性インピーダンスZ0(例えば50Ω)を持つインピーダンス変換素子311は1/4波長線路で構成することができる。
【0076】
(第6の実施形態)
図10(A)及び(B)は、本発明の第6の実施形態による切替回路の構成例を示す回路図である。図10(A)は送信時の切替回路の動作を示し、図10(B)は受信時の切替回路の動作を示す。図13〜図15の回路も、図10(A)及び(B)の回路と同様に、送信回路331及び受信回路332を有する。
【0077】
本実施形態は、第1の実施形態(図3(A)及び(B))に対して、1/4波長線路311を削除し、インダクタ1001及び容量1002,1003を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
【0078】
第1の実施形態の切替回路は、送受信器に用いられるサーキュレータとして使用した場合、特に高いパワーを取り扱うような回路だと、トランジスタ301を大きくする必要がある。トランジスタ301を大きくすると、トランジスタ301のオフ時の容量成分が大きくなるので、受信時に送信回路331側へ漏れが増加してしまう問題があり、第2の端子Tx及び第3の端子Rx間のアイソレーションに限界がある。本実施形態は、第1の実施形態よりも、第2の端子Tx及び第3の端子Rx間のアイソレーションを向上させるものである。
【0079】
トランジスタ301のゲートは、制御端子341ではなく、制御端子342に接続される。インダクタ1001は、ノードN1及び第2の端子Tx間に接続される。容量1002も、ノードN1及び第2の端子Tx間に接続される。容量1003は、トランジスタ301のドレイン及び第2の端子Tx間に接続される。トランジスタ301のソースは、ノードN1に接続される。トランジスタ301及び容量1003の直列接続回路は、インダクタ1001及び容量1002に対して並列に接続される。容量1003は、容量1002よりも容量値が大きい。
【0080】
本実施形態の切替回路では、送信回路331側は、第1の端子P1から見て、容量1003とトランジスタ301とを直列に接続した構成であり、その直列接続に並列に容量1002及びインダクタ1001を接続した回路を有する。受信回路332側は、第1の実施形態と同様に、第1の端子P1から見て、低特性インピーダンスZ0の1/4波長線路312と、シャントトランジスタ302と、直列トランジスタ303と、低特性インピーダンスZ0の1/4波長線路313とを有する。ここで、図10(A)に示すように、送信時には直列トランジスタ301がオフになる。つまり、送信時には、並列に接続された容量1002及びインダクタ1001の共振周波数と送信周波数が一致するように設計する。このような回路形式にすることにより、直列トランジスタ301は送信時に使用しないため、小さいサイズのトランジスタ301を使用できるようになる。したがって、容量成分を小さくでき、受信時の送信回路331側への漏洩電力を抑制できる。また、高い周波数でも対応可能となる。
【0081】
以下、より具体的に説明する。本実施形態の切替回路は、高出力サーキュレータスイッチとして使用することができる。例えば、インダクタ1001が1.6nH、容量1002が1.05pF、容量1003が8.3pFである。また、送信回路331の出力インピーダンスZTは50Ωであり、受信回路332の入力インピーダンスZRは50Ωであり、1/4波長線路312及び313の特性インピーダンスZ0は25Ωである。
【0082】
送信信号は、基本波周波数f0の成分の他、3倍高調波周波数3f0の成分を有する。図10(A)に示すように、送信時には、トランジスタ301がオフし、破線で囲まれたインダクタ1001及び容量1002のパスのみを使用し、送信回路331側の負荷は3倍高調波周波数3f0に対して∞となる。この高調波処理により、送信回路331がアンテナANTから出力する送信信号は、不要な3倍高調波周波数3f0の成分が除去され、効率を向上させることができる。
【0083】
また、図10(B)に示すように、受信時には、トランジスタ301がオンし、破線で囲まれたインダクタ1001、容量1002及び1003の全てのパスを使用し、送信回路331側の負荷は基本波周波数f0に対して∞となる。よって、この構成により、受信時の送信回路331側への電力漏洩を最小限に抑えるとともに良好な受信動作を実現できる。
【0084】
図11(A)及び(B)は、本実施形態の切替回路の小信号周波数特性の計算結果を示す図である。図11(A)は、送信時の小信号周波数特性を示す。特性1101は、SパラメータS(1,1)の第2の端子Txの反射特性を示す。特性1102は、SパラメータS(2,1)の通過損失を示す。
【0085】
図11(B)は、受信時の小信号周波数特性を示す。特性1111は、SパラメータS(1,1)の第2の端子Txの反射特性を示す。特性1112は、SパラメータS(2,1)の通過損失を示す。
【0086】
通信信号の周波数f0が1.3GHzの時、図11(A)の送信時の特性として、送信信号の基本波周波数f0(1.3GHz)を通過させて、不要な3倍高調波周波数3f0(3.9GHz)に対してオープンに見えている。また、図11(B)の受信時の特性として、送信回路331側は基本波周波数f0(1.3GHz)に対してオープンに見えている。
【0087】
図12(A)及び(B)は、本実施形態の切替回路の大信号特性の計算結果を示す図である。図12(A)は、送信時の大信号特性を示し、横軸が第2の端子Txからの入力レベルを示し、縦軸が出力レベルを示す。特性ANTは、アンテナANTへの出力レベルを示す。特性Rxは、第3の端子Rxへの漏れレベルを示す。第2の端子Txからの入力レベルが54の時、アンテナANTへの出力レベルは53.306であり、第3の端子Rxへの漏れレベルは3.990である。通過損失は、54−53.306≒0.7dBである。第2の端子Tx及び第3の端子Rx間のアイソレーションは、53.306−3.990≒50dBである。
【0088】
図12(B)は、受信時の大信号特性を示し、横軸がアンテナANTからの入力レベルを示し、縦軸が出力レベルを示す。特性Rxは、第3の端子Rxへの出力レベルを示す。特性Txは、第2の端子Txへの漏れレベルを示す。アンテナANTからの入力レベルが20の時、第3の端子Rxへの出力レベルは18.877であり、第2の端子Txへの漏れレベルは−18.361である。通過損失は、20−18.877≒1.1dBである。第2の端子Tx及び第3の端子Rx間のアイソレーションは、18.877−(−18.361)≒38dBであり、本実施形態は第1の実施形態に比べて受信時のアイソレーションが10dB以上改善されている。
【0089】
以上のように、本実施形態では、図10(B)に示すように、受信時には、送信回路331側への電力漏洩及び基準電位ノードへの電力漏洩を抑制し、挿入損失の少ない通過特性を実現できる。また、受信時に送信回路331側への電力漏洩を改善できるために、第2の端子Tx及び第3の端子Rx間のアイソレーションを向上させることができる。また、図10(A)に示すように、送信時には、第2の端子Txから見た3倍高調波周波数3f0の負荷はオープンになり、送信回路331に戻すことができる。これにより、効率の向上が期待できるとともにアンテナANTからの不要な3倍高調波周波数3f0の出力を抑制できる。
【0090】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。
【0091】
(第7の実施形態)
図13は、本発明の第7の実施形態による切替回路の構成例を示す回路図である。本実施形態は、第2の実施形態(図6)に対して、1/4波長線路311を削除し、インダクタ1301,1311及び容量1302,1303,1312,1313を追加したものである。以下、本実施形態が第2の実施形態と異なる点を説明する。
【0092】
トランジスタ301は、ゲートが制御端子342に接続され、ソースがノードN1に接続される。インダクタ1301は、ノードN1及びトランジスタ601のソース間に接続される。容量1302も、ノードN1及びトランジスタ601のソース間に接続される。容量1303は、トランジスタ301のドレイン及びトランジスタ601のソース間に接続される。トランジスタ301及び容量1303の直列接続回路は、インダクタ1301及び容量1302に対して並列に接続される。トランジスタ301は、トランジスタ303と同じオン/オフ動作を行う。
【0093】
トランジスタ601は、ゲートが制御端子342に接続される。インダクタ1311は、トランジスタ601のソース及び第2の端子Tx間に接続される。容量1312も、トランジスタ601のソース及び第2の端子Tx間に接続される。容量1313は、トランジスタ601のドレイン及び第2の端子Tx間に接続される。トランジスタ601及び容量1313の直列接続回路は、インダクタ1311及び容量1312に対して並列に接続される。トランジスタ601は、トランジスタ301及び303と同じオン/オフ動作を行う。
【0094】
例えば、インダクタ1301及び1311は1.6nH、容量1302及び1312は1.05pF、容量1303及び1313は8.3pFである。また、1/4波長線路312及び313の特性インピーダンスZ0は25Ωである。
【0095】
本実施形態の切替回路は、高出力サーキュレータスイッチとして使用することができる。本実施形態は、第6の実施形態と同様に、第2の実施形態に対して、受信時における送信回路331側のオフ特性をさらに改善できるためにアイソレーションがさらに向上する。
【0096】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。また、トランジスタ301及び601を2段以上直列に接続した場合に対しても同様の効果が得られる。
【0097】
(第8の実施形態)
図14は、本発明の第8の実施形態による切替回路の構成例を示す回路図である。本実施形態は、第3の実施形態(図7)に対して、インダクタ1401,1411及び容量1402,1403,1412,1413を追加したものである。以下、本実施形態が第3の実施形態と異なる点を説明する。
【0098】
トランジスタ303は、ゲートが制御端子341に接続され、ソースが1/4波長線路313を介して第3の端子Rxに接続される。インダクタ1401は、トランジスタ303のソース及びノードN2間に接続される。容量1402も、トランジスタ303のソース及びノードN2間に接続される。容量1403は、トランジスタ303のドレイン及びノードN2間に接続される。トランジスタ303及び容量1403の直列接続回路は、インダクタ1401及び容量1402に対して並列に接続される。トランジスタ303は、トランジスタ302と同じオン/オフ動作を行う。
【0099】
トランジスタ703は、ゲートが制御端子741に接続され、ソースが1/4波長線路713を介してノードN3に接続される。インダクタ1411は、トランジスタ703のソース及び第2の端子Tx間に接続される。容量1412も、トランジスタ703のソース及び第2の端子Tx間に接続される。容量1413は、トランジスタ703のドレイン及び第2の端子Tx間に接続される。トランジスタ703及び容量1413の直列接続回路は、インダクタ1411及び容量1412に対して並列に接続される。トランジスタ703は、トランジスタ702と同じオン/オフ動作を行う。
【0100】
例えば、インダクタ1401及び1411は1.6nH、容量1402及び1412は1.05pF、容量1403及び1413は8.3pFである。また、1/4波長線路312、313、712及び713の特性インピーダンスZ0は25Ωである。
【0101】
本実施形態の切替回路は、高出力サーキュレータスイッチとして使用することができる。本実施形態では、受信回路332側がアンテナANT側から見て特性インピーダンスZ0が25Ωの伝送線路312、シャントトランジスタ302、トランジスタ303及び容量1403の直列接続回路、特性インピーダンスZ0が25Ωの伝送線路313の順で構成されており、送信回路331側が受信回路332側と同構成でアンテナANTに対してミラー反転し、接続された構成となっている。本実施形態は、第6の実施形態と同様に、第3の実施形態に対して、受信時における送信回路331側のオフ特性をさらに改善できるためにアイソレーションがさらに向上する。
【0102】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。また、第7の実施形態(図13)と同様に、トランジスタ703を2段以上直列に接続した場合に対しても同様の効果が得られる。
【0103】
(第9の実施形態)
本発明の第9の実施形態による切替回路は、図13の切替回路と同じ構成を有する。以下、本実施形態が第7の実施形態(図13)と異なる点を説明する。第7の実施形態ではインダクタ1311が1.6nHであったのに対し、本実施形態ではインダクタ1311が0.96nHである。
【0104】
すなわち、本実施形態では、インダクタ1301は1.6nH、インダクタ1311は0.96nH、容量1302及び1312は1.05pF、容量1303及び1313は8.3pFである。また、1/4波長線路312及び313の特性インピーダンスZ0は25Ωである。
【0105】
本実施形態の切替回路は、高出力サーキュレータスイッチとして使用することができる。破線で囲まれたインダクタ1301及び容量1302の並列回路は、送信時に、不要な3倍高調波周波数3f0の成分を除去することができる。また、破線で囲まれたインダクタ1311及び容量1312の並列回路は、送信時に、不要な5倍高調波周波数5f0の成分を除去することができる。これにより、アンテナANTからの不要波放出の抑制及び効率向上が期待できる。
【0106】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。
【0107】
(第10の実施形態)
図15は、本発明の第10の実施形態による切替回路の構成例を示す回路図である。本実施形態は、第6の実施形態(図10(A)及び(B))に対して、インダクタ1501及び容量1502を追加したものである。以下、本実施形態が第6の実施形態と異なる点を説明する。
【0108】
インダクタ1501は、第2の端子Tx及び基準電位ノード間に接続される。容量1502も、第2の端子Tx及び基準電位ノード間に接続される。例えば、インダクタ1501は1.6nH、容量1502は8.35pFである。また、インダクタ1001は1.6nH、容量1002は1.05pF、容量1003は8.3pFである。
【0109】
本実施形態の切替回路は、高出力サーキュレータスイッチとして使用することができる。本実施形態は、シャントのインダクタ1501及び容量1502を追加している。インダクタ1501及び容量1502は、フィルタの役割を担い、アンテナANTからの不要波放出(2倍波・3倍波)のさらなる抑制が期待できる。
【0110】
本実施形態のトランジスタは、電界効果トランジスタ(FET)の場合を例に説明したが、バイポーラトランジスタ(BJT)に対しても当然同様の効果が得られる。また、本実施形態のトランジスタは、GaAsのトランジスタの他、InP、Si、GaN等のトランジスタに対しても当然同様の効果が得られる。
【0111】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【0112】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【0113】
(付記1)
第1の端子と、
第2の端子と、
第3の端子と、
前記第1の端子及び前記第2の端子間に直列に接続される第1のトランジスタと、
前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第2のインピーダンス変換素子とを有し、
前記第2のトランジスタは、前記第3のトランジスタ及び前記第1のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、
前記第3のトランジスタは、前記第1のインピーダンス変換素子及び第2のインピーダンス変換素子間に直列に接続され、
前記第2の端子から前記第1の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第2のトランジスタがオンし、前記第3のトランジスタがオフし、
前記第1の端子から前記第3の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第2のトランジスタがオフし、前記第3のトランジスタがオンすることを特徴とする切替回路。
(付記2)
前記第1及び第2のインピーダンス変換素子は、それぞれ1/4波長線路であることを特徴とする付記1記載の切替回路。
(付記3)
前記第1及び第2のインピーダンス変換素子は、それぞれインダクタ及び容量を有することを特徴とする付記1記載の切替回路。
(付記4)
前記第1のインピーダンス変換素子は、前記第3の端子の外部に接続される回路よりも低い特性インピーダンスを有することを特徴とする付記1記載の切替回路。
(付記5)
前記第2のインピーダンス変換素子は、前記第3の端子の外部に接続される回路よりも低い特性インピーダンスを有することを特徴とする付記1記載の切替回路。
(付記6)
前記第1の端子はアンテナに接続され、
前記第2の端子は送信回路に接続され、
前記第3の端子は受信回路に接続されることを特徴とする付記1記載の切替回路。
(付記7)
さらに、前記第2の端子及び前記第1のトランジスタ間に接続される第1の1/4波長線路を有することを特徴とする付記1記載の切替回路。
(付記8)
さらに、前記第1のトランジスタ及び前記第2の端子間に直列に接続される第4のトランジスタを有し、
前記第4のトランジスタは、前記第1のトランジスタと同じオン/オフ動作を行うことを特徴とする付記1記載の切替回路。
(付記9)
さらに、前記第1の端子及び前記第1のトランジスタ間において前記第1の端子側から順に接続される第3のインピーダンス変換素子、第4のトランジスタ及び第4のインピーダンス変換素子を有し、
前記第4のトランジスタは、前記第3のインピーダンス変換素子及び前記第4のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、前記第3のトランジスタと同じオン/オフ動作を行うことを特徴とする付記1記載の切替回路。
(付記10)
前記第1及び第2のインピーダンス変換素子は、それぞれ前記第3の端子の外部に接続される回路よりも低い特性インピーダンスを有することを特徴とする付記9記載の切替回路。
(付記11)
前記第1〜第4のインピーダンス変換素子は、それぞれ1/4波長線路であることを特徴とする付記10記載の切替回路。
(付記12)
第1の端子と、
第2の端子と、
第3の端子と、
前記第1の端子及び前記第2の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子及び第1のトランジスタと、
前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第2のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第3のインピーダンス変換素子とを有し、
前記第1のトランジスタは、前記第2の端子と基準電位ノードとの間に接続され、
前記第2のトランジスタは、前記第3のトランジスタ及び前記第2のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、
前記第3のトランジスタは、前記第2のインピーダンス変換素子及び第3のインピーダンス変換素子間に直列に接続され、
前記第2の端子から前記第1の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第3のトランジスタがオフし、前記第2のトランジスタがオンし、
前記第1の端子から前記第3の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第3のトランジスタがオンし、前記第2のトランジスタがオフすることを特徴とする切替回路。
(付記13)
第1の端子と、
第2の端子と、
第3の端子と、
前記第1の端子及び前記第2の端子間に接続される第1のインダクタと、
前記第1の端子及び前記第2の端子間に接続される第1の容量と、
前記第1の端子及び前記第2の端子間に直列に接続される第1のトランジスタ及び第2の容量と、
前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第2のインピーダンス変換素子とを有し、
前記第2のトランジスタは、前記第3のトランジスタ及び前記第1のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、
前記第3のトランジスタは、前記第1のインピーダンス変換素子及び第2のインピーダンス変換素子間に直列に接続され、
前記第2の端子から前記第1の端子へ信号を出力する時には、前記第2のトランジスタがオンし、前記第1のトランジスタ及び前記第3のトランジスタがオフし、
前記第1の端子から前記第3の端子へ信号を出力する時には、前記第2のトランジスタがオフし、前記第1のトランジスタ及び前記第3のトランジスタがオンすることを特徴とする切替回路。
(付記14)
さらに、前記第1のインダクタ及び前記第2の端子間に接続される第2のインダクタと、
前記第1のインダクタ及び前記第2の端子間に接続される第3の容量と、
前記第1のインダクタ及び前記第2の端子間に直列に接続される第4のトランジスタ及び第4の容量とを有し、
前記第4のトランジスタは、前記第1のトランジスタと同じオン/オフ動作を行うことを特徴とする付記13記載の切替回路。
(付記15)
さらに、前記第1の端子及び前記第1のインダクタ間において前記第1の端子側から順に接続される第3のインピーダンス変換素子、第4のトランジスタ及び第4のインピーダンス変換素子を有し、
前記第4のトランジスタは、前記第3のインピーダンス変換素子及び前記第4のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、前記第1のトランジスタと同じオン/オフ動作を行うことを特徴とする付記13記載の切替回路。
(付記16)
さらに、前記第2の端子及び基準電位ノード間に接続される第2のインダクタと、
前記第2の端子及び基準電位ノード間に接続される第3の容量とを有することを特徴とする付記13記載の切替回路。
【符号の説明】
【0114】
301,302,303 トランジスタ
311,312,313 インピーダンス変換素子(1/4波長線路)
321 切替スイッチ
331 送信回路
332 受信回路
P1 第1の端子
Tx 第2の端子
Rx 第3の端子
ANT アンテナ
【特許請求の範囲】
【請求項1】
第1の端子と、
第2の端子と、
第3の端子と、
前記第1の端子及び前記第2の端子間に直列に接続される第1のトランジスタと、
前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第2のインピーダンス変換素子とを有し、
前記第2のトランジスタは、前記第3のトランジスタ及び前記第1のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、
前記第3のトランジスタは、前記第1のインピーダンス変換素子及び第2のインピーダンス変換素子間に直列に接続され、
前記第2の端子から前記第1の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第2のトランジスタがオンし、前記第3のトランジスタがオフし、
前記第1の端子から前記第3の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第2のトランジスタがオフし、前記第3のトランジスタがオンすることを特徴とする切替回路。
【請求項2】
前記第1及び第2のインピーダンス変換素子は、それぞれ1/4波長線路であることを特徴とする請求項1記載の切替回路。
【請求項3】
前記第1及び第2のインピーダンス変換素子は、それぞれインダクタ及び容量を有することを特徴とする請求項1記載の切替回路。
【請求項4】
前記第1のインピーダンス変換素子は、前記第3の端子の外部に接続される回路よりも低い特性インピーダンスを有することを特徴とする請求項1〜3のいずれか1項に記載の切替回路。
【請求項5】
前記第2のインピーダンス変換素子は、前記第3の端子の外部に接続される回路よりも低い特性インピーダンスを有することを特徴とする請求項1〜4のいずれか1項に記載の切替回路。
【請求項6】
第1の端子と、
第2の端子と、
第3の端子と、
前記第1の端子及び前記第2の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子及び第1のトランジスタと、
前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第2のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第3のインピーダンス変換素子とを有し、
前記第1のトランジスタは、前記第2の端子と基準電位ノードとの間に接続され、
前記第2のトランジスタは、前記第3のトランジスタ及び前記第2のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、
前記第3のトランジスタは、前記第2のインピーダンス変換素子及び第3のインピーダンス変換素子間に直列に接続され、
前記第2の端子から前記第1の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第3のトランジスタがオフし、前記第2のトランジスタがオンし、
前記第1の端子から前記第3の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第3のトランジスタがオンし、前記第2のトランジスタがオフすることを特徴とする切替回路。
【請求項7】
第1の端子と、
第2の端子と、
第3の端子と、
前記第1の端子及び前記第2の端子間に接続される第1のインダクタと、
前記第1の端子及び前記第2の端子間に接続される第1の容量と、
前記第1の端子及び前記第2の端子間に直列に接続される第1のトランジスタ及び第2の容量と、
前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第2のインピーダンス変換素子とを有し、
前記第2のトランジスタは、前記第3のトランジスタ及び前記第1のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、
前記第3のトランジスタは、前記第1のインピーダンス変換素子及び第2のインピーダンス変換素子間に直列に接続され、
前記第2の端子から前記第1の端子へ信号を出力する時には、前記第2のトランジスタがオンし、前記第1のトランジスタ及び前記第3のトランジスタがオフし、
前記第1の端子から前記第3の端子へ信号を出力する時には、前記第2のトランジスタがオフし、前記第1のトランジスタ及び前記第3のトランジスタがオンすることを特徴とする切替回路。
【請求項1】
第1の端子と、
第2の端子と、
第3の端子と、
前記第1の端子及び前記第2の端子間に直列に接続される第1のトランジスタと、
前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第2のインピーダンス変換素子とを有し、
前記第2のトランジスタは、前記第3のトランジスタ及び前記第1のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、
前記第3のトランジスタは、前記第1のインピーダンス変換素子及び第2のインピーダンス変換素子間に直列に接続され、
前記第2の端子から前記第1の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第2のトランジスタがオンし、前記第3のトランジスタがオフし、
前記第1の端子から前記第3の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第2のトランジスタがオフし、前記第3のトランジスタがオンすることを特徴とする切替回路。
【請求項2】
前記第1及び第2のインピーダンス変換素子は、それぞれ1/4波長線路であることを特徴とする請求項1記載の切替回路。
【請求項3】
前記第1及び第2のインピーダンス変換素子は、それぞれインダクタ及び容量を有することを特徴とする請求項1記載の切替回路。
【請求項4】
前記第1のインピーダンス変換素子は、前記第3の端子の外部に接続される回路よりも低い特性インピーダンスを有することを特徴とする請求項1〜3のいずれか1項に記載の切替回路。
【請求項5】
前記第2のインピーダンス変換素子は、前記第3の端子の外部に接続される回路よりも低い特性インピーダンスを有することを特徴とする請求項1〜4のいずれか1項に記載の切替回路。
【請求項6】
第1の端子と、
第2の端子と、
第3の端子と、
前記第1の端子及び前記第2の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子及び第1のトランジスタと、
前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第2のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第3のインピーダンス変換素子とを有し、
前記第1のトランジスタは、前記第2の端子と基準電位ノードとの間に接続され、
前記第2のトランジスタは、前記第3のトランジスタ及び前記第2のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、
前記第3のトランジスタは、前記第2のインピーダンス変換素子及び第3のインピーダンス変換素子間に直列に接続され、
前記第2の端子から前記第1の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第3のトランジスタがオフし、前記第2のトランジスタがオンし、
前記第1の端子から前記第3の端子へ信号を出力する時には、前記第1のトランジスタ及び前記第3のトランジスタがオンし、前記第2のトランジスタがオフすることを特徴とする切替回路。
【請求項7】
第1の端子と、
第2の端子と、
第3の端子と、
前記第1の端子及び前記第2の端子間に接続される第1のインダクタと、
前記第1の端子及び前記第2の端子間に接続される第1の容量と、
前記第1の端子及び前記第2の端子間に直列に接続される第1のトランジスタ及び第2の容量と、
前記第1の端子及び前記第3の端子間において前記第1の端子側から順に接続される第1のインピーダンス変換素子、第2のトランジスタ、第3のトランジスタ及び第2のインピーダンス変換素子とを有し、
前記第2のトランジスタは、前記第3のトランジスタ及び前記第1のインピーダンス変換素子の相互接続点と基準電位ノードとの間に接続され、
前記第3のトランジスタは、前記第1のインピーダンス変換素子及び第2のインピーダンス変換素子間に直列に接続され、
前記第2の端子から前記第1の端子へ信号を出力する時には、前記第2のトランジスタがオンし、前記第1のトランジスタ及び前記第3のトランジスタがオフし、
前記第1の端子から前記第3の端子へ信号を出力する時には、前記第2のトランジスタがオフし、前記第1のトランジスタ及び前記第3のトランジスタがオンすることを特徴とする切替回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2010−213106(P2010−213106A)
【公開日】平成22年9月24日(2010.9.24)
【国際特許分類】
【出願番号】特願2009−58527(P2009−58527)
【出願日】平成21年3月11日(2009.3.11)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成22年9月24日(2010.9.24)
【国際特許分類】
【出願日】平成21年3月11日(2009.3.11)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]