【課題】使用される外部電源電圧のレベルに応じて効率的に内部電圧を生成することのできる半導体装置を提供する。
【解決手段】容量素子（１８０、１８４、１９１）のチャージポンプ動作により内部電圧（Ｖｐｐ）を生成する回路において、出力トランジスタ（１９２）に結合される内部電荷供給ノード（ＮＤ５３）および内部電荷供給ノードに電荷を容量素子（１９１）を介して供給するドライバ（１８５、１８６）の電源ノードのいずれかに制御信号に応答するチャージポンプ容量素子（１８７）を選択的に結合する。 （もっと読む）

【課題】マイコンへ入力されるデータの信号線の数を減少させることが可能であるとともに、マイコンに出力されるシリアルデータの出力開始タイミングを変更することなく、シリアルデータを増やすことが可能なデータ出力回路を提供する。
【解決手段】出力データを生成するデータ生成回路と、データ生成回路に対するアドレスを受け付け、アドレスを受け付けている期間に入力されるパラレルデータを保持し、データの出力を指示する出力指示信号に応じて、データ生成回路によって生成される出力データと、保持されたパラレルデータとを、シリアルで出力するシリアル出力回路と、
を備えるデータ出力回路を構成する。 （もっと読む）

【課題】マイコンのＡＤ入力ポートを用いて外部回路の電圧モニタを行う際に、外部に専用の回路を追加することなく、電圧モニタを行う電圧ラインの診断を適切に行う。
【解決手段】電圧ラインモニタ用ＡＤ入力ポート１５１がモニタする電圧ラインＬ１の診断信号を出力するＩＯポート１１１を接続した端子１１１ＴにＡＤ入力ポート１２１を接続し、電圧ラインの診断時にはＩＯポート１１１を、非診断時にはＡＤ入力ポート１２１を使用する。 （もっと読む）

【課題】伝送路の減衰量を考慮して送信側の信号の振幅を調整することのできるインタフェース回路および信号出力調整方法を得ること。
【解決手段】インタフェース回路１００の送信側回路部分では、テスト時に一定振幅の繰り返し信号１１１をＣＭＬ回路で構成される出力バッファ回路１１７を経て伝送路１２３に送出する。受信側回路部分１０２では、これによる入力信号１３１の振幅を判定回路１３５が複数の基準電圧Ｖｒｅｆ₁〜Ｖｒｅｆ_nとコンパレータ１３２₁〜１３２_nで比較することにより求める。そして送信側回路部分１０１側の電圧制御回路１１９で、ＣＭＬ回路の定電流値を適切に制御することで振幅の設定を行って低消費電力化を実現する。 （もっと読む）

【課題】一方の半導体装置から出力される複数のデータの遅延量が大きく異なる場合でも、他方の半導体装置が複数のデータを同時に取り込むことができるようにする。
【解決手段】半導体装置１から出力されたデータＡ，Ｂ，Ｃに対する遅延量の設定を受け付けて、その遅延量だけデータＡ，Ｂ，Ｃを遅延して、半導体装置２に取り込まれるデータＡ，Ｂ，Ｃの遅延を揃えるように構成する。これにより、半導体装置１から出力されたデータＡ，Ｂ，Ｃの遅延量が大きく異なる場合でも、半導体装置２に対するデータＡ，Ｂ，Ｃの取り込みタイミングを指示する制御信号の設計が容易になる。 （もっと読む）

【課題】半導体装置と外部抵抗の間の線路に存在する寄生抵抗分を特別の回路を設けることなく補正することのできるインピーダンス調整回路およびインピーダンス調整方法を得ること。
【解決手段】ＬＳＩケース２０１の外部には、ケースピンを介してインピーダンス設定用のクランプ抵抗２０８と、これと電位を比較するための第１および第２の参照電圧生成抵抗２２１、２２２が接続されている。第１および第２の参照電圧生成抵抗２２１、２２２の間には、ＬＳＩ２０２内の折り返し線２２５を経由する形で他の線路と同一幅の２本ずつの線路の寄生抵抗分からなる抵抗回路２２４が設けられており、調整に悪影響となる他の線路の寄生抵抗分をキャンセルする。このため、コンパレータ２１１の比較結果を使用して制御回路２０５はインピーダンス調整用出力バッファ２０３を高精度に調整可能である。 （もっと読む）

【課題】相異なるレベルの外部電源電圧を用いて必要な電圧を生成することができる半導体メモリ装置の電圧発生回路及び使用電圧供給方法を提供することにある。
【解決手段】半導体メモリ装置での電圧発生回路において、相異なる電圧レベルを有する第１，２外部電源電圧に応じて第１，２初期化信号をそれぞれ生成する第１，２初期化信号生成部と、前記第１，２初期化信号に応じて前記第１，２外部電源電圧を独立的に駆動して第１，２出力高電圧を生成し、これを共通出力端を通じて合成的に出力する出力高電圧生成部と、を備える。 （もっと読む）

【課題】伝導体上に差動信号を送信するための送信機と、データを伝達するために差動信号のコモンモード電圧を選択的に変調するためのカレントモード回路とを有する集積回路を提供する。
【解決手段】一実施形態において、システムは、伝導体上に第１及び第２の差動信号を送信するための第１の集積回路と第２の集積回路とを有する。第２の集積回路は前記伝導体からの第１及び第２の差動信号を受信するための受信機を含み、これについての典型的な受信信号を供給し、データを伝達するための第１又は第２の差動信号のいずれかのコモンモード電圧を選択的に変調するためのカレントモード回路をさらに有する。ここにおいて、第１の集積回路はコモンモード検知回路を含み、コモンモード電圧における変化を検知する。 （もっと読む）

【課題】差動信号入力であってもシングルエンド信号入力であっても受信可能で、シングルエンド信号の入力時には正論理信号であっても負論理信号であっても対応でき、しかも端子数を可能な限り少なくすることが可能な信号中継装置を提供する。
【解決手段】差動信号生成部１、第１および第２の選択手段Ｅ１，Ｅ２を備える。差動信号生成部１は、正極側入力端子Ｉ１からの入力信号Ｓ１と負極側入力端子Ｉ２からの入力信号Ｓ２を入力し両者の差動信号ΔＳを出力する。第１の選択手段Ｅ１は、選択信号入力端子Ｉｓからの選択信号Ｓ３と入力信号Ｓ１および入力信号Ｓ２を入力し、入力信号Ｓ１と入力信号Ｓ２のいずれか一方の論理と選択信号Ｓ３の論理とに応じて入力信号Ｓ２と入力信号Ｓ１とのいずれか一方を選択して出力する。第２の選択手段Ｅ２は、選択信号Ｓ３の論理に応じて差動信号生成部１の出力と第１の選択手段Ｅ１の出力とのいずれか一方を選択する。 （もっと読む）

【課題】 信頼性高く不揮発記憶を書き込めるようにする。非記憶と不揮発記憶の両方、一時記憶(揮発記憶)と不揮発記憶の両方を一つの回路で行い得るようにする。
【解決手段】 前段回路の情報を状態検地強調回路Aを介して本段回路に書き込む。制御信号V selectがL、即ち/V selectがHの時、回路Aでは小電圧のVcc0とVss0が選択され、これが前段回路に印加される。この時、本段回路のn-Tr2のゲート-p型基板端子間には0V以上Vcc0-Vss0以下の電位しか印加されないのでオフとオンの判別が可能な程度にチャネル抵抗は変化するが十分な不揮発記憶書き込みを行うほどではない。V selectがH、即ち/V selectがLに変わると、回路Aでは大電圧のVcc3とVss3が選択され、これが前段回路に印加される。V selectがHになる直前のVnの論理がHならば、n-Tr2には不揮発オン状態の書込が行われ、p-Tr2には不揮発オフ状態の書込が行われる。 （もっと読む）

【課題】一つの電圧源を使用しながらも、低電圧と高電圧とのレベル差が大きい場合にも動作特性に富み且つ容易な設計が可能なレベル変換器を提供する。
【解決手段】レベル変換器は、高電圧電源と接地間にインバータの形態で接続され、出力ノードが出力端子と接続されるプルアップＰＭＯＳトランジスタ及びプルダウンＮＭＯＳトランジスタと、インバータ形態のプルアップＰＭＯＳトランジスタとプルダウンＮＭＯＳトランジスタの入力と接続される制御ノードと、入力端子の電圧レベルによって制御ノードを高電圧電源または接地と接続させる入力ゲートと、制御ノードと入力ゲート間に接続される第１フィードバックチェーンであって、入力端子の電圧レベルがハイレベルである時に入力ゲートが制御ノードを接地と接続させる場合には、入力ゲートと高電圧電源間の接続を遮断する第１フィードバックチェーンとを備える。 （もっと読む）

【課題】省スペースでも入出力端子を兼用することでユーザの設計の自由度を高めたオープンコレクタ型インターフェース回路を提供する。
【解決手段】制御部１によって第１のポートＰ１の出力レベルを切り換えることにより第１のスイッチング素子３をＯＮ／ＯＦＦさせて、第１の通電回路Ａと第２の通電回路Ｂを切り換えて通電し同一のコネクタ端子２に入力端子と出力端子を兼用させる。 （もっと読む）

【課題】簡単な回路構成で、３.３Ｖの低電圧入力信号に対して３.３Ｖの低電圧信号又は５Ｖの高電圧信号のいずれかを出力することができる出力バッファ回路及び出力バッファ回路を使用したインタフェース回路を得る。
【解決手段】電源電圧ＶＣＣ１の電圧に応じてＰＭＯＳトランジスタ３１のゲート電圧である電圧Ｖｒｅｆを変えると共に、ＰＭＯＳトランジスタ３１にＰＭＯＳトランジスタ３２を直列に接続しＰＭＯＳトランジスタ３２のゲート電圧を電源電圧ＶＣＣ１の電圧に応じて変えるようにした。 （もっと読む）

【課題】データ出力タイミングの設計を簡略化出来る半導体装置を提供すること。
【解決手段】 第１クロックＣＬＫに同期してデータを連続的に出力する半導体装置であって、外部から与えられる前記第１クロックＣＬＫから第２クロックＩＣＬＫを生成するクロック生成回路５０、５１と、前記第２クロックＩＣＬＫに同期して動作し、前記データが入力されるフリップフロップ回路５２と、前記フリップフロップ回路５２から出力される前記データを外部へ出力する出力バッファ回路５４と、バンドギャップリファレンス回路２２を含み、該バンドギャップリファレンス回路２２により制御される電圧Ｖ_ＢＧＲを発生し、該電圧Ｖ_ＢＧＲを前記クロック生成回路５０、５１、前記フリップフロップ回路５２及び前記出力バッファ回路５４へ電源電圧として供給する電源回路とを備える。 （もっと読む）

【課題】設計自由度及び集積度の高い集積回路のための最適なパラメータを設定する動作速度検出装置を提供すること。
【解決手段】動作速度検出装置は、デジタル論理回路により構成された集積回路の遅延特性から当該集積回路の動作速度を検出する。動作速度検出装置は、デジタル論理回路により構成され、入力されたクロックを遅延させる複数の遅延部と、複数の遅延部の各々から得られたデータを用いて統計的な演算処理を行う演算部とを備える。複数の遅延部は、集積回路内に分散して配置されている。 （もっと読む）

４端子の接合型電界効果トランジスタ（ＪＦＥＴ）を用いる回路が開示される。当該回路は、様々な静的論理回路及び動的論理回路、フリップフロップ、マルチプレクサ、３ステートドライバ、位相検出器、可変動作速度を有するロジック、及び／又は、線形モード又は非線形モードで動作する４端子ＪＦＥＴを備えたアナログ回路を含み得る。 （もっと読む）

【課題】変換入力回路および変換出力回路を含む信号変換回路で、プロセスパラメータ、電圧パラメータおよび温度パラメータの影響を受けないパルス幅およびデューティサイクルの歪を改善すること。
【解決手段】変換入力回路は、電流モード論理信号を受信し、電流モード論理信号に基づいて差動入力信号を供給するように構成されている。変換出力回路は、差動入力信号を受信し、差動入力信号に基づいてレールツーレール出力信号を供給するように構成されている。変換出力回路は、差動入力信号のそれぞれの共通のエッジタイプに応じて、レールツーレール出力信号を切り替えるように構成されている。 （もっと読む）

【課題】それぞれの規格に準拠したレベルを出力することができる出力回路および半導体集積回路装置を提供する。
【解決手段】出力回路（１０）は、差動出力部（１１）と、電流源部（１３、１４）と、負荷抵抗部（１６、１７）と、制御部（１９）とを具備し、入力される差動信号を異なるインタフェースレベルの出力信号に変換して平衡伝送する。差動出力部（１１）は、入力される差動信号を増幅して出力する。電流源部（１３、１４）は、差動出力部（１１）に電流を供給する。負荷抵抗部（１６、１７）は、差動出力部（１１）に接続される。制御部（１９）は、印加される信号に基づいて、電流源部（１３、１４）の電流値、および、負荷抵抗部（１６、１７）の抵抗値を設定する。この出力回路（１０）は、出力信号の出力レベルを検出するレベル検出部（１２）をさらに備える。電流源部（１３、１４）は、レベル検出部（１２）で検出された出力レベルに応答して差動出力部に供給する電流を制御する。 （もっと読む）

【課題】クロック発振と外部クロックの増幅との両方で増幅器を兼用する際に、両方の機能を最大に発揮すること。
【解決手段】ＣＭＯＳインバータ型増幅器Ａｍｐ＿１は、入力端子Ｉｎに外部発振器Ｅｘｔ＿ＯＳＣからの外部基準クロック信号が供給可能な外部クロックモードと、入出力端子Ｉｎ・Ｏｕｔ間に振動子Ｘｔａｌが接続可能な発振器モードとで兼用される。動作モード設定回路Ｅｘｔ＿ＣＬＫ＿Ｄｅｔ＿Ｃｉｒは、前者のモードと後者のモードで、ＣＭＯＳアナログスイッチＲｆｂ、ＭＰ３、ＭＮ３をオフ状態とオン状態にそれぞれ制御する。パワーオン時の所定期間に、Ｅｘｔ＿ＣＬＫ＿Ｄｅｔ＿Ｃｉｒのカウンタは入力端子Ｉｎの外部クロックのパルス数をカウントする。両者のモードは、カウンタのカウントアップ値の大小で区別できる。 （もっと読む）

【課題】ヒューズの切断情報を保持するラッチ回路を用いなくとも、ヒューズによる情報の記録及び出力を行えるようにする。
【解決手段】スイッチＴ２を介して一端が電源に接続される電気ヒューズＦＡと、スイッチＴ３を介して一端がグランドに対して接続される電気ヒューズＦＢと、電気ヒューズＦＡ、ＦＢの他端とグランドとの間に接続されて電気ヒューズの切断時に選択されるスイッチＴ１と、電気ヒューズＦＡ、ＦＢのそれぞれ一端に接続される第１、第２のパッドＰ１、Ｐ２とを備え、記録する情報に応じて第１又は第２のパッドから切断電流を供給して一方の電気ヒューズを切断し、２つの電気ヒューズにより１ビット分の情報を記録することで、ヒューズの切断情報を保持するラッチ回路を不要にし、正確なヒューズ切断情報を記録及び出力できるようにする。 （もっと読む）