【課題】ＯＦＤＭ方式モデムにおいて、受信信号の最大値以上の電圧を発生する高電圧生成回路を設けることなく受信スイッチの動作の信頼性を確保できるようにする。
【解決手段】制御部２が変調および復調を行い回線接続部４を介して通信の回線１０に接続されるＯＦＤＭ方式モデムにおいて、受信通信路１１に設けられ子機の受信インピーダンスを親機に対して子機を複数台接続したときの通信性能の低下を抑える高インピーダンスとする高インピーダンス受信部２０、および受信通信路の開閉を行うフォトモスリレー２１，２１１，２１２を備え、前記高インピーダンス受信部が前記フォトモスリレーの出力回路のMOS FETにながれる電流を許容電流以下とし、前記制御部が前記フォトモスリレーを開閉制御する。 （もっと読む）

【課題】Ｃ・ＭＯＳ・ＦＥＴ等の相補型３端子スイッチング手段を用いたオン・オフ駆動手段も使用できる双方向性スイッチング手段を提供する。
【解決手段】どちらも両主電極の役割がその印加電圧の方向により互いに入れ換わることができ、どちらも互いに相補関係に有る２つのオン・オフ制御スイッチング手段が有って、その両オン・オフ制御スイッチング手段のうち一方の主電極と他方の主電極を接続し、一方の開放された主電極と一方の制御電極の間に一方のオン・オフ駆動手段を設け、一方の開放された主電極と他方の制御電極の間に他方のオン・オフ駆動手段を設け、その両オン・オフ制御スイッチング手段の直列回路を双方向性のスイッチとして使用する。 （もっと読む）

【課題】 異なったＬＶＴＴＬ Ｉ／Ｏ規格に対して互換性を持つように集積回路の各Ｉ／Ｏを個別に再構成する回路を提供する。
【解決手段】 上述課題は１つのＩ／Ｏ電源電圧のみを用いて達成でき、この電圧は特定の用途に要求されるＩ／Ｏ電圧のうち最も高いものである。回路はＩ／Ｏセルの出力電圧を、適合されるべきＬＶＴＴＬ規格のＶＯＨよりも高く最高ＶＩＨよりも低くなるように調節することによって動作する。Ｉ／Ｏセルは、Ｉ／Ｏ電源電圧とパッドの間に接続されるプルアップトランジスタと、該パッドの電圧と対応の規格に応じた基準電圧とを差動増幅する差動増幅器と、差動増幅器の出力信号と出力制御信号とにプルアップトランジスタを選択的にオン状態とするロジックゲートを備える。各Ｉ／Ｏセルは別個に再構成可能であるため、任意のＩ／Ｏを任意のＬＶＴＴＬ仕様に適合させることができる。 （もっと読む）

【課題】従来と異なる形式のレベルシフタを提供する。
【解決手段】レベルシフタ２００は、第１下側電圧ＶｓｓＬと第１上側電圧ＶｄｄＬのいずれかのレベルをとる入力信号Ｉｎを、第２下側電圧ＶｓｓＨと第２上側電圧ＶｄｄＨのいずれかのレベルをとる出力信号Ｏｕｔにレベルシフトする。ＳＲフリップフロップ１００の出力信号Ｏｕｔは、そのセット端子への信号のポジティブエッジに応じて第２上側電圧ＶｄｄＨに遷移し、そのリセット端子への信号のポジティブエッジに応じて第２下側電圧ＶｓｓＨに遷移する。ＡＮＤゲート２０２は、ＳＲフリップフロップ１００の出力信号Ｑに対して反転論理レベルを有するフィードバック信号ＦＢＱと入力信号Ｉｎとの論理積を、ＳＲフリップフロップ１００のセット端子へと出力する。ＮＯＲゲート２０４はフィードバック信号ＦＢＱと入力信号Ｉｎとの否定論理和を、ＳＲフリップフロップ１００のリセット端子へと出力する。 （もっと読む）

【課題】プリエンファシスまたはディエンファシスのためのドライバの追加がなくても、プリエンファシスまたはディエンファシス動作を行えるデータ出力回路を提供すること。
【解決手段】インピーダンスコードによって各々オン・オフされ、出力ノードにデータを出力する複数の駆動手段３１１、３１２を備え、前記インピーダンスコードが、前記駆動手段をターンオンさせる値を有する第１のグループと前記駆動手段をオフさせる値を有する第２のグループとに分けられ、プリエンファシス期間の間には、前記第２のグループによる制御を受ける駆動手段の全部または一部がターンオンされる。 （もっと読む）

【課題】スイング領域を変換せずに、ＣＭＬ領域でスイングする信号の電源電圧レベルをシフトすることができる回路を提供する。
【解決手段】第１の電源電圧ＶＤＤ１を電源として用い、第１のレベルを基準としてスイングするＣＭＬクロックＣＭＬ＿ＴＲＡＮＳ＿Ｐを受信して、そのスイング基準レベルを第２のレベルに切り換えて降圧ＣＭＬクロックＣＭＬ＿ＴＲＡＮＳ＿Ｌとして出力するスイングレベル切換部２２０と、第２の電源電圧ＶＤＤ２を電源として用い、スイングレベル切換部２２０から伝達される降圧ＣＭＬクロックＣＭＬ＿ＴＲＡＮＳ＿ＬをバッファリングするＣＭＬクロック伝達バッファリング部２４０と、第１の電源電圧ＶＤＤ１を電源として用い、ソースクロックＣＭＬ＿ＩＮをバッファリングして、ＣＭＬクロックＣＭＬ＿ＴＲＡＮＳ＿Ｐを生成した後、スイングレベル切換部２２０に提供するＣＭＬクロック生成バッファリング部２００とを備える。 （もっと読む）

【課題】発振回路と信号入出力回路とを切り替えて使用可能な半導体装置、及びその制御方法を提供することである。
【解決手段】本発明にかかる半導体装置は、発振素子１が接続可能な第１及び第２の外部接続端子２、３と、反転増幅器４と、反転増幅器の出力側と入力側との間に接続されたフィードバック抵抗５と、反転増幅器４の入力側に接続されたカップリング容量１１に印加されるバイアスを安定化するバイアス安定化回路６と、第１の信号入出力部７と、第２の信号入出力部８と、を備える。半導体装置を発振回路として使用する場合は、反転増幅器４およびバイアス安定化回路６を動作状態とし、第１及び第２の信号入出力部７、８を停止状態とする。信号入出力回路として使用する場合は、反転増幅器４およびバイアス安定化回路６を停止状態とし、第１及び第２の信号入出力部７、８を動作状態とする。 （もっと読む）

【課題】異電源間であっても入力信号のライズとフォールの相対的な関係を維持したまま出力信号を生成できる電源インタフェースを提供する。
【解決手段】この電源インタフェースは、送信回路１１と受信回路１２を備える。受信回路１２は、第１信号の第１信号レベルから第２信号レベルへの遷移を検出し、第１検出信号を出力する第１検出部１８と、第１検出部１８が第１信号の第１信号レベルから第２信号レベルへの遷移を検出するのに要する検出時間と同じ検出時間で、第２信号の第１信号レベルから第２信号レベルへの遷移を検出し、第２検出信号を出力する第２検出部１９と、第１検出部１８から出力された第１検出信号と第２検出部１９から出力された第２検出信号に基づいて出力信号ＯＵＴを生成する出力信号生成回路２０と、を有する。 （もっと読む）

【課題】マスクデータの変更をせずに複数のデフォルト値を設定する。
【解決手段】半導体装置８０には、ｎ個のデフォルト値設定回路が並列に配置される。ｎ個のデフォルト値設定回路には、デフォルト値設定部２、デフォルト値設定部３、及びマルチプレクサＭＵＸ１がそれぞれ設けられる。デフォルト値設定部２は低電位側電源ＶＳＳ電圧（ローレベル）を設定し、デフォルト値設定部３は高電位側電源ＶＤＤ電圧（ハイレベル）を設定する。マルチプレクサＭＵＸ１は、デフォルト値設定部２及び３の値が入力され、モード選択信号Ｓｍｓにより１ビットのデフォルト値を生成する。ｎ個のデフォルト値設定回路はＮビットのデフォルト値を生成する。 （もっと読む）

【課題】回路面積を増加させることなく、多様なターミネーションインピーダンス値を提供するターミネーション回路及びこれを備えるインピーダンス整合装置を提供すること。
【解決手段】本発明に係るインピーダンス整合装置は、インピーダンス値を較正するためのインピーダンス調整コードを生成するキャリブレーション回路３１０と、インピーダンス値設定情報に応じて前記インピーダンス調整コードを変更し、変更された前記インピーダンス調整コードを出力するコード変更部３２０と、変更された前記インピーダンス調整コードに応じて決定されるインピーダンス値でインタフェースノードをターミネーションするターミネーションインピーダンス部３３０、３４０と、を備える。 （もっと読む）

【課題】入力差動信号のコモン電圧が変化しても、終端抵抗を一定に保持でき、かつ、簡易な回路構成の終端抵抗調整回路。
【解決手段】抵抗値を調整可能な第１の終端抵抗回路と、第１の終端抵抗回路と並列に接続され、抵抗値を調整可能な第２の終端抵抗回路と、第１及び第２の終端抵抗回路の抵抗値を調整するための調整用抵抗回路と、調整用抵抗回路により定まる第１の電圧と、外部に接続された基準抵抗により定まる第２の電圧とが入力され、両電圧が等しくなるように動作するとともに、第１及び第２の終端抵抗回路に対し抵抗調整信号を出力する第１の増幅回路と、第１の終端抵抗回路が接続された第１の端子と、第２の終端抵抗回路が接続された第２の端子と、第１及び第２の端子に与えられる差動信号のコモン電圧に基づく電圧と、第１又は第２の電圧とが入力され、両電圧が等しくなるように動作する第２の増幅回路と、を備える終端抵抗調整回路。 （もっと読む）

【課題】 外部機器の入力タイプに合わせてシンク型とソース型とに容易に切換えることができ、且つ製作コストを低減できる出力インタフェース回路を提供すること。
【解決手段】 出力インタフェース回路は、外部機器５０に接続された端子Ａ，Ｂと、端子Ａに接続されたソース用レベル変換回路２４と、端子Ｂに接続されたシンク用レベル変換回路２５と、ディップＳＷ８，９と、ソース用レベル変換回路２４とシンク用レベル変換回路２５を駆動する為のＦＥＴ駆動回路２１と、ディップＳＷ８，９の設定信号に基づいてＦＥＴ駆動回路２１を制御する制御部３とを備え、ソース用レベル変換回路２４は、ＰＮＰ出力対応モードのとき制御部３の出力信号のレベルを高く変換して端子Ａへ出力し、シンク用レベル変換回路２５は、ＮＰＮ出力対応モードのとき制御部３の出力信号のレベルを高く変換して端子Ｂへ出力する。 （もっと読む）

【課題】 外部機器の出力タイプに合わせてシンク型とソース型とに容易に切換えることができ、且つ製作コストを低減できる入力インタフェース回路を提供すること。
【解決手段】 入力インタフェース回路は、外部機器５０に接続された端子Ａ，Ｂと、ディップＳＷ８，９と、端子Ａに接続されたＦＥＴ３０を含むＶＣＣバイパス回路２２と端子Ｂに接続されたＦＥＴ４０を含むＧＮＤバイパス回路２３と、ＶＣＣバイパス回路２２のＦＥＴ３０とＧＮＤバイパス回路２３のＦＥＴ４０を駆動する為のＦＥＴ駆動回路２１と、ディップＳＷ８，９の設定信号に基づいてＦＥＴ駆動回路２１を制御する制御部３と、ＮＰＮ入力対応モードのとき端子Ａからの入力信号レベルを低く変換して制御部３へ出力するシンク用レベル変換回路２４と、ＰＮＰ入力対応モードのとき端子Ｂからの入力信号レベルを低く変換して制御部３へ出力するソース用レベル変換回路２５とを設けた。 （もっと読む）

【課題】低電圧と高電圧とを相反する論理信号として出力し、前記高電圧として、異なる２以上の電圧を出力可能であって、安定して動作するバッファ回路。
【解決手段】論理制御回路と、第１の高電圧ＶＤＤＬを与える電源と出力端子との間に設けられ、ゲートに前記論理制御回路から出力された第１の高電圧ＶＤＤＬレベルの制御信号が入力され、バックゲートに第１の高電圧ＶＤＤＬが与えられた第１のＭＯＳトランジスタＭ９と、第２の高電圧ＶＤＤＨを与える電源と出力端子との間に設けられ、ゲートに論理制御回路から出力された第２の高電圧ＶＤＤＨレベルの制御信号が入力され、バックゲートに第２の高電圧ＶＤＤＬが与えられた第２のＭＯＳトランジスタＭ１１と、第１のＭＯＳトランジスタＭ９と出力端子との間に設けられ、第２の高電圧ＶＤＤＬレベルの制御信号によりオンオフが制御される第１のスイッチ回路ＳＷ１と、を備えるバッファ回路。 （もっと読む）

【課題】回路を構成する二重ゲート電界効果トランジスタの動作モードを、回路組み上げ後に適宜変更できるようにした二重ゲート電界効果トランジスタを用いたＭＯＳトランジスタ回路およびＣＭＯＳトランジスタ回路を提供する。
【解決手段】二重ゲート電界効果トランジスタを用いたＭＯＳトランジスタ回路は、二重ゲート電界効果トランジスタＸ１（２１）の第１ゲートＧ１に第１の入力信号ｉｎ１を加え、第２ゲートＧ２に選択回路１１ａを接続し、その選択回路１１ａに第１の入力信号ｉｎ１と第２の入力信号ｉｎ２を加え、選択回路１１ａにより第１の入力信号ｉｎ１または第２の入力信号ｉｎ２を選択して第２ゲートＧ２に加える。第２ゲートＧ２に切り替えて入力される入力信号に応じて、３端子動作又は４端子動作を行わせる。 （もっと読む）

【課題】出力電圧信号の振幅を十分にとれない場合があった。
【解決手段】本発明は、参照電圧を入力する第１、第２の端子と、基準電圧を入力する第３の端子と、検出すべき電圧を入力する第４の端子と、参照電圧の電位差に応じた電流をそれぞれ流す第１、第２のトランジスタ（以下、Ｔｒ）と、第１のＴｒと直列接続される第３のＴｒと、第２のＴｒと直列接続される第４のＴｒと、第３のＴｒの流す電流に応じたミラー電流を流す第５のＴｒと、第４のＴｒの流す電流に応じたミラー電流を流す第６のＴｒと、第６のＴｒと第４の端子との間に接続される第７のＴｒと、第５のＴｒと第３の端子との間に接続され、第７のＴｒの流す電流に応じたミラー電流を流す第８のＴｒと、を有し、第５、第８のＴｒの中間ノードの電圧に応じた電圧を出力信号として出力するコンパレータ回路である。 （もっと読む）

【課題】貫通電流の問題もなく、ボンディングオプションパッドのチップ上の配置の自由度を高めたボンディングオプション回路、半導体集積回路装置を提供する
【解決手段】ボンディングオプション回路１５は、第１の電源電位を供給するためのリードフレーム上の第１のリードに接続され得る第１のボンディングオプションパッドと、第２の電源電位を供給するための前記リードフレーム上の第２のリードに接続され得る第２のボンディングオプションパッド５１と、前記第１のボンディングオプションパッドに接続される第１の双方向ＩＯバッファー６０と、前記第２のボンディングオプションパッドに接続される第２の双方向ＩＯバッファー６１と、前記第１および第２の双方向ＩＯバッファー６０、６１と接続される制御部２０とを含む。 （もっと読む）

内部部分に接続されている端子を有する半導体デバイスにおいて、そのデバイスの端子用のオンダイ終端を提供するための終端回路。この終端回路は、端子と電源の間に接続された、少なくとも1つのNMOSトランジスタおよび少なくとも1つのPMOSトランジスタを含む複数のトランジスタと、NMOSトランジスタのそれぞれのゲートを対応するNMOSゲート電圧でドライブし、PMOSトランジスタのそれぞれのゲートを対応するPMOSゲート電圧でドライブするための制御回路であって、オンダイ終端が有効である場合にトランジスタを動作のオーム領域におくようにNMOSゲート電圧およびPMOSゲート電圧を制御するように構成されている、制御回路とを含む。電源は、上記NMOSゲート電圧のそれぞれより小さく、上記PMOSゲート電圧のそれぞれより大きい電圧を供給する。
（もっと読む）

【課題】双方向通信において信号が双方から入力されても一方から他方に信号を誤作動無く伝送できるようにし、信号の送受の切り替えタイミングを任意に変更できるようにする。
【解決手段】第１の入力信号がＪ入力に入力され且つ第１の入力信号の反転信号がＫ入力に入力されて第１の出力信号を出力する第１のＪＫ型フリップフロップ（ＦＦ）と、第２の入力信号がＪ入力に入力され且つ第２の入力信号の反転信号がＫ入力に入力されて第２の出力信号を出力する第２のＪＫ型ＦＦとを備え、ＮＡＮＤゲート１２に入力されるクロックが第２のＪＫ型ＦＦのＱ出力の反転信号に置換され、ＮＡＮＤゲート１３に入力されるクロックが第２の入力信号の反転信号に置換され、ＮＡＮＤゲート２２に入力されるクロックが第１のＪＫ型ＦＦのＱ出力の反転信号に置換され、ＮＡＮＤゲート２３に入力されるクロックが第１の入力信号の反転信号に置換されている、通信装置。 （もっと読む）

【課題】 広範囲な電源電圧仕様に対して、安定した出力振幅およびその出力振幅の中心電圧を出力することができる差動出力バッファを提供する。
【解決手段】 ドレインが電源電圧ＶＤＤに接続されるとともにゲートに出力差動信号ＯＵＴＰ，ＯＵＴＮの出力コモンモード（ＶＯＣ）を規定する第１の基準信号ＶＲＥＦ１が入力されるデプレッション型ＮＭＯＳトランジスタ１１と、ソース双方がデプレッション型ＮＭＯＳトランジスタ１１のソースに接続されるとともに各ゲートに各差動信号ＩＮＮ，ＩＮＰが入力されるＰＭＯＳトランジスタ１２，１４と、各ゲートおよび各ドレインが各ＰＭＯＳトランジスタ１２，１４の各ゲートおよび各ドレインにそれぞれ接続されるとともに各ゲートに各差動信号ＩＮＮ，ＩＮＰが入力されるＮＭＯＳトランジスタ１３，１５と、ＮＭＯＳトランジスタ１３，１５双方のドレインとグランドＧＮＤとの間に接続されたＮＭＯＳトランジスタ１６とを備えた。 （もっと読む）