【課題】基板の両面いずれにも実装可能なインターフェース回路を備えた集積回路装置及び電子機器を提供すること。
【解決手段】集積回路装置２０は、第１〜第４の端子１０１〜１０４の中心軸ＣＬに対して第１及び第４の端子１０１，１０４が線対称に配置され、中心軸に対して第２及び第３の端子が線対称１０２，１０３に配置され、基板の表面及び裏面の双方のいずれかに選択して実装できる。第１の送信回路２５０では、第１及び第２の差動信号対（ＤＰ１，ＤＭ１）（ＤＭ１，ＤＰ１）の一方が出力され、第２の受信回路２５２では、第１及び第２の作動信号対の他方が出力される。第１及び第２のセレクタ２３０，２３２からの各出力は、セレクト信号ＳＥＬに基づいて、第１の送信回路及び第２の送信回路に切り換えて出力する。 （もっと読む）

【課題】入力信号を基準電圧の異なる信号を出力する信号出力回路に関し、異なる基準電圧で駆動される複数の回路を容易に結合できる信号出力回路を提供することを目的とする。
【解決手段】本発明は、第１の基準電圧（Ｖ01）を基準として駆動される第１の回路（１１２）からの信号を第２の基準電圧（Ｖ02）を基準として駆動される第２の回路（１１３）に出力する信号出力回路であって、第１の回路（１１２）からの出力信号に応じて第１の基準電圧（Ｖ01）に電流を引き込み、引き込まれた電流に応じて第２の回路（１１３）に信号を供給する第１の制御回路（１２１、１２２、Ｑ11、Ｒ11、Ｑ12）と、第２の回路（１１３）から第２の基準電圧（Ｖ02）に電流を引き込む第２の制御回路（Ｑ13、Ｒ12）とを有することを特徴とする。 （もっと読む）

ボックススイッチはスタックされて電源からの共通電流を共用する。電源は、電流源、または、電圧源、または電流源と電圧源の組み合わせとすることができる。好適な実施形態では、ボックススイッチ内のトランジスタスイッチを、より良好な平衡状態になるよう動作させ、かつ、出力信号を対称にする極性の異なるトランジスタと並列配置することができる。コンデンサを用いて残留ノイズ電圧信号を除去することができる。
（もっと読む）

【課題】ＬＶＤＳ出力回路と二値化出力回路との統合によって面積削減を行い、出力部分の負荷を軽減し、出力信号の特性の向上を図る。
【解決手段】２個の入力１０３，１０４と、２個の出力１０５，１０６とを持つ信号出力回路１００の内部構成が、ＬＶＤＳ信号出力回路１０１の内部に二値化信号出力回路１０２を含んだ構成、又は二値化信号出力回路１０２をベースにＬＶＤＳ信号出力回路１０１としての機能を付加したものである。それら２つの機能を、出力形式切り替え信号１０７によって選択して出力させる。２系統の出力信号の切り替えは、回路内部の制御信号の流れを切り替えるだけで可能となり、従来の出力部分にあった切り替え用のスイッチは不要となる。 （もっと読む）

【課題】 増幅器の入力インピーダンスに制限を加えず、入力オフセット電圧Ｖｏｆｓによる増幅段数の制限をなくし、信号入力経路に悪影響を及ぼすことがないようにした四端子二重絶縁ゲート電界トランジスタを用いたＣＭＯＳ増幅器、それを用いた多入力ＣＭＯＳ増幅器、高利得多入力ＣＭＯＳ増幅器、高利得高安定多入力ＣＭＯＳ増幅器および多入力ＣＭＯＳ差動増幅器を提供することにある。
【解決手段】 Ｐ形およびＮ形の四端子二重絶縁ゲート電界効果トランジスタを用い、それぞれのドレインを共通接続して出力端子とし、それぞれの第一のゲートを接続して第一の入力端子とし、それぞれの第二のゲートを接続して第二の入力端子とするＣＭＯＳ増幅器を構成する。このＣＭＯＳ増幅器を複数個用い、その各出力端子を接続して一つの出力端子とし、各ＣＭＯＳ増幅器の入力端子は同複数個の２倍の独立した入力端子として用いて多入力ＣＭＯＳ増幅器を構成する。 （もっと読む）

【課題】オンダイターミネーションが動作する周波数に関係なく、遅延固定ループクロックと内部クロックとの間のクロックドメインエラーを解決し、所望のタイミングにオンダイターミネーション動作を行うことができるオンダイターミネーション制御方法及びそれに係る制御回路を提供する。
【解決手段】外部クロック及び遅延固定ループクロックを受信して、それぞれのクロックがトグルされる数を設定された値からカウントするカウンタ部と、オンダイターミネーション命令信号に応答し、前記外部クロックカウント値と前記遅延固定ループカウント値とを比較し、その値に応じてオンダイターミネーションの動作を制御する比較制御部とを備える。 （もっと読む）

入力セルを動作する方法であって、前記方法は、センサー入力信号、デジタル・バイアスの第１の制御入力及び第２の制御入力を受信する段階、及び前記第１の制御入力のバイアスが第１のデジタル状態である場合に第１の抵抗器回路を用いセンサー入力信号へアナログ・プルアップ・バイアスを加える段階、を有する。第１の抵抗器回路の少なくとも一部に接地への経路を設け、第１の制御入力が第２のデジタル状態のバイアスである場合に、第１の抵抗器回路にセンサー入力へプルダウン・バイアスを加えさせる。方法は、電圧基準及び入力波形信号を受信する段階、第２の制御入力のバイアスが第１のデジタル状態である場合に、第２の抵抗器回路を用い入力波形信号を比較器に加え、及び第２の制御入力のバイアスが第２のデジタル状態である場合に、バイアス及び減衰された入力波形信号を比較器に加える段階、を有する。方法は、バイアスされたセンサー入力信号を第２の抵抗器回路により加えられた波形と比較し、入力セル出力を決定し、従って入力セルはセンサー入力信号を時間に基づくパラメーターに変換できる。
（もっと読む）

プログラマブルロジックアレイに用いるために適した不揮発性プログラマブルメモリセルは、第２導電型の揮発性ＭＯＳトランジスタ２４と直列に、第１導電型の不揮発性ＭＯＳトランジスタ２２を具備する。不揮発性ＭＯＳトランジスタ２２は、フラッシュトランジスタのようなフローティングゲートトランジスタであるか、又はフローティング電荷トラッピングＳＯＮＯＳ、ＭＯＮＯＳトランジスタ、若しくはナノ結晶トランジスタのような別のタイプの不揮発性トランジスタであってもよい。揮発性ＭＯＳトランジスタ、インバータ、又はバッファ２６は、そのゲート又は入力を、不揮発性ＭＯＳトランジスタ２２と揮発性ＭＯＳトランジスタ２４との間のコモン接続点に接続することによって駆動される。
（もっと読む）

【課題】論理回路の入出力データをクロックに同期してラッチする同期式回路の動作環境範囲を拡大する。
【解決手段】論理回路５と出力ラッチ回路２の間に、論理回路５の出力データを遅延する可変遅延回路１０を設け、この可変遅延回路１０の遅延量を観測された動作環境に基づき制御する制御回路６を備える。動作環境として、温度、プロセス変動に伴う回路素子の遅延、電源電圧等を観測する。可変遅延回路１０に代えて、ラッチ回路２のクロックＣＫを遅延する可変遅延回路を設けてもよい。可変遅延回路１０の採る複数の遅延量の各遅延量ごとに一つの動作範囲が許容され、半導体装置はその全動作範囲で動作するので動作範囲が広くなる。 （もっと読む）

ピン出力レベルを基準レベル（６０）に適合させる回路において、デジタル比較器（２０）はデバイスの出力ピンからの出力電圧（４０）を基準電圧レベル（６０）と比較する。比較器（２０）は比較器出力（５０、５２）の極性および前のクロック周期の比較器出力の登録された極性に依拠して信号を状態マシン（２２）へ送り、状態マシンは、クロック制御された信号をセンス回路（２１）および電圧レギュレータ（３０）へ送る。センス回路（２１）は、誤差信号の極性が逆になるまで、クロック制御された間隔で基準電圧（６０）に向けて出力レベルに漸進的に段を付けるようスイッチ抵抗のネットワーク（２８）内の抵抗を修正することができる。出力電圧（４０）が基準電圧（６０）閾値を横切ると、比較器（２０）は状態を反転させ、出力ピン電圧を基準電圧レベル（６０）へ調整し続ける。
（もっと読む）

【課題】 １００Ｖ超の高耐圧素子を用い、かつ容量性負荷を駆動させる場合でも、ハイレベルとミドルレベルの間の電位差を高耐圧素子の耐圧の範囲内で、自由に設定することを目的とする。
【解決手段】 各ドレインが出力端子４に接続された、ハイレベルトランジスタ６とミドルレベルトランジスタ７とロウレベルトランジスタ８の３個のトランジスタを有し、それぞれオン時にハイレベル、ミドルレベル、ロウレベルを出力する。さらにミドルレベルトランジスタ７と出力端子４の間に、カソードが出力端子４に接続された逆流防止ダイオード２９を備える。 （もっと読む）

【課題】複数のインタフェースとの互換性をシステムレベルで構成する半導体装置及びその駆動方法を提供する。
【解決手段】インタフェース制御回路及びインタフェース従属回路を具備する。インタフェース制御回路は、使用者の要求に応じてインタフェース選択モードが設定されると、複数のインタフェースイネーブル信号のうち該当するインタフェースイネーブル信号をアクティブにする。インタフェース従属回路は、複数のインタフェースイネーブル信号を入力し、複数のインタフェースのうちどのインタフェースに互換性を持たせるのかを感知し、これに従って適合した動作を行う。従って、複数のインタフェースに対する互換性をボンディングオプションによらずシステムレベルで構成することができる。 （もっと読む）

【課題】電気抵抗素子に対して並列接続されたスイッチング素子を備えた抵抗回路において、スイッチング素子の寄生容量に起因したインピーダンスの周波数依存性を緩和または解消した抵抗回路を実現する。
【解決手段】電気信号入力のための入力端１と、所定の抵抗値を有する電気抵抗素子２と、電気抵抗素子２に対して並列に接続した迂回経路３と、迂回経路３の電気的導通を制御するスイッチング素子４と、電気抵抗素子２に対して直列に接続されたインダクタンス素子５と、外部に出力するための出力端６とを備える。インダクタンス素子５は、スイッチング素子４に起因して特に高周波数帯にて抵抗回路のインピーダンス値が電気抵抗素子２の抵抗値からずれることを抑制するに適したインダクタンス値を有し、かかるインダクタンス素子５を備えることによって高周波数帯でも安定したインピーダンス値を有する抵抗回路を実現する。 （もっと読む）

【課題】 論理入力信号やノイズのレベルに適切に対応することが可能なレベルシフト回路を提供する。
【解決手段】 レベルシフト回路において、一端にて論理入力信号が入力される容量素子と、容量素子の他端に接続された入力に対して第１の論理反転レベルを有する第１の論理反転回路および第２の論理反転レベルを有する第２の論理反転回路を含み、第１と第２の論理反転回路の出力極性が一致することで第２の論理振幅を有する論理出力信号を反転する論理出力回路と、容量素子の他端に入力の一端と出力が接続され、前記第１の論理反転レベルよりも低く第２の論理反転レベルよりも高い第３の論理反転レベルを有する第３の論理反転回路と、第１および第２の論理反転回路と第２の論理振幅に対応する電源とを接続し、前記第１の論理反転レベルおよび前記第２の論理反転レベルを設定する論理反転レベル設定手段と、を備える。 （もっと読む）

【課題】 高速なレベル変換動作が可能で低消費電力、かつ汎用性の高いレベル変換回路を提供する。
【解決手段】 このレベル変換回路では、ＰチャネルＭＯＳトランジスタ３，４は、カレントミラー回路を構成する。入力信号が「Ｌ」レベルから「Ｈ」レベルに立上げられた場合に、ＮチャネルＭＯＳトランジスタ６が非導通になるため、ＰチャネルＭＯＳトランジスタ３，４にリーク電流が流れるのが防止され、消費電力が小さくなる。また、入力信号が「Ｌ」レベルから「Ｈ」レベルに立上げられた場合に、ＰチャネルＭＯＳトランジスタ５が導通することによって、ノードＮ２の電位が「Ｈ」レベルに固定されるため、ノードＮ２の電位が不安定な状態になるのが防止される。したがって、従来のレベル変換回路に比べて、高速なレベル変換動作が可能で低消費電力、かつ汎用性の高いレベル変換回路が実現できる。 （もっと読む）

【課題】 半導体装置の送信器及びその信号送信方法を提供する。
【解決手段】 プリドライバステージ、メインドライバステージ及び制御回路を備える半導体装置の送信器である。プリドライバステージは、第１ドライバ制御信号及び第１終端制御信号に応答して、第１内部出力信号の共通モードレベル及び振幅を変更して第２内部出力信号を出力する。メインドライバステージは、第２ドライバ制御信号及び第２終端制御信号に応答して、第２内部出力信号の共通モードレベル及び振幅を変更して出力信号を出力する。制御回路は、出力信号に対応する入力信号の共通モードレベル及び振幅を検出して、第１ドライバ制御信号及び第２ドライバ制御信号と、第１終端制御信号及び第２終端制御信号とを発生させる。出力信号の共通モードレベル及び振幅は、入力信号の共通モードレベル及び振幅と同じである。半導体装置の送信器は、多様な共通モードレベル及び振幅を有する入力信号に対応する出力信号を出力できる。 （もっと読む）

【課題】 ネットワーク、特にフリートポロジーネットワークにおけるノード間における通信の品質向上を実現する。
【解決手段】 終端抵抗設定方法は、ＡＤコンバータが通信用ＩＣから送信中フラグを受信すると（Ｓ１００にてＹＥＳ）、ＡＤコンバータが通信用トランスの１次側の電圧値をＡＤ変換して測定回路に出力するステップ（Ｓ２００）と、測定回路が通信用ＩＣから送信開始フラグを受信すると（Ｓ３００にてＹＥＳ）、測定回路がプリアンブルの電圧値の絶対値が基準電圧値±αの範囲内にあるか否かを判断するステップ（Ｓ４００）と、プリアンブルの電圧値の絶対値が基準電圧値±αの範囲内にないと（Ｓ４００にてＮＯ）、測定回路がプリアンブルの電圧値が基準電圧値に近くなるように調整用終端抵抗の抵抗値を変更するステップ（Ｓ５００）とを含む。 （もっと読む）

可変動作周波数をもつディジタル処理コンポーネント（１００）の給電レベル、ＶＤＤ、を調節するための制御回路（１２５）が開示される。制御回路（１２５）は、Ｎ個の遅延セル（２０１）と給電調節回路（２１０、２１５、２２０）とを包含する。Ｎ個の遅延セル（２０１）は直列に結合され、その各々はＶＤＤの値により決定される遅延Ｄを持ち、その結果最初の遅延セル（２０１ａ）の入力に印加されたクロック縁はＮ個の遅延セル（２０１ｎ）を通り順次リップルする。給電調節回路（２１０、２１５、２２０）はＶＤＤを調節可能でまた（ｉ）少なくともＫ遅延セル（２０１）及びＫ＋１遅延セル（２０１）の出力をモニタし、（ｉｉ）クロック縁がＫ遅延セル（２０１）の出力に到達しそしてＫ＋１遅延セル（２０１）の出力には到達していないことを決定し、（ｉｉｉ）それに応じＶＤＤを調節可能な制御信号を発生する。
（もっと読む）

【課題】 ＬＶＤＳインターフェース回路及びＣＭＯＳインターフェース回路を併用する。
【解決手段】 ＬＶＤＳ信号と、第１のＣＭＯＳ信号のいずれか一方を選択する第１の選択回路２１と、ＬＶＤＳ信号及びこの第２のＣＭＯＳのいずれか一方を選択する第２の選択回路２２と、この第１の選択回路２１の出力信号を夫々のゲートに供給する第１のＰチャンネルＭＯＳトランジスタ２５Ｐ及び第１のＮチャンネルＭＯＳトランジスタ２５Ｎと、この第２の選択回路２２の出力信号を短絡スイッチ２６ａ付きインバータ回路２６を介して夫々、共通の定電流源２８、３０を有する２５Ｐと２５ＮからなるＣＭＯＳのゲート、及び２７Ｐ２７ＮからなるＣＭＯＳの２つＣＭＯＳのゲートを介して出力する。 （もっと読む）

【課題】効率的な遅延回路を実現することができる汎用ロジックセル、それを用いた半導体装置、及びその半導体装置の製造方法を提供すること
【解決手段】半導体装置７０Ａは、複数の汎用ロジックセル６０´と、それら複数の汎用ロジックセル６０´に接続された電源線１１と、それら複数の汎用ロジックセル６０´に接続された接地線１２と、第１配線８１Ａと、第２配線８２Ａとを備える。この時、第１配線８１Ａは、ある汎用ロジックセル６０´の第３のノード３と、第４のノード４と、第５のノード５とを接続する。また、第２配線８２Ａは、電源線１１と、その汎用ロジックセル６０´の第１のノード１とを接続する。 （もっと読む）