インタフェース回路および信号出力調整方法
【課題】伝送路の減衰量を考慮して送信側の信号の振幅を調整することのできるインタフェース回路および信号出力調整方法を得ること。
【解決手段】インタフェース回路１００の送信側回路部分では、テスト時に一定振幅の繰り返し信号１１１をＣＭＬ回路で構成される出力バッファ回路１１７を経て伝送路１２３に送出する。受信側回路部分１０２では、これによる入力信号１３１の振幅を判定回路１３５が複数の基準電圧Ｖｒｅｆ1〜Ｖｒｅｆnとコンパレータ１３２1〜１３２nで比較することにより求める。そして送信側回路部分１０１側の電圧制御回路１１９で、ＣＭＬ回路の定電流値を適切に制御することで振幅の設定を行って低消費電力化を実現する。
【解決手段】インタフェース回路１００の送信側回路部分では、テスト時に一定振幅の繰り返し信号１１１をＣＭＬ回路で構成される出力バッファ回路１１７を経て伝送路１２３に送出する。受信側回路部分１０２では、これによる入力信号１３１の振幅を判定回路１３５が複数の基準電圧Ｖｒｅｆ1〜Ｖｒｅｆnとコンパレータ１３２1〜１３２nで比較することにより求める。そして送信側回路部分１０１側の電圧制御回路１１９で、ＣＭＬ回路の定電流値を適切に制御することで振幅の設定を行って低消費電力化を実現する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インタフェース回路および信号出力調整方法に係わり、たとえばＣＭＬ回路を使用した場合に好適なインタフェース回路および信号出力調整方法に関する。
【背景技術】
【０００２】
各種の情報処理装置の間やパーソナルコンピュータとそれらの周辺機器との間で、ＵＳＢ（Universal Serial Bus）等の高速シリアル通信が盛んに使用されるようになってきている。
【０００３】
高速インタフェース回路の出力バッファには、ＣＭＬ（Current Mode Logic）回路が主として用いられている。ＣＭＬ回路は常に電流が流れる回路構成となっており、消費電力が大きい。したがって、高速化に伴う消費電力の増加は、重大な問題となる。
【０００４】
そこで、ＥＣＬ（Emitter Coupled Logic）回路を使用したインタフェース回路で、モニタ出力を監視することによって消費電力の増加を抑えることが第１の提案として提案されている（たとえば特許文献１参照）。この第１の提案では、モニタ用ＥＣＬ出力バッファ回路が、他のＥＣＬ出力バッファ回路を代表して、ＬＳＩ外部でローパスフィルタを用いてＤＣ成分を監視している。そして、差分器に与えられた基準電圧との差分をＬＳＩに戻して、ＬＳＩ基準電圧発生回路の出力電位を補正している。
【０００５】
ところが、第１の提案によると本来の出力用に使用するＥＣＬ出力バッファ回路とは別にモニタ用ＥＣＬ出力バッファ回路を設ける必要がある。したがって、この分だけ電力消費が増加することになる。また、これらのＥＣＬ出力バッファ回路の間に特性上の相違があると、モニタ側でＬＳＩ基準電圧発生回路の出力電位を補正しても適正な調整を行うことができないという本質的な問題もある。
【０００６】
そこで、増幅回路そのものの高調波成分を検出して、比較器に入力して高調波許容値と比較して、その比較結果で増幅回路の制御を行うことが第２の提案として提案されている。
【特許文献１】特開２０００−０４９５８８号公報（第００１３段落、図１）
【特許文献２】特開平０６−２１６６８０号公報（第０００５段落、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、第２の提案では増幅回路と同一回路内に比較器を設けて高調波許容値と比較している。したがって、インタフェース回路で伝送路を介して信号の入出力を行うときの伝送路の減衰を考慮した制御を行うことができないという問題がある。第１の提案でも伝送路による影響を考慮できない点で同様の問題がある。
【０００８】
そこで本発明の目的は、伝送路の減衰量を考慮して送信側の信号の振幅を調整することのできるインタフェース回路および信号出力調整方法を提供することにある。
【課題を解決するための手段】
【０００９】
請求項１記載の発明では、（イ）伝送すべき信号を伝送路に送出する出力バッファ回路と、この出力バッファ回路から出力される信号の振幅を調整する振幅調整手段とを備えた送信側回路と、（ロ）出力バッファ回路に基準となる振幅の信号が入力されたとき、伝送路を経て入力された信号の振幅を予め定めた基準値と比較してその大小を判定する振幅判定手段と、この振幅判定手段の判定結果を振幅調整手段に伝達するフィードバック手段とを備えた受信側回路とをインタフェース回路に具備させる。
【００１０】
すなわち本発明では、出力バッファ回路に基準となる振幅の信号を入力して伝送路を経て受信側回路に送信し、受信側回路で受信された信号の振幅を予め定めた基準値と比較してその大小を判定し、その結果を振幅調整手段に伝達することで、フィードバック制御を可能にしている。
【００１１】
ここで出力バッファ回路はＣＭＬ回路で構成されていてもよい。この場合、振幅調整手段はこのＣＭＬ回路の定電流値を変更可能な電圧制御回路であればよい。
【００１２】
また、振幅判定手段は、振幅に対する複数のしきい値を用意しており、これらのしきい値をそれぞれ異なった比較器に供給してこれらの比較結果から振幅が適切な値の範囲内か、それよりも大きいかあるいは小さいかを判定する手段であってもよい。また、フィードバック手段は振幅判定手段の判定結果を示すディジタル信号を振幅調整手段に伝達する手段であれば、フィードバック制御の際の伝送路の信号の減衰の影響を受けにくい。
【００１３】
請求項４記載の発明では、（イ）一定の振幅の基準信号を発生させてテスト時に出力バッファ回路を経てこれを伝送路に出力する基準信号送出ステップと、（ロ）伝送路を介してこの基準信号を受信してその振幅が予め定めた値の範囲にあるか、それよりも大きいあるいは小さいかを比較する振幅比較ステップと、（ハ）この振幅比較ステップで比較した結果を出力バッファに返してこれから出力される信号の振幅を調整させる出力バッファ調整ステップとを信号出力調整方法に具備させる。
【００１４】
すなわち本発明では、テスト時に出力バッファ回路を経て一定の振幅の基準信号を伝送路に送出し、振幅比較ステップで受信した基準信号の振幅を調べて実際に生じる信号の減衰に対する補正を行うために振幅比較ステップで比較した結果を出力バッファに返してこれから出力される信号の振幅を調整させるようにしている。
【００１５】
ここで、出力バッファ回路がＣＭＬ回路で構成されている場合、振幅比較ステップでは振幅が必要最小限な値であるかを比較することで省電力を実現できる。
【発明の効果】
【００１６】
以上説明したように本発明によれば、伝送路を経た信号の振幅を実際に調べて送信側にフィードバックするので、伝送路の長短等に基づく減衰量が個々の通信システムでばらついても、これを簡単に調整することができる。特にＣＭＬ回路を用いている場合には、送信側の基準信号の振幅に対して受信側で必要最小限の振幅となるように出力バッファ回路の定電流値を変更可能であり、省電力化に寄与することができる。
【発明を実施するための最良の形態】
【００１７】
以下実施例につき本発明を詳細に説明する。
【実施例１】
【００１８】
図１は、本発明の一実施例におけるインタフェース回路を表わしたものである。インタフェース回路１００は、送信側回路部分１０１と受信側回路部分１０２とで構成されている。
【００１９】
送信側回路部分１０１は、伝送信号の基本周波数Ｆ0の繰り返し信号１１１を生成するフリップフロップ回路１１２で構成された信号発生回路１１３を備えている。信号発生回路１１３から出力される繰り返し信号１１１と通常データ信号１１４は、選択回路１１５に入力され、切替制御信号１１６によってこれらの一方が出力側の出力バッファ回路１１７に供給されるようになっている。出力回路としての出力バッファ回路１１７は、ＣＭＬ（Current Mode Logic）回路で構成されている。出力バッファ回路１１７には、このＣＭＬ回路の定電流値を変更可能な電圧制御回路１１９を備えている。
【００２０】
出力バッファ回路１１７の出力信号１２１は、送信側回路部分１０１の第１の送信側端子１２２から伝送路１２３を介して受信側回路部分１０２の第１の受信側端子１２４に送出されるようになっている。また、送信側回路部分１０１の第２の送信側端子１２５は伝送路１２６を介して受信側回路部分１０２の第２の受信側端子１２７と接続されている。第２の送信側端子１２５から電圧制御回路１１９には、電圧制御信号１２８が入力されるようになっている。また、フリップフロップ回路１１２には、図示しないクロック発生回路からクロック信号１２９が供給されるようになっている。
【００２１】
受信側回路部分１０２には、第１の受信側端子１２４から入力される入力信号１３１を入力して第１〜第ｎの基準電圧Ｖｒｅｆ1〜Ｖｒｅｆnと比較する第１〜第ｎのコンパレータ１３２1〜１３２nが備えられている。第１〜第ｎのコンパレータ１３２1〜１３２nの第１〜第ｎの比較結果１３４1〜１３４nは、判定回路１３５に入力され、送信側回路部分１０１の電圧制御回路１１９の電圧制御に用いられる電圧制御のための判定が行われるようになっている。判定回路１３５から出力される電圧制御信号１３６は、第２の受信側端子１２７に出力される。
【００２２】
ここで、本実施例の出力バッファ回路１１７は、第１および第２のプルアップ抵抗１４１、１４２と、これらに１つずつ対応して接続された第１および第２のＦＥＴ１４３、１４４と、これら第１および第２のＦＥＴ１４３、１４４に定電流源としての第３のＦＥＴ１４５から構成されている。電圧制御回路１１９は、第３のＦＥＴ１４５のゲートに接続され、その電圧を制御するようになっている。また、選択回路１１５の出力は、第１のＦＥＴ１４３のゲートに入力されるようになっている。
【００２３】
このような構成の本実施例のインタフェース回路１００の動作を次に説明する。
【００２４】
送信側回路部分１０１のフリップフロップ回路１１２は、クロック信号１２９を入力して基本周波数Ｆ0の繰り返し信号１１１を発生する。この繰り返し信号１１１は、選択回路１１５に入力される。通常データ信号１１４の送出を行わないテスト時等のタイミングで、繰り返し信号１１１は、切替制御信号１１６に応じて選択され、出力バッファ回路１１７を経て伝送路１２３に送出される。
【００２５】
受信側回路部分１０２では、この伝送路１２３を介して第１の受信側端子１２４に入力された入力信号１３１を、第１〜第ｎのコンパレータ１３２1〜１３２nの一方の入力端子に供給する。第１〜第ｎのコンパレータ１３２1〜１３２nは、第１〜第ｎの基準電圧Ｖｒｅｆ1〜Ｖｒｅｆnと入力信号１３１の振幅をそれぞれ比較する。そして、第１〜第ｎの比較結果１３４1〜１３４nとして、判定回路１３５に出力することになる。
【００２６】
図２は、受信側回路部分に入力する入力信号の各種の振幅レベルと基準電圧の関係を表わしたものである。ここでは、値「ｎ」が「４」の場合、すなわち第１〜第４の基準電圧Ｖｒｅｆ1〜Ｖｒｅｆ4と入力信号１３１の振幅を比較する場合を示している。同図（ｂ）に示す波形１３１ｂは理想的な振幅を示しているものとする。この所望の波形１３１ｂの場合には、振幅の最大値ＶbHが次の（１）式の範囲内にあるように第１の基準電圧Ｖｒｅｆ1と第２の基準電圧Ｖｒｅｆ2を予め設定しておく。
【００２７】
Ｖｒｅｆ2＜ＶbH＜Ｖｒｅｆ1……（１）
【００２８】
また、所望の波形１３１ｂの場合には、振幅の最小値ＶbLが次の（２）式の範囲内にあるように第３の基準電圧Ｖｒｅｆ3と第４の基準電圧Ｖｒｅｆ4を予め設定しておく。
【００２９】
Ｖｒｅｆ4＜ＶbL＜Ｖｒｅｆ3……（１）
【００３０】
このようにすると、同図（ｂ）のときに第１および第２のコンパレータ１３２1、１３２2の判定出力は、振幅の最大値ＶbHについて「０１」となり、第３および第４のコンパレータ１３２3、１３２4の判定出力は、振幅の最小値ＶbLについて「０１」となる。したがって、この場合、第１〜第４の比較結果１３４1〜１３４4として、判定回路１３５に信号「０１０１」が入力されることになる。
【００３１】
一方、同図（ａ）に示すように振幅の最大値ＶaHが第２の基準電圧Ｖｒｅｆ2以下で、振幅の最小値ＶaLが第３の基準電圧Ｖｒｅｆ3以上のような振幅の小さな波形１３１ａが送信側１０１から送られてきたとする。この場合、第１および第２のコンパレータ１３２1、１３２2の判定出力は、振幅の最大値ＶaHについて「００」となる。また、第３および第４のコンパレータ１３２3、１３２4の判定出力は、振幅の最小値ＶbLについて「１１」となる。したがって、この場合、第１〜第４の比較結果１３４1〜１３４4として、判定回路１３５に信号「００１１」が入力されることになる。
【００３２】
また、同図（ｃ）に示すように振幅の最大値ＶcHが第１の基準電圧Ｖｒｅｆ1以上で、振幅の最小値ＶcLが第４の基準電圧Ｖｒｅｆ4以下以上のような振幅の大きな波形１３１ｃが送信側１０１から送られてきたとする。この場合、第１および第２のコンパレータ１３２1、１３２2の判定出力は、振幅の最大値ＶcHについて「１１」となる。また、第３および第４のコンパレータ１３２3、１３２4の判定出力は、振幅の最小値ＶcLについて「００」となる。したがって、この場合、第１〜第４の比較結果１３４1〜１３４4として、判定回路１３５に信号「１１００」が入力されることになる。
【００３３】
したがって、判定回路１３５は第１〜第ｎの比較結果１３４1〜１３４nとして入力される第１〜第ｎの比較結果１３４1〜１３４nとしてのビット列により、入力信号１３１が適切な振幅レベルであるか、これよりも振幅が小さいか大きいかを判定することができる。値「ｎ」が「４」よりも大きい場合には、更に詳細に振幅の状態を判定することが可能である。
【００３４】
判定回路１３５は、以上の判定結果を電圧制御信号１２８出力バッファ回路１１７に電圧制御回路１１９を介してフィードバックするための電圧制御信号１３６を出力する。すなわち、第１〜第４の基準電圧Ｖｒｅｆ1〜Ｖｒｅｆ4を使用した場合の例で示すと、電圧制御信号１３６は判定回路１３５に振幅が適切であることを示す信号「０１０１」が入力されたときには現状維持のための信号となる。また、判定回路１３５に振幅の小さな波形１３１ａに対応する信号「００１１」が入力されたときには現状よりも振幅を大きくすることを指示するための信号となる。更に、判定回路１３５に振幅の大きな波形１３１ｃに対応する信号「１１００」が入力されたときには現状よりも振幅を小さくすることを指示するための信号となる。
【００３５】
電圧制御回路１１９を通じてこのような制御が行われる結果、出力バッファ回路１１７を構成するＣＭＬ回路の定電流値を適切に制御することができ、受信側回路部分１０２の入力信号１３１の振幅を所望の値となるように設定可能になる。
【００３６】
このように本実施例のインタフェース回路１００では、出力バッファ回路１１７を構成するＣＭＬ回路の出力信号１２１の振幅レベルを調整した。したがって、送信側回路部分１０１から伝送路１２３に出力する出力信号１２１の減衰がどのような場合でも、受信側回路部分１０２における入力信号１３１の振幅を必要最小限となるように設定することが可能になる。
【００３７】
伝送路１２３の減衰量によって受信側回路部分１０２の信号の入力時の振幅が決まる。そこで、通常は送信側回路部分１０１と受信側回路部分１０２を接続する伝送路１２３が最も長くなる場合、すなわち信号の減衰量が最も大きくなる場合を想定して、この場合でもＣＭＬ回路の出力信号１２１を受信できるように出力バッファの信号の振幅を設定している。
【００３８】
このため、実際の伝送路１２３が想定されたものよりも短い場合には、信号の減衰量が小さくなるので、必要最小限の振幅よりも大きくなる。これによりＣＭＬ回路の定電流値を低消費電力化できない。本実施例では、必要な最小限の信号振幅まで送信側のＣＭＬ回路の定電流値を小さくすることができる。したがって、出力バッファ回路１１７の信号の振幅の設定が終了した時点で切替制御信号１１６によって通常データ信号１１４の送信に切り替えることで、ＣＭＬ回路の低消費電力化を実現することができる。
【００３９】
なお、以上説明したインタフェース回路１００で出力バッファ回路１１７の具体的な回路構成は、各種の変形が可能であることは当然である。また、判定回路１３５から出力される電圧制御信号１３６の信号形式も実施例で説明したものに限定されるものではない。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施例におけるインタフェース回路を表わした回路図である。
【図２】本実施例で受信側回路部分に入力する入力信号の各種の振幅レベルと基準電圧の関係を表わした説明図である。
【符号の説明】
【００４１】
１００ インタフェース回路
１０１ 送信側回路部分
１０２ 受信側回路部分
１１１ 繰り返し信号
１１７ 出力バッファ回路
１１９ 電圧制御回路
１２３ 伝送路
１２８、１３６ 電圧制御信号
１３１ 入力信号
１３２ コンパレータ
１３５ 判定回路
Ｖｒｅｆ 基準電圧
【技術分野】
【０００１】
本発明は、インタフェース回路および信号出力調整方法に係わり、たとえばＣＭＬ回路を使用した場合に好適なインタフェース回路および信号出力調整方法に関する。
【背景技術】
【０００２】
各種の情報処理装置の間やパーソナルコンピュータとそれらの周辺機器との間で、ＵＳＢ（Universal Serial Bus）等の高速シリアル通信が盛んに使用されるようになってきている。
【０００３】
高速インタフェース回路の出力バッファには、ＣＭＬ（Current Mode Logic）回路が主として用いられている。ＣＭＬ回路は常に電流が流れる回路構成となっており、消費電力が大きい。したがって、高速化に伴う消費電力の増加は、重大な問題となる。
【０００４】
そこで、ＥＣＬ（Emitter Coupled Logic）回路を使用したインタフェース回路で、モニタ出力を監視することによって消費電力の増加を抑えることが第１の提案として提案されている（たとえば特許文献１参照）。この第１の提案では、モニタ用ＥＣＬ出力バッファ回路が、他のＥＣＬ出力バッファ回路を代表して、ＬＳＩ外部でローパスフィルタを用いてＤＣ成分を監視している。そして、差分器に与えられた基準電圧との差分をＬＳＩに戻して、ＬＳＩ基準電圧発生回路の出力電位を補正している。
【０００５】
ところが、第１の提案によると本来の出力用に使用するＥＣＬ出力バッファ回路とは別にモニタ用ＥＣＬ出力バッファ回路を設ける必要がある。したがって、この分だけ電力消費が増加することになる。また、これらのＥＣＬ出力バッファ回路の間に特性上の相違があると、モニタ側でＬＳＩ基準電圧発生回路の出力電位を補正しても適正な調整を行うことができないという本質的な問題もある。
【０００６】
そこで、増幅回路そのものの高調波成分を検出して、比較器に入力して高調波許容値と比較して、その比較結果で増幅回路の制御を行うことが第２の提案として提案されている。
【特許文献１】特開２０００−０４９５８８号公報（第００１３段落、図１）
【特許文献２】特開平０６−２１６６８０号公報（第０００５段落、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、第２の提案では増幅回路と同一回路内に比較器を設けて高調波許容値と比較している。したがって、インタフェース回路で伝送路を介して信号の入出力を行うときの伝送路の減衰を考慮した制御を行うことができないという問題がある。第１の提案でも伝送路による影響を考慮できない点で同様の問題がある。
【０００８】
そこで本発明の目的は、伝送路の減衰量を考慮して送信側の信号の振幅を調整することのできるインタフェース回路および信号出力調整方法を提供することにある。
【課題を解決するための手段】
【０００９】
請求項１記載の発明では、（イ）伝送すべき信号を伝送路に送出する出力バッファ回路と、この出力バッファ回路から出力される信号の振幅を調整する振幅調整手段とを備えた送信側回路と、（ロ）出力バッファ回路に基準となる振幅の信号が入力されたとき、伝送路を経て入力された信号の振幅を予め定めた基準値と比較してその大小を判定する振幅判定手段と、この振幅判定手段の判定結果を振幅調整手段に伝達するフィードバック手段とを備えた受信側回路とをインタフェース回路に具備させる。
【００１０】
すなわち本発明では、出力バッファ回路に基準となる振幅の信号を入力して伝送路を経て受信側回路に送信し、受信側回路で受信された信号の振幅を予め定めた基準値と比較してその大小を判定し、その結果を振幅調整手段に伝達することで、フィードバック制御を可能にしている。
【００１１】
ここで出力バッファ回路はＣＭＬ回路で構成されていてもよい。この場合、振幅調整手段はこのＣＭＬ回路の定電流値を変更可能な電圧制御回路であればよい。
【００１２】
また、振幅判定手段は、振幅に対する複数のしきい値を用意しており、これらのしきい値をそれぞれ異なった比較器に供給してこれらの比較結果から振幅が適切な値の範囲内か、それよりも大きいかあるいは小さいかを判定する手段であってもよい。また、フィードバック手段は振幅判定手段の判定結果を示すディジタル信号を振幅調整手段に伝達する手段であれば、フィードバック制御の際の伝送路の信号の減衰の影響を受けにくい。
【００１３】
請求項４記載の発明では、（イ）一定の振幅の基準信号を発生させてテスト時に出力バッファ回路を経てこれを伝送路に出力する基準信号送出ステップと、（ロ）伝送路を介してこの基準信号を受信してその振幅が予め定めた値の範囲にあるか、それよりも大きいあるいは小さいかを比較する振幅比較ステップと、（ハ）この振幅比較ステップで比較した結果を出力バッファに返してこれから出力される信号の振幅を調整させる出力バッファ調整ステップとを信号出力調整方法に具備させる。
【００１４】
すなわち本発明では、テスト時に出力バッファ回路を経て一定の振幅の基準信号を伝送路に送出し、振幅比較ステップで受信した基準信号の振幅を調べて実際に生じる信号の減衰に対する補正を行うために振幅比較ステップで比較した結果を出力バッファに返してこれから出力される信号の振幅を調整させるようにしている。
【００１５】
ここで、出力バッファ回路がＣＭＬ回路で構成されている場合、振幅比較ステップでは振幅が必要最小限な値であるかを比較することで省電力を実現できる。
【発明の効果】
【００１６】
以上説明したように本発明によれば、伝送路を経た信号の振幅を実際に調べて送信側にフィードバックするので、伝送路の長短等に基づく減衰量が個々の通信システムでばらついても、これを簡単に調整することができる。特にＣＭＬ回路を用いている場合には、送信側の基準信号の振幅に対して受信側で必要最小限の振幅となるように出力バッファ回路の定電流値を変更可能であり、省電力化に寄与することができる。
【発明を実施するための最良の形態】
【００１７】
以下実施例につき本発明を詳細に説明する。
【実施例１】
【００１８】
図１は、本発明の一実施例におけるインタフェース回路を表わしたものである。インタフェース回路１００は、送信側回路部分１０１と受信側回路部分１０２とで構成されている。
【００１９】
送信側回路部分１０１は、伝送信号の基本周波数Ｆ0の繰り返し信号１１１を生成するフリップフロップ回路１１２で構成された信号発生回路１１３を備えている。信号発生回路１１３から出力される繰り返し信号１１１と通常データ信号１１４は、選択回路１１５に入力され、切替制御信号１１６によってこれらの一方が出力側の出力バッファ回路１１７に供給されるようになっている。出力回路としての出力バッファ回路１１７は、ＣＭＬ（Current Mode Logic）回路で構成されている。出力バッファ回路１１７には、このＣＭＬ回路の定電流値を変更可能な電圧制御回路１１９を備えている。
【００２０】
出力バッファ回路１１７の出力信号１２１は、送信側回路部分１０１の第１の送信側端子１２２から伝送路１２３を介して受信側回路部分１０２の第１の受信側端子１２４に送出されるようになっている。また、送信側回路部分１０１の第２の送信側端子１２５は伝送路１２６を介して受信側回路部分１０２の第２の受信側端子１２７と接続されている。第２の送信側端子１２５から電圧制御回路１１９には、電圧制御信号１２８が入力されるようになっている。また、フリップフロップ回路１１２には、図示しないクロック発生回路からクロック信号１２９が供給されるようになっている。
【００２１】
受信側回路部分１０２には、第１の受信側端子１２４から入力される入力信号１３１を入力して第１〜第ｎの基準電圧Ｖｒｅｆ1〜Ｖｒｅｆnと比較する第１〜第ｎのコンパレータ１３２1〜１３２nが備えられている。第１〜第ｎのコンパレータ１３２1〜１３２nの第１〜第ｎの比較結果１３４1〜１３４nは、判定回路１３５に入力され、送信側回路部分１０１の電圧制御回路１１９の電圧制御に用いられる電圧制御のための判定が行われるようになっている。判定回路１３５から出力される電圧制御信号１３６は、第２の受信側端子１２７に出力される。
【００２２】
ここで、本実施例の出力バッファ回路１１７は、第１および第２のプルアップ抵抗１４１、１４２と、これらに１つずつ対応して接続された第１および第２のＦＥＴ１４３、１４４と、これら第１および第２のＦＥＴ１４３、１４４に定電流源としての第３のＦＥＴ１４５から構成されている。電圧制御回路１１９は、第３のＦＥＴ１４５のゲートに接続され、その電圧を制御するようになっている。また、選択回路１１５の出力は、第１のＦＥＴ１４３のゲートに入力されるようになっている。
【００２３】
このような構成の本実施例のインタフェース回路１００の動作を次に説明する。
【００２４】
送信側回路部分１０１のフリップフロップ回路１１２は、クロック信号１２９を入力して基本周波数Ｆ0の繰り返し信号１１１を発生する。この繰り返し信号１１１は、選択回路１１５に入力される。通常データ信号１１４の送出を行わないテスト時等のタイミングで、繰り返し信号１１１は、切替制御信号１１６に応じて選択され、出力バッファ回路１１７を経て伝送路１２３に送出される。
【００２５】
受信側回路部分１０２では、この伝送路１２３を介して第１の受信側端子１２４に入力された入力信号１３１を、第１〜第ｎのコンパレータ１３２1〜１３２nの一方の入力端子に供給する。第１〜第ｎのコンパレータ１３２1〜１３２nは、第１〜第ｎの基準電圧Ｖｒｅｆ1〜Ｖｒｅｆnと入力信号１３１の振幅をそれぞれ比較する。そして、第１〜第ｎの比較結果１３４1〜１３４nとして、判定回路１３５に出力することになる。
【００２６】
図２は、受信側回路部分に入力する入力信号の各種の振幅レベルと基準電圧の関係を表わしたものである。ここでは、値「ｎ」が「４」の場合、すなわち第１〜第４の基準電圧Ｖｒｅｆ1〜Ｖｒｅｆ4と入力信号１３１の振幅を比較する場合を示している。同図（ｂ）に示す波形１３１ｂは理想的な振幅を示しているものとする。この所望の波形１３１ｂの場合には、振幅の最大値ＶbHが次の（１）式の範囲内にあるように第１の基準電圧Ｖｒｅｆ1と第２の基準電圧Ｖｒｅｆ2を予め設定しておく。
【００２７】
Ｖｒｅｆ2＜ＶbH＜Ｖｒｅｆ1……（１）
【００２８】
また、所望の波形１３１ｂの場合には、振幅の最小値ＶbLが次の（２）式の範囲内にあるように第３の基準電圧Ｖｒｅｆ3と第４の基準電圧Ｖｒｅｆ4を予め設定しておく。
【００２９】
Ｖｒｅｆ4＜ＶbL＜Ｖｒｅｆ3……（１）
【００３０】
このようにすると、同図（ｂ）のときに第１および第２のコンパレータ１３２1、１３２2の判定出力は、振幅の最大値ＶbHについて「０１」となり、第３および第４のコンパレータ１３２3、１３２4の判定出力は、振幅の最小値ＶbLについて「０１」となる。したがって、この場合、第１〜第４の比較結果１３４1〜１３４4として、判定回路１３５に信号「０１０１」が入力されることになる。
【００３１】
一方、同図（ａ）に示すように振幅の最大値ＶaHが第２の基準電圧Ｖｒｅｆ2以下で、振幅の最小値ＶaLが第３の基準電圧Ｖｒｅｆ3以上のような振幅の小さな波形１３１ａが送信側１０１から送られてきたとする。この場合、第１および第２のコンパレータ１３２1、１３２2の判定出力は、振幅の最大値ＶaHについて「００」となる。また、第３および第４のコンパレータ１３２3、１３２4の判定出力は、振幅の最小値ＶbLについて「１１」となる。したがって、この場合、第１〜第４の比較結果１３４1〜１３４4として、判定回路１３５に信号「００１１」が入力されることになる。
【００３２】
また、同図（ｃ）に示すように振幅の最大値ＶcHが第１の基準電圧Ｖｒｅｆ1以上で、振幅の最小値ＶcLが第４の基準電圧Ｖｒｅｆ4以下以上のような振幅の大きな波形１３１ｃが送信側１０１から送られてきたとする。この場合、第１および第２のコンパレータ１３２1、１３２2の判定出力は、振幅の最大値ＶcHについて「１１」となる。また、第３および第４のコンパレータ１３２3、１３２4の判定出力は、振幅の最小値ＶcLについて「００」となる。したがって、この場合、第１〜第４の比較結果１３４1〜１３４4として、判定回路１３５に信号「１１００」が入力されることになる。
【００３３】
したがって、判定回路１３５は第１〜第ｎの比較結果１３４1〜１３４nとして入力される第１〜第ｎの比較結果１３４1〜１３４nとしてのビット列により、入力信号１３１が適切な振幅レベルであるか、これよりも振幅が小さいか大きいかを判定することができる。値「ｎ」が「４」よりも大きい場合には、更に詳細に振幅の状態を判定することが可能である。
【００３４】
判定回路１３５は、以上の判定結果を電圧制御信号１２８出力バッファ回路１１７に電圧制御回路１１９を介してフィードバックするための電圧制御信号１３６を出力する。すなわち、第１〜第４の基準電圧Ｖｒｅｆ1〜Ｖｒｅｆ4を使用した場合の例で示すと、電圧制御信号１３６は判定回路１３５に振幅が適切であることを示す信号「０１０１」が入力されたときには現状維持のための信号となる。また、判定回路１３５に振幅の小さな波形１３１ａに対応する信号「００１１」が入力されたときには現状よりも振幅を大きくすることを指示するための信号となる。更に、判定回路１３５に振幅の大きな波形１３１ｃに対応する信号「１１００」が入力されたときには現状よりも振幅を小さくすることを指示するための信号となる。
【００３５】
電圧制御回路１１９を通じてこのような制御が行われる結果、出力バッファ回路１１７を構成するＣＭＬ回路の定電流値を適切に制御することができ、受信側回路部分１０２の入力信号１３１の振幅を所望の値となるように設定可能になる。
【００３６】
このように本実施例のインタフェース回路１００では、出力バッファ回路１１７を構成するＣＭＬ回路の出力信号１２１の振幅レベルを調整した。したがって、送信側回路部分１０１から伝送路１２３に出力する出力信号１２１の減衰がどのような場合でも、受信側回路部分１０２における入力信号１３１の振幅を必要最小限となるように設定することが可能になる。
【００３７】
伝送路１２３の減衰量によって受信側回路部分１０２の信号の入力時の振幅が決まる。そこで、通常は送信側回路部分１０１と受信側回路部分１０２を接続する伝送路１２３が最も長くなる場合、すなわち信号の減衰量が最も大きくなる場合を想定して、この場合でもＣＭＬ回路の出力信号１２１を受信できるように出力バッファの信号の振幅を設定している。
【００３８】
このため、実際の伝送路１２３が想定されたものよりも短い場合には、信号の減衰量が小さくなるので、必要最小限の振幅よりも大きくなる。これによりＣＭＬ回路の定電流値を低消費電力化できない。本実施例では、必要な最小限の信号振幅まで送信側のＣＭＬ回路の定電流値を小さくすることができる。したがって、出力バッファ回路１１７の信号の振幅の設定が終了した時点で切替制御信号１１６によって通常データ信号１１４の送信に切り替えることで、ＣＭＬ回路の低消費電力化を実現することができる。
【００３９】
なお、以上説明したインタフェース回路１００で出力バッファ回路１１７の具体的な回路構成は、各種の変形が可能であることは当然である。また、判定回路１３５から出力される電圧制御信号１３６の信号形式も実施例で説明したものに限定されるものではない。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施例におけるインタフェース回路を表わした回路図である。
【図２】本実施例で受信側回路部分に入力する入力信号の各種の振幅レベルと基準電圧の関係を表わした説明図である。
【符号の説明】
【００４１】
１００ インタフェース回路
１０１ 送信側回路部分
１０２ 受信側回路部分
１１１ 繰り返し信号
１１７ 出力バッファ回路
１１９ 電圧制御回路
１２３ 伝送路
１２８、１３６ 電圧制御信号
１３１ 入力信号
１３２ コンパレータ
１３５ 判定回路
Ｖｒｅｆ 基準電圧
【特許請求の範囲】
【請求項１】
伝送すべき信号を伝送路に送出する出力バッファ回路と、この出力バッファ回路から出力される信号の振幅を調整する振幅調整手段とを備えた送信側回路と、
前記出力バッファ回路に基準となる振幅の信号が入力されたとき、前記伝送路を経て入力された信号の振幅を予め定めた基準値と比較してその大小を判定する振幅判定手段と、この振幅判定手段の判定結果を前記振幅調整手段に伝達するフィードバック手段とを備えた受信側回路
とを具備することを特徴とするインタフェース回路。
【請求項２】
前記出力バッファ回路はＣＭＬ（Current Mode Logic）回路で構成されており、前記振幅調整手段はこのＣＭＬ回路の定電流値を変更可能な電圧制御回路であることを特徴とする請求項１記載のインタフェース回路。
【請求項３】
前記振幅判定手段は、振幅に対する複数のしきい値を用意しており、これらのしきい値をそれぞれ異なった比較器に供給してこれらの比較結果から振幅が適切な値の範囲内か、それよりも大きいかあるいは小さいかを判定する手段であり、前記フィードバック手段は前記振幅判定手段の判定結果を示すディジタル信号を前記振幅調整手段に伝達する手段であることを特徴とする請求項１記載のインタフェース回路。
【請求項４】
一定の振幅の基準信号を発生させてテスト時に出力バッファ回路を経てこれを伝送路に出力する基準信号送出ステップと、
前記伝送路を介してこの基準信号を受信してその振幅が予め定めた値の範囲にあるか、それよりも大きいあるいは小さいかを比較する振幅比較ステップと、
この振幅比較ステップで比較した結果を前記出力バッファに返してこれから出力される信号の振幅を調整させる出力バッファ調整ステップ
とを具備することを特徴とする信号出力調整方法。
【請求項５】
前記出力バッファ回路はＣＭＬ（Current Mode Logic）回路で構成されており、前記振幅比較ステップでは前記振幅が必要最小限な値であるかを比較することを特徴とする請求項４記載の信号出力調整方法。
【請求項１】
伝送すべき信号を伝送路に送出する出力バッファ回路と、この出力バッファ回路から出力される信号の振幅を調整する振幅調整手段とを備えた送信側回路と、
前記出力バッファ回路に基準となる振幅の信号が入力されたとき、前記伝送路を経て入力された信号の振幅を予め定めた基準値と比較してその大小を判定する振幅判定手段と、この振幅判定手段の判定結果を前記振幅調整手段に伝達するフィードバック手段とを備えた受信側回路
とを具備することを特徴とするインタフェース回路。
【請求項２】
前記出力バッファ回路はＣＭＬ（Current Mode Logic）回路で構成されており、前記振幅調整手段はこのＣＭＬ回路の定電流値を変更可能な電圧制御回路であることを特徴とする請求項１記載のインタフェース回路。
【請求項３】
前記振幅判定手段は、振幅に対する複数のしきい値を用意しており、これらのしきい値をそれぞれ異なった比較器に供給してこれらの比較結果から振幅が適切な値の範囲内か、それよりも大きいかあるいは小さいかを判定する手段であり、前記フィードバック手段は前記振幅判定手段の判定結果を示すディジタル信号を前記振幅調整手段に伝達する手段であることを特徴とする請求項１記載のインタフェース回路。
【請求項４】
一定の振幅の基準信号を発生させてテスト時に出力バッファ回路を経てこれを伝送路に出力する基準信号送出ステップと、
前記伝送路を介してこの基準信号を受信してその振幅が予め定めた値の範囲にあるか、それよりも大きいあるいは小さいかを比較する振幅比較ステップと、
この振幅比較ステップで比較した結果を前記出力バッファに返してこれから出力される信号の振幅を調整させる出力バッファ調整ステップ
とを具備することを特徴とする信号出力調整方法。
【請求項５】
前記出力バッファ回路はＣＭＬ（Current Mode Logic）回路で構成されており、前記振幅比較ステップでは前記振幅が必要最小限な値であるかを比較することを特徴とする請求項４記載の信号出力調整方法。
【図１】
【図２】
【図２】
【公開番号】特開２００８−２２７６９６（Ｐ２００８−２２７６９６Ａ）
【公開日】平成２０年９月２５日（２００８．９．２５）
【国際特許分類】
【出願番号】特願２００７−５９９５５（Ｐ２００７−５９９５５）
【出願日】平成１９年３月９日（２００７．３．９）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２０年９月２５日（２００８．９．２５）
【国際特許分類】
【出願日】平成１９年３月９日（２００７．３．９）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]