【課題】高電位信号を低電位信号に変換する入力回路であって、適切なターゲット反転電位で動作可能な入力回路を提供する。
【解決手段】入力回路は、高電源電位が入力される入力端子とグランド端子との間に接続された抵抗と、抵抗中の第１ノードに接続された第２ノードと、第２ノードと第３ノードとの間に接続されたインバータと、抵抗を通した入力端子とグランド端子との間の電気的接続をＯＮ／ＯＦＦ制御するスイッチと、を備える。ターゲット反転電位は、インバータの反転電位よりも高い。入力端子の電位がターゲット反転電位の場合、第２ノードの電位がその反転電位となる。第２ノードの電位が反転電位より低い場合、インバータは低電源電位を第３ノードに出力し、且つ、スイッチは上記の電気的接続をＯＮする。一方、第２ノードの電位が反転電位より高い場合、インバータはグランド電位を第３ノードに出力し、且つ、スイッチは上記の電気的接続をＯＦＦする。 （もっと読む）

【課題】信号転送ラインの充放電によって消費される電力を低減する。
【解決手段】フリップフロップ構成のアンプ回路ＡＭＰを含むレシーバ回路Ｒ０ｋと、データバスＤＢとレシーバ回路Ｒ０ｋの入力端Ｔ２との間に挿入され、データバスＤＢがＶＰＥＲＩ−ＮＶｔｈに達するとオフするトランジスタＭ７を備える。本発明によれば、トランジスタＭ７によって入力端Ｔ２の振幅が制限されることから、データバスＤＢがローレベルからハイレベルに変化する際の転送速度が向上する。しかも、アンプ回路ＡＭＰがフリップフロップ構成を有していることから、フリップフロップが反転した後は貫通電流が生じない。これにより、消費電力がより一層低減される。 （もっと読む）

【課題】スタンバイ時のリーク電流と回路面積の増大を抑制する。
【解決手段】第１電源に接続する第１の回路１１の入力対に出力が夫々接続された第２及び第３の回路１２、１３と、前記第１の回路の入力、又は、前記第１の回路の内部ノードに接続された第４の回路１４と、を含み、前記第２の回路及び前記第３の回路は、第２電源と第３電源間に接続され、スタンバイ時にパワーゲーティングされる回路を有し、前記第２の回路は、前記第２及び第３電源電位を振幅範囲とする信号を入力し、前記第２の回路の出力は前記第３の回路の入力に接続され、前記第１の回路の出力信号の振幅範囲は、前記第１電源電位と、前記第２又は第３電源電位とされ、前記第４の回路は、パワーゲーティング時に前記第１の回路の前記入力対、又は前記内部ノードの論理値を保持し、スタンバイ時にも前記第１の回路の出力信号の論理を前記入力信号に関連した論理に維持する。 （もっと読む）

【課題】レベルシフト回路における、低電圧動作、高耐圧、低消費電流、高速動作、検査容易化を目的とする。
【解決手段】第１のレベルシフト要素（１）として、低い電圧の場合に電源ＯＮで動作状態として用い、電源電圧が高い場合には素子の耐圧を確保して電源ＯＦＦし停止状態で用いる低電源電圧用レベルシフト回路を備え、第２のレベルシフト要素（２）として、電源電圧が低い場合には電源ＯＦＦし停止状態で用い、電源電圧が高い場合に、素子の耐圧を確保して電源ＯＮし動作状態で用いる高電源電圧用レベルシフト回路とを備え、電源電圧によって切り替えられるように構成する。 （もっと読む）

【課題】論理機能を有するシステムの小型化を図る。
【解決手段】第１電源電圧が印加される第１外部入力端子、第２電源電圧が印加される第２外部入力端子、第１入力信号が印加される第３外部入力端子、第２入力信号が印加される第４外部入力端子、接地電位が印加される第５外部入力端子及び信号を出力するための外部出力端子を有する。更に、第３外部入力端子からの信号を入力し信号レベルを変換して出力するレベルシフト回路及びその回路の出力信号を入力して外部出力端子に出力し第２入力信号に応じて出力をハイインピーダンス状態にすることが可能なトライステートバッファ回路を有する。レベルシフト回路は前段及び後段部分から構成され、第１電源電圧は前段部分の電源電圧として、第２電源電圧は後段部分及びトライステートバッファ回路の電源電圧として供給される。接地電圧はレベルシフト回路及びトライステートバッファ回路の接地電圧とされる。 （もっと読む）

【課題】安定したレベル変換を行う。
【解決手段】回路ブロック２１，２２は、それぞれ、ノードＮ１４、Ｎ１５に現れる電位０Ｖと電位ＨＶとにより２つの論理値０，１が表される高電圧の論理信号を、電位ＶＧと電位（ＶＧ＋ＬＬ）とにより２つの論理値０，１が表される低電圧の論理信号に変換し、出力端子Ｐoutから、この論理信号を出力する。回路ブロック２２の各トランジスタは、回路ブロック２１のそれらを逆極性の素子で置き換えた形となっており、電位ＶＧを変化させたときに回路ブロック２１，２２のいずれかの動作が困難になった場合でも、もう一方が正常に動作する。このため、安定したレベル変換を行うことができる。 （もっと読む）

【課題】低消費電力で高速動作が可能なレベルシフト回路を提供する。
【解決手段】レベルシフト回路は、タイミング制御回路１と、充電回路２と、放電回路３と、電圧保持回路４と論理合わせ回路５とを有する出力信号生成回路６とを備えている。出力信号Ｖｏｕｔの論理を決定するために電流駆動力が大きいトランジスタＱ２１とトランジスタＱ３１とを縦続接続し、これらトランジスタＱ２１とトランジスタＱ３１とに貫通電流が流れないようにタイミング制御回路１がトランジスタＱ２１とトランジスタＱ３１のオン・オフを制御するため、トランジスタＱ２１およびトランジスタＱ３１が同時にオン状態となることはない。よって、低電源電圧端子から、トランジスタＱ２１およびトランジスタＱ３１を通して、接地端子へ貫通電流が流れることがなく、レベルシフト回路は低消費電力で高速動作が可能である。 （もっと読む）

【課題】 本発明は、位相比較回路に入力されるクロック信号のうち、第１クロック信号から伝播するクロック信号と、第２クロック信号（ＣＫ２）から伝播するクロック信号との間で、伝搬遅延の差異をなくし、位相差の調整にあたり誤差が抑制される半導体集積回路を提供することを目的とする。
【解決手段】 本発明は、第1クロック信号に基づいて動作する第1回路と、第２クロック信号に基づいて動作する第２回路と、第１クロック信号に対応した信号の位相と第２クロック信号に対応した信号の位相とを比較する位相比較回路と、第１クロック信号が位相比較回路に至る経路に介在し、第1クロック信号の電圧レベルを変更する第1のレベルシフト回路と、第２クロック信号が位相比較回路に至る経路に介在し、第１のレベルシフト回路と同じ回路構成を有する第２のレベルシフト回路とを備え、位相比較回路による比較結果に応じて第１クロック信号と第２クロック信号との位相差を調整する。 （もっと読む）

【課題】高い信頼性や、高速性を備えたレベルシフト回路を実現する。
【解決手段】例えば、高電圧レベル（電源電圧ＶＣＣＨのレベル）の入力信号ＩＮを低電圧レベル（電源電圧ＶＣＣＬのレベル）の出力信号ＯＵＴに変換するレベルシフト回路ＬＳ１において、カップリングノイズを抑制するためのＮＭＯＳトランジスタＭＮ４を設ける。ＩＮが‘Ｈ’レベルから‘Ｌ’レベルに遷移した際には、ＮＭＯＳトランジスタＭＮＨ１の寄生容量（Ｃ_ＧＤ）を介して、そのドレインとなるノードＮＤＥ１にアンダーシュートが生じ得るが、それをＭＮ４からの電流Ｉ１によって抑制する。これにより、ＰＭＯＳトランジスタＭＰＬ１，ＭＰＬ２を薄膜仕様としてもその耐圧を満たすことができ、薄膜仕様に伴い高速動作が実現できる。 （もっと読む）

【課題】ｄｖ／ｄｔ耐量を満足するレベルシフト回路を提供し、高信頼性のインバータ回路を提供すること。
【解決手段】主電源２３の両端に、上アーム２３２のスイッチング素子ＩＧＢＴ２４及び下アーム２３３のスイッチング素子であるＩＧＢＴ２５が、トーテムポール接続され、ハーフブリッジを構成している。上アーム２３２のＩＧＢＴ２４を駆動制御する駆動回路のパルス発生回路３１はパルス状のオン、オフ信号を発生させ、レベルシフト用の高耐圧ｎＭＯＳ３２、及び高耐圧ｎＭＯＳ３３のゲート電極に与えられる。高耐圧ｎＭＯＳ３２、及び高耐圧ｎＭＯＳ３３のドレイン電極はそれぞれレベルシフト用抵抗３４及び３５の一方端に接続されるとともに、抵抗３４と高耐圧ｎＭＯＳ３３，抵抗３５と高耐圧ｎＭＯＳ３２の接続点の電位は、それぞれセット用の差分回路１１及びリセット用の差分回路１２に入力され正規の信号レベルか否かを判断される。 （もっと読む）

【課題】 レベルシフト回路において電源電圧の異なる第１および第２の回路に共通電位を与える電源線にノイズが発生しても出力信号にノイズの影響が現れないようにする。
【解決手段】 第１の回路１０および第２の回路２０には、第１および第２の電源電圧が与えられる。第２の回路２０において、ＮチャネルトランジスタＭ６は、第１の回路１０および第２の回路２０に共通の電位を与える低電位電源線２０２に接続され、第１の回路１０の出力信号ＢによりＯＮ／ＯＦＦが切り換わる。ＮチャネルトランジスタＭ６にはＮチャネルトランジスタＭ９が直列接続され、第２の回路２０では、このＮチャネルトランジスタＭ６およびＭ９の接続点の電圧に基づいて出力信号ＯＵＴを発生する。第３の回路３０は、第１の回路１０の出力信号Ｂの論理値を反転した論理値を有し、第１の電源電圧と同じ振幅を持った信号によりＮチャネルトランジスタＭ９のＯＮ／ＯＦＦ状態を切り換える。 （もっと読む）

【課題】入力電圧を昇圧して出力する半導体集積回路における、トランジスタの耐圧が、入力電圧以下に抑えられる昇圧回路を提供する。
【解決手段】コンデンサＣｐは、一方の端子がクロック信号を出力するクロック端子に接続され、他方の端子が整流回路４に接続されている。コンデンサＣｐの他方の端子の最低電圧を第１の電圧にクランプするクランプ回路３を備えている。このクランプ回路３は、第１のＮ型トランジスタＮ１、および第２のＮ型トランジスタＮ２を有している。この第１のＮ型トランジスタＮ１は、ドレインをコンデンサの他方の端子に接続し、ソースを前記第２のＮ型トランジスタＮ２のドレインに接続し、さらに、ゲートを第１の電圧よりも高い第２の電圧Ｖａに接続している。また、第２のＮ型トランジスタＮ２は、ソースを第１の電圧Ｖｐに接続し、ゲートを前記クロック信号の反転信号を出力する反転信号端子に接続している。 （もっと読む）

（２１３）は、特定レベルを検出するためのマルチ信号レベルの信号を受け付けるように適合された入力回路（Ｍ６，Ｍ６，Ｍ７）を持つ。これらの信号レベルは、第１信号レベルおよび、より大きな第２信号レベルを含む。入力回路の電子構成要素は、第２信号レベルよりも低い信頼性レベルを持っている。ラッチ回路（７１０）は、受け付けられた信号の検出レベルに合致する信号をラッチするために、入力回路（Ｍ６，Ｍ６，Ｍ７）に結合される。
（もっと読む）

【課題】 ワードライン電圧及びメモリ・セル性能を増強するためのレベル・シフタを提供する。
【解決手段】 回路及び方法は、第１電源電圧によって電力供給される第１回路と、第２電源電圧によって電力供給される第２回路とを含む。レベル・シフタが、第１回路と第２回路との間に接続される。レベル・シフタは、少なくとも１つの実行すべき動作と動作を実行するコンポーネントとに依存する入力信号に従って、第１電源電圧及び第２電源電圧のうちの１つを含む回路に対する電源電圧出力を選択するように構成される。 （もっと読む）

【課題】 低コストとなる低耐圧トランジスタのみを使用し、高電圧（VH）の入力に対し、VH/2近辺で反転動作することが可能な入力回路を提供する。
【解決手段】 高電圧の入力信号が、ドレインに接続されたPMOS（P02）とNMOS（N02）に与えられ、PMOS（P02）のソースはPMOS（P00）のゲートに接続され、NMOS（N02）のソースはNMOS（N00）のゲートに接続される。前記のMOS（P02）、（N02）のゲートはVCCLに接続され、PMOS（P00）のソースは高電源電圧に接続され、NMOS（N00）のソースは接地電位に接続され、PMOSトランジスタ（P00）のドレインはPMOS（P01）のソースに接続され、NMOS（N00）のドレインはNMOS（N01）のソースに接続される。前記の（P01）、（N01）のゲートはVCCLに接続され、前記の（P01）、（N01）のドレインがともに接続され、高電圧入力を低電圧出力にレベルシフトする回路の入力となる。 （もっと読む）

【課題】１つの電圧レベル（たとえば、より低い電圧レベル）で入力信号を受入れかつ別の電圧レベル（たとえば、より高い電圧レベル）で出力信号を提供することができ、高い動作スピードを維持する出力回路を提供する。
【解決手段】 性能を犠牲にすることなく、さまざまな入力および出力電圧レベルとの互換性を提供する出力回路。出力端子上のプルアップ（Ｐ１２）は内部ノード（ＰＤ）によってゲートされ、この発明はデータ入力信号をこの内部ノード（ＰＤ）に与えるためのさまざまな回路および手段を含む。一実施例は、データ入力経路上にレベルシフタ（１００）を含み、レベルシフタをバイパスし出力回路を通る代替の経路も提供する。入力データの値がハイになると、代替の経路は減衰されたハイの値を内部ノードに素早く与える。レベルシフタはアクティブになり、内部ノードの電圧を出力パワーハイレベルに上昇させ、出力プルアップ（Ｐ１２）が完全にオフされるようにする。 （もっと読む）

【課題】伝送路の減衰量を考慮して送信側の信号の振幅を調整することのできるインタフェース回路および信号出力調整方法を得ること。
【解決手段】インタフェース回路１００の送信側回路部分では、テスト時に一定振幅の繰り返し信号１１１をＣＭＬ回路で構成される出力バッファ回路１１７を経て伝送路１２３に送出する。受信側回路部分１０２では、これによる入力信号１３１の振幅を判定回路１３５が複数の基準電圧Ｖｒｅｆ₁〜Ｖｒｅｆ_nとコンパレータ１３２₁〜１３２_nで比較することにより求める。そして送信側回路部分１０１側の電圧制御回路１１９で、ＣＭＬ回路の定電流値を適切に制御することで振幅の設定を行って低消費電力化を実現する。 （もっと読む）

低電圧差動通信システムには、差動チャネルを介して低電圧差動信号を受信機に伝達するプログラム可能な低振幅電圧モード送信機が含まれる。受信機は、２つの入力トランジスタ（それぞれは共通ゲート構成である）を用いて、低電圧差動信号を回復する。受信機における電流源は、入力トランジスタをバイアスし、それらのソース電圧が、差動信号の共通モード電圧において公称上バイアスされ、かつそれらのゲート−ソース電圧が、共通モード電圧変動に対してほぼ一定のままであるようにする。
（もっと読む）

【課題】各種デバイス間でインターフェース電圧の相異がある場合でも、デバイス間の信号授受のときに動的にそのインターフェース電圧の相異を吸収する。
【解決手段】複数のデバイスが共通接続線を介して信号を授受するとき、デバイスと共通接続線との間に介在するインターフェース回路であって、デバイスから前記共通接続線への信号の出力時に、デバイス内での信号レベルを共通接続線で授受されるデバイスに相応の信号レベルに変換する出力変換部、および、共通線からデバイスへの信号の入力時に、共通接続線で授受されるデバイスに相応の信号レベルをデバイス内での信号レベルに変換する入力変換部の少なくとも一方を備える。 （もっと読む）

【課題】 従来のドライバ回路では、ＣＭＬ回路の出力振幅や中点電圧等の出力電圧を制御することが困難であった。さらに、従来のドライバ回路では、ＣＭＬ回路における出力電圧のハイレベルが電源電圧からドロップしていた。
【解決手段】 ドライバ回路は、差動入力信号の振幅を変換して差動出力信号を出力する振幅変換部と、前記差動出力信号の振幅を設定する振幅設定部と、前記差動出力信号の振幅の中心値を設定するコモン電圧設定部とを有する。 （もっと読む）