【課題】通信線に現れるリンギング現象を効果的に抑制することができる通信システムを得る。
【解決手段】トランシーバ回路３０等の通信回路に接続される通信線１０を構成するＨライン通信線１０Ｈ，Ｌライン通信線１０Ｌ間にリンギング抑制回路１が設けられる。リンギング抑制回路１において、バイポーラトランジスタＴ１のエミッタはＨライン通信線１０Ｈに接続され、コレクタはＬライン通信線１０Ｌに接続され、ベースはコンデンサＣ１の一方電極及び抵抗Ｒ１の一端に接続され、コンデンサＣ１の他方電極はＬライン通信線１０Ｌに接続され、抵抗Ｒ１の他端はＨライン通信線１０Ｈに接続される。 （もっと読む）

【課題】通信線に現れるリンギング現象を効果的に抑制することができる通信システムを得る。
【解決手段】ＮＰＮバイポーラトランジスタＴ１１のエミッタは抵抗Ｒ１１の一端に接続されるとともに接地レベルに接続され、コレクタは抵抗Ｒ１２の一端及びコンデンサＣ１２の一方電極に接続され、ベースは抵抗Ｒ１１の他端及びコンデンサＣ１１の一方電極に接続される。コンデンサＣ１１の他方電極はＬライン通信線１０Ｌに接続される。ＰＮＰバイポーラトランジスタＴ１２のエミッタは電源電圧Ｖ１１を受け、コレクタはＮＭＯＳトランジスタＱ１１のゲートに接続される。ＮＭＯＳトランジスタＱ１１のドレインはＨライン通信線１０Ｈに接続され、ソースがＬライン通信線１０Ｌに接続され、ゲートは抵抗Ｒ１４を介して接地される。 （もっと読む）

【課題】充電対象素子へ充電電流を効率的に供給することが可能な半導体装置を提供する。
【解決手段】充電対象素子Ｃに充電電流を供給する半導体装置１は、第１導電型の半導体層１と、充電対象素子Ｃの第１電極に結合される第１ノードＮ１を有し、半導体層１の主表面上に形成される第２導電型の第１の半導体領域２と、電源電圧が供給される電源電位ノードＮＬ１に結合される第２ノードＮ３および第３ノードＮ４を有し、第１の半導体領域２の表面において半導体層１と間隔をあけて形成される第１導電型の第２の半導体領域３と、第２ノードＮ３および第３ノードＮ４から半導体層１への電荷キャリアの移動を制限する電荷キャリア移動制限部とを備える。 （もっと読む）

低電流回路は、論理ステージ（Ｅ３，Ｅ４，Ｅ５）と、インバータステージ（Ｅ８）と、ドライバステージ（Ｅ９，Ｅ１０）とを備える。論理ステージおよびインバータステージには電流リミッタが設けられ、電流リミッタは、Ｄモードフィードバックトランジスタ（Ｄ１；Ｄ２）および電圧降下を生成する要素（Ｅ１，Ｅ２；Ｅ６，Ｅ７）を備える。フィードバックループ（ＦＬ）は、Ｄモードフィードバックトランジスタのソースおよびゲートを、この要素を介して接続する。ドライバステージは、トーテムポール状に接続されたＥモードトランジスタ（Ｅ９，Ｅ１０）を備え、それは、負荷回路を接続および非接続とするように、ＤモードトランジスタおよびＥモードトランジスタを駆動する。この回路は、オン状態において大電流能力を提供するとともに、オフ状態において無視できるほどの電流を有する。
（もっと読む）

【解決手段】ｐ−チャネル電界効果トランジスタタイプの第１および第２のトランジスタ（Ｐ１，Ｐ２）を備えるカップリング回路において、第１のトランジスタ（Ｐ１）のドレイン端子は信号入力端子（１）に接続し、第１および第２のトランジスタ（Ｐ１，Ｐ２）のソース端子はともに信号出力端子（２）に接続し、第１および第２のトランジスタ（Ｐ１，Ｐ２）のバルク端子はともに第２のトランジスタ（Ｐ２）のドレイン端子に接続し、第１のトランジスタ（Ｐ１）のゲート端子は第２のトランジスタ（Ｐ２）のゲート端子に接続する。このカップリング回路には、さらに 負電圧を生成する電荷ポンプ回路（１１０）を含むゲート制御回路（１０）も設ける。このゲート制御回路（１０）は、負電圧に基づいて、第１および第２のトランジスタ（Ｐ１，Ｐ２）のゲート端子におけるゲート電圧を制御する。 （もっと読む）

【課題】 グランド端子がオープン状態となった場合であっても、グランド端子以外の端子の電位に応じて、内部回路の動作／非動作が決定されてしまうような不都合が生じないようにする。
【解決手段】 集積回路装置は、内部回路２００と、グランド端子ＴＧと、内部回路が動作している期間の少なくとも一部の期間においてグランドレベルとなる第１信号ＳＧ１が供給される第１端子Ｔ１と、第１端子Ｔ１の電圧と、グランド端子ＴＧの電圧とを比較することによって、グランド端子ＴＧのオープン状態を検出する検出回路２０と、検出回路２０によってグランド端子ＴＧのオープン状態が検出されると、内部回路２００をリセットまたはディスエーブル状態に設定する設定回路３０と、を含む。 （もっと読む）

【課題】デッドタイムを設けることなく貫通電流を抑制することができるとともに、貫通電流を抑制しつつ高周波化を図ることができるドライバ回路およびＤＣ／ＤＣコンバータを提供する。
【解決手段】電源端子と接地端子との間に直列形態に接続され、デッドタイムのない相補的な一対の制御信号によってオン、オフ駆動される第１のスイッチング素子（ＳＷ１）と第２のスイッチング素子（ＳＷ２）を備えるドライバ回路において、少なくとも前記第１のスイッチング素子の制御端子に、オン状態での制御電圧を制限するリミッタ回路（ＬＭＴ１）を接続するようにした。 （もっと読む）

【課題】周波数出力端子の保護と、信号波形の帯域を十分に確保することができる周波数出力装置を提供する。
【解決手段】周波数信号を出力する周波数出力装置２の出力端子にバリスタ素子Ｚｓ１を設ける。これにより、例えばバリスタ電圧を超える電圧が出力端子に印加された場合に、そのバリスタ電圧を超える電圧分を接地側に流して、周波数出力装置２に高電圧のサージ電圧が入力されるのを防ぎ、周波数出力装置２を保護する。また、放電時における放電量を少なくして電圧の変化を滑らかにし、電圧の立ち下がり時におけるピーク電流を下げて、ラジオノイズ等の電磁誘導ノイズの影響を低減し、必要な周波数信号の帯域を確保する。 （もっと読む）

【課題】波形整形回路の周波数特性の測定を可能にする。
【解決手段】波形整形回路１１は、入力差動信号ＩＮＮ，ＩＮＰを波形整形する。出力切換回路１２は、通常モードのときには、波形整形回路１１からの整形差動信号ＳＰ，ＳＮを２値化して出力する。一方、出力切換回路１２は、テストモードのときには、波形整形回路１１からの整形差動信号ＳＮ，ＳＰを正弦波信号として出力する。 （もっと読む）

【課題】製造プロセスの微細化と、しきい電圧の低下により、通常オフ状態となっているＭＯＳトランジスタにリーク電流が発生する。また、製造プロセスによっては、ＮチャンネルＭＯＳトランジスタとＰチャンネルトランジスタとのリーク電流が等しいとは限らない場合があり、発振回路のような回路構成によっては、動作に問題を引き起こす可能性が高い。
【解決手段】本発明にかかる半導体装置は、制御電圧により駆動力が変化する第１のトランジスタを有する保護回路と、前記保護回路と同一の回路構成を有するモニター回路と、前記モニター回路が出力する電圧と、基準電圧との比較結果に基づいて前記制御電圧を生成する制御電圧生成回路とを有する。 （もっと読む）

【課題】半導体集積回路において、製造工数、製造コストの増加を伴うことなく、高電圧印加端子を設ける。
【解決手段】高耐圧のＮＭＯＳ（Ｔ４）からなるトランスファゲート５４と、プルアップ抵抗５５を設ける。トランスファゲート５４の入力端は高電圧印加端子５０に接続され、トランスファゲート５４の出力端は入力抵抗５１を介して、ＣＭＯＳインバータ５２に接続されている。プルアップ抵抗５５の一方の端はトランスファゲート５４の出力端に接続され、プルアップ抵抗５５の他方の端には電源電圧ＶＤＤ（５Ｖ）が印加されている。トランスファゲート５４は、入力された高電圧ＶＸ（ＶＸ＞ＶＤＤ）をＶＤＤ−Ｖｔ１’まで降下させる。プルアップ抵抗５５は、トランスファゲート５４の出力端の電圧をＶＤＤにバイアスしており、トランスファゲート５４によって降下された出力端の電圧を略ＶＤＤまで上昇させる。 （もっと読む）

【課題】フラッシュメモリ装置において、スイッチング動作速度を向上させるとともに、出力される高電圧のノイズ成分を減少させる。
【解決手段】イネーブル信号に応答して出力ノードを設定された電圧にプリチャージするイネーブル制御回路と、出力ノードがプリチャージされるとき出力ノードで発生するスイッチ制御電圧に応答して入力ノードにフィードバック電圧を供給するフィードバック回路と、クロック信号に応答してフィードバック電圧をブーストしブースト電圧を出力ノードに出力することによりスイッチ制御電圧を増加させるブースト回路と、スイッチ制御電圧に応答してオンまたはオフされオンされるときに高電圧を受信して出力する高電圧スイッチとを備えて、高電圧スイッチ回路を構成する。ブースト回路は、クロスカップルドタイプの増幅回路を含む。 （もっと読む）

【課題】コンデンサに充電された電荷の放電タイミングを最適にし、高速信号に対応できるようにした波形改善回路を提供する。
【解決手段】信号線４に伝送されるデジタルの信号Ｓtの波形を改善する波形改善回路１は、信号Ｓtのレベルが所定値を超えたことをレベル検出回路１１Ａが検出すると、その出力電圧Ｖｄに基づいてスイッチ回路１２Ａが導通状態になり、電源電圧Ｖ_Ｂを充電回路１３Ａのコンデンサ１３１に印加してコンデンサ１３１を充電する。信号Ｓtの電圧レベルが、コンデンサ１３１の充電電圧Ｖｃよりも低くなったタイミングでコンデンサ１３１から信号線４へ、放電回路１４Ａのダイオード１４１を介して放電が行われ、アンダーシュートが改善される。 （もっと読む）

【課題】出力バッファを含む半導体集積回路のテストにおける、不要な不良品判定を減らし、歩留の改善を図る。
【解決手段】ＬＳＩ２０内に、ＬＳＩテスタ３０による、出力バッファのテストを補助するための構成（スイッチ切換手段１０，特性記憶メモリ１１，補正電圧算出手段１２，リミッタ１３）を設ける。まず、各出力段トランジスタ（Ｍ１，Ｍ２）の電圧／電流特性を実測し、特性記憶メモリ１１に記憶されている特性と比較し、同一性を調べる。同一性が肯定されない場合には、補正電圧算出手段１２が、両特性の差異に基づき、ＬＳＩ２０の規格に抵触しない範囲内で、最適な入力電圧レベルを算出し、これに基づき、再検査を行い、運悪く不良品と判定されていたものを救済する。 （もっと読む）

データ保持モードのために回路をパワー・ダウンする方法は、電源電圧ノードを能動状態の電源電圧レベルから非能動状態の電源レベルに変更する工程と、Ｐチャネル・デバイスのソースを電源電圧ノードに接続する工程と、Ｐチャネル・デバイスのバック・ゲートに保持用電源電圧レベルを供給する工程と、Ｐチャネル・デバイスのドレイン電圧を保持用電源電圧レベルとは異なる基準電圧レベルに変更する工程と、Ｐチャネル・デバイスのゲート電圧を基準電圧レベルに変更する工程とを含む。
（もっと読む）

本発明は、静電気保護機能を有するバッファ回路を提供する。本発明のバッファ回路は、それぞれ選択的に入出力パッドの電圧をプルアップ及びプルダウンするプルアップ回路とプルダウン回路を含み、プルアップ回路及びプルダウン回路は分離した電源供給ラインに連結されて、静電気放電を入出力パッドから受けたとき、入出力パッドからプルアップ回路を経てプルダウン回路への電流パスが存在しない。これにより、静電放電特性を向上させることができる。
（もっと読む）

携帯電子機器（１０２）には周辺コンポーネント（１０４）が取り付けられ、この周辺コンポーネント（１０４）はオプション選択回路を使用して周辺コンポーネントのオプションクラスを示す。オプション選択回路は、携帯電子機器に割り込みを生成し、次いで種々のオプション論理ラインの論理レベルの変更により、オプションクラスを決定する。オプション選択ラインのうちの一つの論理状態の反転が検知されると、携帯電子機器はオプション選択回路のプレゼンスを知り、従って周辺コンポーネントのオプションクラスを決定する。
（もっと読む）