波形改善回路
【課題】コンデンサに充電された電荷の放電タイミングを最適にし、高速信号に対応できるようにした波形改善回路を提供する。
【解決手段】信号線４に伝送されるデジタルの信号Ｓtの波形を改善する波形改善回路１は、信号Ｓtのレベルが所定値を超えたことをレベル検出回路１１Ａが検出すると、その出力電圧Ｖｄに基づいてスイッチ回路１２Ａが導通状態になり、電源電圧ＶＢを充電回路１３Ａのコンデンサ１３１に印加してコンデンサ１３１を充電する。信号Ｓtの電圧レベルが、コンデンサ１３１の充電電圧Ｖｃよりも低くなったタイミングでコンデンサ１３１から信号線４へ、放電回路１４Ａのダイオード１４１を介して放電が行われ、アンダーシュートが改善される。
【解決手段】信号線４に伝送されるデジタルの信号Ｓtの波形を改善する波形改善回路１は、信号Ｓtのレベルが所定値を超えたことをレベル検出回路１１Ａが検出すると、その出力電圧Ｖｄに基づいてスイッチ回路１２Ａが導通状態になり、電源電圧ＶＢを充電回路１３Ａのコンデンサ１３１に印加してコンデンサ１３１を充電する。信号Ｓtの電圧レベルが、コンデンサ１３１の充電電圧Ｖｃよりも低くなったタイミングでコンデンサ１３１から信号線４へ、放電回路１４Ａのダイオード１４１を介して放電が行われ、アンダーシュートが改善される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号線にコンデンサの充電電荷を放電して信号波形に生じたアンダーシュートを低減する波形改善回路に関する。
【背景技術】
【０００２】
集積回路技術の発達に伴い、デジタル信号が高速化しており、信号を高速に伝送する方法として、出力ドライバのインピーダンスを小さくする方法がある。
【０００３】
しかし、この方法は、電流変化の割合が大きくなり、伝送路に生じる寄生インダクタンスにより信号の歪みが発生しやすくなる。また、伝送路に生ずる寄生容量、寄生インダクタンスによるＬＣ回路が構成され、信号の振動（リンギング）が発生する。
【０００４】
上記の対策として、信号の入出力をおよび伝送路のインピーダンスをマッチングさせる方法が広く知られているが、実際に伝送路のインピーダンスを完全にマッチングさせるためには、結果的に無駄な消費電力を要したり、高度なプリントパターンの設計／管理が必要であり、高価なものとなってしまうという欠点があった。
【０００５】
これら欠点を改善するために、例えば、特許文献１に記載されているアンダーシュート防止回路が提案されている。
【０００６】
このアンダーシュート防止回路は、第１のダイオードのカソードが接地され、第２のダイオードのカソードが信号線に接続され、第１および第２のダイオードのアノードを相互に接続し、第１および第２のダイオードのアノードが抵抗Ｒを介して電源ＶＢに接続され、第１のダイオードにコンデンサＣが並列に接続した構成を有し、信号線が負電圧になると、コンデンサＣへの充電を開始し、信号線が正電圧になると、コンデンサＣに充電された電荷が信号線に注入されるので、アンダーシュートを防止することができる。
【特許文献１】特開平１−１１２８１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のアンダーシュート防止回路において、信号が高速化すると、当然ながらコンデンサＣへの充電時間も短くなり、短い時間で所定の充電を完了する必要がある。短時間で充電を完了するためには抵抗Ｒを小さな値にする必要がある。
【０００８】
しかし、従来のアンダーシュート防止回路では、単純に抵抗Ｒを小さくすると、信号レベルがＬｏｗの時、コンデンサＣからの放電電流とともに、電源ＶＢから抵抗Ｒを通して、信号線にＶＢ／Ｒ（Ａ）の電流が流れ込むことになり、信号線をドライブするドライバの能力に制限されることになり、高速化に対応できないという問題がある。
【０００９】
また、単にドライブ能力を大きなものにすると、信号切替時の電流変化の割合が大きくなり、信号の歪みが発生しやすくなり、逆効果になりかねない。
【００１０】
従って、本発明の目的は、コンデンサに充電された電荷の放電タイミングを最適にし、高速信号に対応できるようにした波形改善回路を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一態様は、上記目的を達成するため、以下の波形改善回路を提供する。
【００１２】
［１］信号線に伝送されるデジタル信号の波形を改善する波形改善回路において、前記デジタル信号のレベルが所定値を超えている期間、充電されるコンデンサを有する充電手段と、前記デジタル信号のレベルが、前記コンデンサの充電電圧よりも低くなったタイミングで前記充電手段から前記コンデンサの充電電荷を前記信号線へ放電する放電回路とを備えることを特徴とする波形改善回路。
【００１３】
上記構成の波形改善回路によれば、信号線上のデジタル信号が所定レベルになると、充電手段によりコンデンサへの充電が開始され、その充電電圧よりもデジタル信号のレベルが低下した時点で信号線への充電電荷の放電が開始されることにより、デジタル信号に生じているアンダーシュートが補正されるとともに、高速信号への対応が図られる。
【００１４】
［２］前記充電手段は、前記デジタル信号のレベルが所定値を超えたときに駆動電圧を出力するレベル検出回路と、前記レベル検出回路からの前記駆動電圧に基づいて前記コンデンサに充電用の電圧を印加するスイッチ回路とを備えることを特徴とする前記［１］に記載の波形改善回路。この構成によれば、簡単な構成により充電手段を構成することができる。
【００１５】
［３］前記レベル検出回路は、前記信号線とアースとの間に直列接続された複数の抵抗からなり、前記抵抗の分圧点から前記出力電圧を出力することを特徴とする前記［２］に記載の波形改善回路。この構成によれば、抵抗のみでレベル検出回路を構成することができる。
【００１６】
［４］前記レベル検出回路は、バッファからなり、その出力電圧を前記スイッチ回路へ出力することを特徴とする前記［２］に記載の波形改善回路。この構成によれば、簡単な構成によりレベル検出回路を構成することができる。
【００１７】
［５］前記スイッチ回路は、トランジスタまたはＭＯＳＦＥＴからなることを特徴とする前記［２］に記載の波形改善回路。この構成によれば、１つのトランジスタまたはＭＯＳＦＥＴによりスイッチ回路を構成することができる。
【００１８】
［６］前記放電回路は、前記コンデンサから前記信号線に向かう一方向の通電経路を成立させる回路素子からなることを特徴とする前記［１］に記載の波形改善回路。この構成によれば、回路素子のみで放電のタイミングを決定することができる。
【００１９】
［７］前記回路素子は、ダイオードで構成されていることを特徴とする［６］に記載の波形改善回路。この構成によれば、回路素子に容易に入手が可能なダイオードを用いることができる。
【００２０】
［８］前記ダイオードは、ショットキーダイオードであることを特徴とする前記［７］に記載の波形改善回路。この構成によれば、ダイオードにショットキーダイオードを用いたことにより順方向電圧Ｖfdを低くでき、信号線の電位が低下した際の電位是正効果を高めることができる。
【００２１】
［９］前記コンデンサは、前記スイッチ回路に流れる電流を制限する抵抗が直列に接続されていることを特徴とする前記［２］に記載の波形改善回路。この構成によれば、抵抗によってコンデンサに流れるラッシュ電流を低減できるため、スイッチ回路の素子の保護を図ることができる。
【００２２】
［１０］前記放電回路は、前記コンデンサに並列に接続され、前記充電電圧を規定する電圧制限素子を備えたことを特徴とする前記［２］に記載の波形改善回路。この構成によれば、電圧制限素子がコンデンサの端子電圧の上限を制限することができる。
【００２３】
［１１］前記電圧制限素子は、ツェナーダイオードであることを特徴とする前記［１０］に記載の波形改善回路。この構成によれば、電圧制限素子にツェナーダイオードを用いたことで、優れた電圧制限特性を得ることができる。
【００２４】
［１２］前記電圧制限素子は、１つまたは通電方向を合わせて直列接続した複数のダイオードからなることを特徴とする前記［１０］に記載の波形改善回路。この構成によれば、安価なダイオードを電圧制限素子に用いることができる。
【発明の効果】
【００２５】
本発明によれば、コンデンサに充電された電荷の放電タイミングを最適にし、高速信号に対応できるようにした波形改善回路を得ることができる。
【発明を実施するための最良の形態】
【００２６】
［第１の実施の形態］
（波形改善回路の構成）
図１は、本発明の第１の実施の形態に係る波形改善回路の原理的構成を示す。この波形改善回路１は、信号線４に接続されており、この信号線４には、デジタルの信号を送信する送信回路２と、送信回路２からの信号を受信する受信回路３とを接続している。
【００２７】
波形改善回路１は、信号線４に接続されたレベル検出回路１１Ａと、レベル検出回路１１Ａに制御端子が接続されたスイッチ回路１２Ａと、スイッチ回路１２Ａを介して電源ＶＢ、およびアース間に接続された充電回路１３Ａと、充電回路１３Ａの出力端と信号線４との間に接続された放電回路１４Ａとを備えて構成されている。ここで、レベル検出回路１１Ａ及びスイッチ回路１２は、充電手段を構成している。
【００２８】
（波形改善回路の詳細構成）
図２は、波形改善回路の詳細構成を示す。
【００２９】
送信回路２は、送信側ドライバ２０を備え、デジタル信号を信号線４に出力する。受信回路３は、受信側ドライバ３０を備え、送信回路２からの信号を信号線４を介して受信する。
【００３０】
レベル検出回路１１Ａは、直列接続して信号線４とアースとの間に接続された抵抗１１１，１１２からなり、抵抗１１１，１１２の接続点が出力電圧（駆動電圧）Ｖｄを出力する出力端子になっている。信号線４上の信号Ｓｔの電圧が所定の閾値電圧以上のときにスイッチ回路１２Ａを駆動する“Ｈ”レベルの出力電圧Ｖｄが出力されるように抵抗比（＝｛Ｒ２／（Ｒ１＋Ｒ２）｝）が設定されている。
【００３１】
スイッチ回路１２Ａは、スイッチング動作をするトランジスタ１２１からなり、制御端子となるベースはレベル検出回路１１の接続点に接続され、コレクタは電源電圧ＶＢの電源に接続され、エミッタは充電回路１３Ａに接続されている。
【００３２】
充電回路１３Ａは、所定の静電容量を有するコンデンサ１３１からなり、その一端はトランジスタ１２１のエミッタに接続され、他端はアースに接続されている。
【００３３】
放電回路１４Ａは、回路素子としてのダイオード１４１からなり、そのアノードはコンデンサ１３１の高電位側に接続され、カソードは信号線４に接続されている。
【００３４】
（波形改善回路の動作）
図３は、波形改善回路の各部の動作波形を示す。以下に、この図３及び図２を参照して、波形改善回路１の動作について説明する。
【００３５】
送信回路２の送信側ドライバ２０は、図２に示すように、デジタルの信号Ｓｔを信号線４を介して受信回路３に送信する。この信号Ｓｔは、図３（ａ）に示すように、例えば、“０”レベル（例えば、０Ｖ）と“１”レベル（例えば、＋５Ｖ）の組み合わせによる、オーバーシュートＯＳ及びアンダーシュートＵＳを発生している波形とする。
【００３６】
信号線４に伝送されている信号Ｓｔは、レベル検出回路１１Ａに印加され、抵抗１１１（Ｒ１），１１２（Ｒ２）により抵抗分圧され、レベル検出回路１１Ａから図３の（ｂ）に示すような出力電圧Ｖｄが出力される。この出力電圧Ｖｄは、信号線４上の信号Ｓｔの電圧Ｖｓが閾値電圧（例えば、２Ｖ）Ｖｔ以上のときにスイッチ回路１２Ａのトランジスタ１２１がオンになる“Ｈ”レベルとなる。
【００３７】
従って、信号Ｓｔの電圧Ｖｓが２Ｖ以上のとき、図３の（ｃ）に示すように、トランジスタ１２１がオンになり、例えば、＋５Ｖの電源電圧ＶＢがトランジスタ１２１を通してコンデンサ１３１に印加され、充電が開始される。なお、電源電圧ＶＢは、充電回路１３Ａの充電電圧を最適にするための電圧に設定されているが、他の電子回路を動作させる電源と共用するものであってもよい。
【００３８】
充電回路１３Ａは、トランジスタ１２１がオンの期間、電源電圧ＶＢによって図３の（ｄ）に示すように充電され、コンデンサ１３１の端子電圧は、トランジスタ１２１がオフになるまでに、ほぼ電源電圧ＶＢに等しい直流電圧の充電電圧Ｖｃになる。
【００３９】
信号線４上の信号Ｓｔが“Ｌ”レベルになると、レベル検出回路１１Ａの出力電圧Ｖｄが“Ｌ”レベルとなり、これによりトランジスタ１２１がオフになり、コンデンサ１３１への電源電圧ＶＢの印加が終了する。
【００４０】
コンデンサ１３１の充電電圧Ｖｃは、放電回路１４Ａに印加され、放電回路１４Ａのダイオード１４１は、所定の順方向電圧Ｖfdを有しているため、（充電電圧Ｖｃ−順方向電圧Ｖfd≧信号Ｓｔの電圧Ｖｓ）が成立するとき、コンデンサ１３１の電荷を信号線４へ放電させる。すなわち、コンデンサ１３１の充電電圧Ｖｃが図３（ｄ）に示すような波形となり、放電回路１４Ａの放電電圧Ｖｏが図３の（ｅ）に示すように出力されて信号線４に印加される。信号線４の信号Ｓｔの電圧Ｖｓが、（充電電圧Ｖｃ−順方向電圧Ｖfd）で補正されることにより、アンダーシュートＵＳが改善される。
【００４１】
ダイオード１４１は、順方向電圧Ｖfdが低いほど、信号線４の電位が低下した際の波形改善効果が高くなる。従って、ダイオード１４１としては、順方向電圧Ｖfdの低い（例えば、０．５５Ｖ）ダイオード、いわゆるショットキーダイオードを使用するのが望ましい。
【００４２】
なお、信号Ｓｔの電圧レベルが、例えば、２Ｖ未満の“Ｌ”レベル、つまり信号線４の電位が“Ｌ”レベルのとき、トランジスタ１２１はオフになり、充電回路１３Ａの充電が行われないため、信号線４に電源電圧ＶＢによる電圧が印加されることはない。このため、過大な吸いこみ電流が、送信側ドライバ２０に流れる事態は生じない。
【００４３】
（第１の実施の形態の効果）
第１の実施の形態によれば、下記の効果を奏する。
（イ）信号線４の信号Ｓtの電圧レベルが“Ｈ”レベルのタイミングで充電回路１３Ａのコンデンサ１３１を充電することにより、高速信号に対応させることができる。
（ロ）コンデンサ１３１の充電は、従来、回路が必要とした電流制限用の直列抵抗を介さずに行えるため、コンデンサ１３１の充電が短時間に行えるようになり、これにより、高速な信号を扱うことができる。
（ハ）ダイオード１４１は、順方向電圧Ｖfdの低いショットキーダイオード等を使用することにより、順方向電圧Ｖfdの高いダイオードを使用した場合に比べ、信号線４の信号Ｓｔの電圧レベルが低下した際の波形改善効果を高めることができる。
【００４４】
［第２の実施の形態］
図４は、本発明の第２の実施の形態に係る波形改善回路を示す。本実施の形態は、第１の実施の形態の図２の構成において、トランジスタ１２１とコンデンサ１３１との間に電流制限用の抵抗１３２を追加して充電回路１３Ｂを構成したものであり、その他の構成は第１の実施の形態と同様である。
【００４５】
（波形改善回路の動作）
次に、第２の実施の形態の波形改善回路１の動作について説明する。送信回路２は、デジタルの信号Ｓｔを信号線４を介して受信回路３に送信する。信号Ｓｔがレベル検出回路１１Ａに印加され、抵抗１１１（Ｒ１），１１２（Ｒ２）により抵抗分圧され、レベル検出回路１１Ａから出力電圧Ｖｄが出力される。この出力電圧Ｖｄは、信号線４上を伝送する信号Ｓｔの電圧Ｖｓが閾値電圧Ｖｔ以上のときに“Ｈ”レベルとなり、これによりスイッチ回路１２Ａのトランジスタ１２１がオンになり、充電回路１３Ｂのコンデンサ１３１への充電が開始される。
【００４６】
このとき、図３の（ｄ）に示すように、電荷が殆ど無い状態のコンデンサ１３１に電圧が印加されるため、トランジスタ１２１にとっては、一時的に負荷側で短絡が生じた状態になり、トランジスタ１２１に過大な電流が流れるおそれがあるが、本実施の形態では、トランジスタ１２１のエミッタに接続された抵抗１３２が通電電流を制限するため、トランジスタ１２１のコレクタ〜エミッタ間を流れる電流が制限され、トランジスタ１２１に過大な電流が流れるのを防止する。
【００４７】
充電回路１３Ｂは、トランジスタ１２１がオンの期間充電される。信号線４上の信号Ｓｔが“Ｌ”レベルになると、レベル検出回路１１Ａの出力電圧Ｖｄが“Ｌ”レベルとなり、これによりランジスタ１２１がオフになり、コンデンサ１３１への電源電圧ＶＢの印加が終了する。
【００４８】
コンデンサ１３１の充電電圧Ｖｃは、放電回路１４Ａに印加され、放電回路１４Ａのダイオード１４１は、（充電電圧Ｖｃ−順方向電圧Ｖfd≧信号Ｓｔの電圧Ｖｓ）が成立するとき、コンデンサ１３１の充電電圧Ｖｃを信号線４に印加し、信号線４の信号ＳｔのアンダーシュートＵＳを改善する。
【００４９】
（第２の実施の形態の効果）
第２の実施の形態によれば、抵抗１３２によってトランジスタ１２１のコレクタ〜エミッタ間を流れる電流が制限されるため、トランジスタ１２１を過大電流から保護することができる。
【００５０】
［第３の実施の形態］
図５は、本発明の第３の実施の形態に係る波形改善回路を示す。本実施の形態は、第２の実施の形態において、上記ダイオード１４１と、ダイオード１４１のアノードとアースとの間に接続された電圧制限素子としてのツェナーダイオード１４２とから放電回路１４Ｂを構成したものであり、その他の構成は第２の実施の形態と同様である。
【００５１】
（波形改善回路の動作）
次に、第３の実施の形態の波形改善回路１の動作について説明する。送信回路２は、デジタルの信号Ｓｔを信号線４を介して受信回路３に送信する。信号Ｓｔがレベル検出回路１１Ａに印加され、抵抗１１１（Ｒ１），１１２（Ｒ２）により抵抗分圧され、レベル検出回路１１Ａから出力電圧Ｖｄが出力される。この出力電圧Ｖｄは、信号線４上を伝送する信号Ｓｔの電圧Ｖｓが閾値電圧Ｖｔ以上のときに“Ｈ”レベルとなり、これによりスイッチ回路１２Ａのトランジスタ１２１がオンになり、充電回路１３Ｂのコンデンサ１３１への充電が開始される。
【００５２】
コンデンサ１３１の充電電圧Ｖｃが上昇する過程で、放電回路１４Ｂのツェナーダイオード１４２は、コンデンサ１３１の充電電圧Ｖｃがツェナー電圧を超えないように制限する。この際、抵抗１３２は、トランジスタ１２１に流れるコレクタ電流の制限を行うとともに、ツェナーダイオード１４２を流れる電流の制限も行う。
【００５３】
ダイオード１４１は、（充電電圧Ｖｃ−順方向電圧Ｖfd≧信号Ｓｔの電圧Ｖｓ）が成立するとき、コンデンサ１３１の充電電圧Ｖｃを信号線４に印加し、信号線４の信号ＳｔのアンダーシュートＵＳを改善する。
【００５４】
（第３の実施の形態の効果）
第３の実施の形態によれば、第２の実施の形態と同様の効果が得られるほか、放電回路１４Ｂにツェナーダイオード１４２を設けたことにより、コンデンサ１３１の充電電圧Ｖｃが所定値を超えないようにし、充電電圧Ｖｃの最大値が変動しないようにすることができこれにより、波形改善動作を安定にすることができる。
【００５５】
［第４の実施の形態］
（波形改善回路の構成）
図６は、本発明の第４の実施の形態に係る波形改善回路を示す。本実施の形態は、第２の実施の形態において、レベル検出回路１１Ａの抵抗１１１，１１２に代えてＩＣ等で構成されたバッファ１１３からレベル検出回路１１Ｂを構成し、スイッチ回路１２Ａのトランジスタ１２１に代えてＭＯＳ（Metal-Oxide-Silicon）ＦＥＴ（Field Effect Transistor）１２２からスイッチ回路１２Ｂを構成し、更に、放電回路１４Ｂのツェナーダイオード１４２に代えて直列接続したダイオード１４３Ａ，１４３Ｂを電圧制限素子として用いて放電回路１４Ｃを構成したものであり、その他の構成は第２の実施の形態と同様である。
【００５６】
スイッチ回路１２ＢのＭＯＳＦＥＴ１２２は、ゲートがバッファ１１３の出力端に接続され、ドレインは電源に接続され、ソースは抵抗１３２に接続されている。
【００５７】
放電回路１４Ｃのダイオード１４３Ａ，１４３Ｂは、アースに対して順方向になるように、直列接続されている。ダイオード１４３Ａ，１４３Ｂの２つの順方向電圧Ｖfdを加算した値がコンデンサ１３１の充電電圧Ｖｃになる。従って、ここでは、ダイオード１４３Ａ，１４３Ｂの２つとしているが、電源電圧ＶＢの電圧に応じて、（電源電圧ＶＢ≒充電電圧Ｖｃ＝Ｖfd×２）になるように、３つ以上または１つに個数を設定してもよい。
【００５８】
（波形改善回路の動作）
次に、第４の実施の形態の波形改善回路１の動作について説明する。送信回路２は、デジタルの信号Ｓｔを信号線４を介して受信回路３に送信する。、信号線４に伝送されている信号Ｓｔが、レベル検出回路１１Ｂのバッファ１１３が動作可能なレベル（例えば、２Ｖ以上）になると、バッファ１１３から“Ｈ”レベルの出力電圧Ｖｄが出力される。
【００５９】
レベル検出回路１１Ｂの出力電圧Ｖｄが“Ｈ”レベルになると、スイッチ回路１２ＢのＭＯＳＦＥＴ１２２がオンになり、電源電圧ＶＢがＭＯＳＦＥＴ１２２及び抵抗１３２を通して放電回路１３Ｂのコンデンサ１３１に印加され、充電が行われる。
【００６０】
コンデンサ１３１の充電は、ＭＯＳＦＥＴ１２２のオンの期間において、図３の（ｄ）に示すように行われ、コンデンサ１３１の端子電圧は、ほぼ電源電圧ＶＢに等しい直流電圧の充電電圧Ｖｃになる。
【００６１】
コンデンサ１３１の充電電圧Ｖｃは、放電回路１４Ｃのダイオード１４１及びダイオード１４３Ａの各アノードに印加される。直列接続されたダイオード１４３Ａ，１４３Ｂは、１種のツェナーダイオードとして機能し、コンデンサ１３１の充電電圧ＶｃをＶfd×２（Ｖ）に規制する。この際、抵抗１３２は、ＭＯＳＦＥＴ１２２に流れるドレイン〜ソース間電流の制限を行うとともに、ダイオード１４３Ａ，１４３Ｂを流れる電流の制限も行っている。
【００６２】
ダイオード１４１は、（充電電圧Ｖｃ−順方向電圧Ｖfd≧信号Ｓｔの電圧Ｖｓ）が成立するとき、コンデンサ１３１の充電電圧Ｖｃを信号線４に印加し、信号線４の信号ＳｔのアンダーシュートＵＳを改善する。
【００６３】
（第４の実施の形態）
第４の実施の形態によれば、第２の実施の形態と同様の効果が得られるほか、スイッチ回路１２Ｂは、高速動作をするＭＯＳＦＥＴ１２２を用いているため、信号伝送の高速化を図ることができる。また、放電回路１４Ｃにおいて、ダイオード１４１とアースの間にダイオード１４３Ａ，１４３Ｂを設けたことにより、コンデンサ１３１の充電電圧Ｖｃの最大値が変動しないようにすることができ、波形改善動作を安定にすることができる。
【００６４】
［他の実施の形態］
なお、本発明は、上記各実施の形態に限定されず、その要旨を変更しない範囲内で種々な変形が可能である。例えば、各実施の形態間の構成要素の組合せは任意に行うことができる。
【００６５】
例えば、第２乃至第４の実施の形態において、充電回路１３Ｂに設けた抵抗１３２はスイッチ回路１２Ａ側に設けられていてもよい。
【００６６】
また、第２乃至第４の実施の形態において、放電回路１４Ｂ，１４Ｃに設けたツェナーダイオード１４２及びダイオード１４３Ａ，１４３Ｂは、充電回路１３Ｂ側に設けられていてもよい。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１の実施の形態に係る波形改善回路の原理的構成を示すブロック図である。
【図２】波形改善回路の詳細構成を示す回路図である。
【図３】波形改善回路の各部の動作波形を示す波形図である。
【図４】本発明の第２の実施の形態に係る波形改善回路を示す回路図である。
【図５】本発明の第３の実施の形態に係る波形改善回路を示す回路図である。
【図６】本発明の第４の実施の形態に係る波形改善回路を示す回路図である。
【符号の説明】
【００６８】
１ 波形改善回路
２ 送信回路
３ 受信回路
４ 信号線
１１Ａ，１１Ｂ レベル検出回路
１２Ａ，１２Ｂ スイッチ回路
１３Ａ，１３Ｂ 充電回路
１４Ａ，１４Ｂ 放電回路
２０ 送信側ドライバ
３０ 受信側ドライバ
１１１，１１２ 抵抗
１１３ バッファ
１２１ トランジスタ
１２２ ＭＯＳＦＥＴ
１３１ コンデンサ
１３２ 抵抗
１４１ ダイオード
１４２ ツェナーダイオード
１４３Ａ，１４３Ｂ ダイオード
【技術分野】
【０００１】
本発明は、信号線にコンデンサの充電電荷を放電して信号波形に生じたアンダーシュートを低減する波形改善回路に関する。
【背景技術】
【０００２】
集積回路技術の発達に伴い、デジタル信号が高速化しており、信号を高速に伝送する方法として、出力ドライバのインピーダンスを小さくする方法がある。
【０００３】
しかし、この方法は、電流変化の割合が大きくなり、伝送路に生じる寄生インダクタンスにより信号の歪みが発生しやすくなる。また、伝送路に生ずる寄生容量、寄生インダクタンスによるＬＣ回路が構成され、信号の振動（リンギング）が発生する。
【０００４】
上記の対策として、信号の入出力をおよび伝送路のインピーダンスをマッチングさせる方法が広く知られているが、実際に伝送路のインピーダンスを完全にマッチングさせるためには、結果的に無駄な消費電力を要したり、高度なプリントパターンの設計／管理が必要であり、高価なものとなってしまうという欠点があった。
【０００５】
これら欠点を改善するために、例えば、特許文献１に記載されているアンダーシュート防止回路が提案されている。
【０００６】
このアンダーシュート防止回路は、第１のダイオードのカソードが接地され、第２のダイオードのカソードが信号線に接続され、第１および第２のダイオードのアノードを相互に接続し、第１および第２のダイオードのアノードが抵抗Ｒを介して電源ＶＢに接続され、第１のダイオードにコンデンサＣが並列に接続した構成を有し、信号線が負電圧になると、コンデンサＣへの充電を開始し、信号線が正電圧になると、コンデンサＣに充電された電荷が信号線に注入されるので、アンダーシュートを防止することができる。
【特許文献１】特開平１−１１２８１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のアンダーシュート防止回路において、信号が高速化すると、当然ながらコンデンサＣへの充電時間も短くなり、短い時間で所定の充電を完了する必要がある。短時間で充電を完了するためには抵抗Ｒを小さな値にする必要がある。
【０００８】
しかし、従来のアンダーシュート防止回路では、単純に抵抗Ｒを小さくすると、信号レベルがＬｏｗの時、コンデンサＣからの放電電流とともに、電源ＶＢから抵抗Ｒを通して、信号線にＶＢ／Ｒ（Ａ）の電流が流れ込むことになり、信号線をドライブするドライバの能力に制限されることになり、高速化に対応できないという問題がある。
【０００９】
また、単にドライブ能力を大きなものにすると、信号切替時の電流変化の割合が大きくなり、信号の歪みが発生しやすくなり、逆効果になりかねない。
【００１０】
従って、本発明の目的は、コンデンサに充電された電荷の放電タイミングを最適にし、高速信号に対応できるようにした波形改善回路を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一態様は、上記目的を達成するため、以下の波形改善回路を提供する。
【００１２】
［１］信号線に伝送されるデジタル信号の波形を改善する波形改善回路において、前記デジタル信号のレベルが所定値を超えている期間、充電されるコンデンサを有する充電手段と、前記デジタル信号のレベルが、前記コンデンサの充電電圧よりも低くなったタイミングで前記充電手段から前記コンデンサの充電電荷を前記信号線へ放電する放電回路とを備えることを特徴とする波形改善回路。
【００１３】
上記構成の波形改善回路によれば、信号線上のデジタル信号が所定レベルになると、充電手段によりコンデンサへの充電が開始され、その充電電圧よりもデジタル信号のレベルが低下した時点で信号線への充電電荷の放電が開始されることにより、デジタル信号に生じているアンダーシュートが補正されるとともに、高速信号への対応が図られる。
【００１４】
［２］前記充電手段は、前記デジタル信号のレベルが所定値を超えたときに駆動電圧を出力するレベル検出回路と、前記レベル検出回路からの前記駆動電圧に基づいて前記コンデンサに充電用の電圧を印加するスイッチ回路とを備えることを特徴とする前記［１］に記載の波形改善回路。この構成によれば、簡単な構成により充電手段を構成することができる。
【００１５】
［３］前記レベル検出回路は、前記信号線とアースとの間に直列接続された複数の抵抗からなり、前記抵抗の分圧点から前記出力電圧を出力することを特徴とする前記［２］に記載の波形改善回路。この構成によれば、抵抗のみでレベル検出回路を構成することができる。
【００１６】
［４］前記レベル検出回路は、バッファからなり、その出力電圧を前記スイッチ回路へ出力することを特徴とする前記［２］に記載の波形改善回路。この構成によれば、簡単な構成によりレベル検出回路を構成することができる。
【００１７】
［５］前記スイッチ回路は、トランジスタまたはＭＯＳＦＥＴからなることを特徴とする前記［２］に記載の波形改善回路。この構成によれば、１つのトランジスタまたはＭＯＳＦＥＴによりスイッチ回路を構成することができる。
【００１８】
［６］前記放電回路は、前記コンデンサから前記信号線に向かう一方向の通電経路を成立させる回路素子からなることを特徴とする前記［１］に記載の波形改善回路。この構成によれば、回路素子のみで放電のタイミングを決定することができる。
【００１９】
［７］前記回路素子は、ダイオードで構成されていることを特徴とする［６］に記載の波形改善回路。この構成によれば、回路素子に容易に入手が可能なダイオードを用いることができる。
【００２０】
［８］前記ダイオードは、ショットキーダイオードであることを特徴とする前記［７］に記載の波形改善回路。この構成によれば、ダイオードにショットキーダイオードを用いたことにより順方向電圧Ｖfdを低くでき、信号線の電位が低下した際の電位是正効果を高めることができる。
【００２１】
［９］前記コンデンサは、前記スイッチ回路に流れる電流を制限する抵抗が直列に接続されていることを特徴とする前記［２］に記載の波形改善回路。この構成によれば、抵抗によってコンデンサに流れるラッシュ電流を低減できるため、スイッチ回路の素子の保護を図ることができる。
【００２２】
［１０］前記放電回路は、前記コンデンサに並列に接続され、前記充電電圧を規定する電圧制限素子を備えたことを特徴とする前記［２］に記載の波形改善回路。この構成によれば、電圧制限素子がコンデンサの端子電圧の上限を制限することができる。
【００２３】
［１１］前記電圧制限素子は、ツェナーダイオードであることを特徴とする前記［１０］に記載の波形改善回路。この構成によれば、電圧制限素子にツェナーダイオードを用いたことで、優れた電圧制限特性を得ることができる。
【００２４】
［１２］前記電圧制限素子は、１つまたは通電方向を合わせて直列接続した複数のダイオードからなることを特徴とする前記［１０］に記載の波形改善回路。この構成によれば、安価なダイオードを電圧制限素子に用いることができる。
【発明の効果】
【００２５】
本発明によれば、コンデンサに充電された電荷の放電タイミングを最適にし、高速信号に対応できるようにした波形改善回路を得ることができる。
【発明を実施するための最良の形態】
【００２６】
［第１の実施の形態］
（波形改善回路の構成）
図１は、本発明の第１の実施の形態に係る波形改善回路の原理的構成を示す。この波形改善回路１は、信号線４に接続されており、この信号線４には、デジタルの信号を送信する送信回路２と、送信回路２からの信号を受信する受信回路３とを接続している。
【００２７】
波形改善回路１は、信号線４に接続されたレベル検出回路１１Ａと、レベル検出回路１１Ａに制御端子が接続されたスイッチ回路１２Ａと、スイッチ回路１２Ａを介して電源ＶＢ、およびアース間に接続された充電回路１３Ａと、充電回路１３Ａの出力端と信号線４との間に接続された放電回路１４Ａとを備えて構成されている。ここで、レベル検出回路１１Ａ及びスイッチ回路１２は、充電手段を構成している。
【００２８】
（波形改善回路の詳細構成）
図２は、波形改善回路の詳細構成を示す。
【００２９】
送信回路２は、送信側ドライバ２０を備え、デジタル信号を信号線４に出力する。受信回路３は、受信側ドライバ３０を備え、送信回路２からの信号を信号線４を介して受信する。
【００３０】
レベル検出回路１１Ａは、直列接続して信号線４とアースとの間に接続された抵抗１１１，１１２からなり、抵抗１１１，１１２の接続点が出力電圧（駆動電圧）Ｖｄを出力する出力端子になっている。信号線４上の信号Ｓｔの電圧が所定の閾値電圧以上のときにスイッチ回路１２Ａを駆動する“Ｈ”レベルの出力電圧Ｖｄが出力されるように抵抗比（＝｛Ｒ２／（Ｒ１＋Ｒ２）｝）が設定されている。
【００３１】
スイッチ回路１２Ａは、スイッチング動作をするトランジスタ１２１からなり、制御端子となるベースはレベル検出回路１１の接続点に接続され、コレクタは電源電圧ＶＢの電源に接続され、エミッタは充電回路１３Ａに接続されている。
【００３２】
充電回路１３Ａは、所定の静電容量を有するコンデンサ１３１からなり、その一端はトランジスタ１２１のエミッタに接続され、他端はアースに接続されている。
【００３３】
放電回路１４Ａは、回路素子としてのダイオード１４１からなり、そのアノードはコンデンサ１３１の高電位側に接続され、カソードは信号線４に接続されている。
【００３４】
（波形改善回路の動作）
図３は、波形改善回路の各部の動作波形を示す。以下に、この図３及び図２を参照して、波形改善回路１の動作について説明する。
【００３５】
送信回路２の送信側ドライバ２０は、図２に示すように、デジタルの信号Ｓｔを信号線４を介して受信回路３に送信する。この信号Ｓｔは、図３（ａ）に示すように、例えば、“０”レベル（例えば、０Ｖ）と“１”レベル（例えば、＋５Ｖ）の組み合わせによる、オーバーシュートＯＳ及びアンダーシュートＵＳを発生している波形とする。
【００３６】
信号線４に伝送されている信号Ｓｔは、レベル検出回路１１Ａに印加され、抵抗１１１（Ｒ１），１１２（Ｒ２）により抵抗分圧され、レベル検出回路１１Ａから図３の（ｂ）に示すような出力電圧Ｖｄが出力される。この出力電圧Ｖｄは、信号線４上の信号Ｓｔの電圧Ｖｓが閾値電圧（例えば、２Ｖ）Ｖｔ以上のときにスイッチ回路１２Ａのトランジスタ１２１がオンになる“Ｈ”レベルとなる。
【００３７】
従って、信号Ｓｔの電圧Ｖｓが２Ｖ以上のとき、図３の（ｃ）に示すように、トランジスタ１２１がオンになり、例えば、＋５Ｖの電源電圧ＶＢがトランジスタ１２１を通してコンデンサ１３１に印加され、充電が開始される。なお、電源電圧ＶＢは、充電回路１３Ａの充電電圧を最適にするための電圧に設定されているが、他の電子回路を動作させる電源と共用するものであってもよい。
【００３８】
充電回路１３Ａは、トランジスタ１２１がオンの期間、電源電圧ＶＢによって図３の（ｄ）に示すように充電され、コンデンサ１３１の端子電圧は、トランジスタ１２１がオフになるまでに、ほぼ電源電圧ＶＢに等しい直流電圧の充電電圧Ｖｃになる。
【００３９】
信号線４上の信号Ｓｔが“Ｌ”レベルになると、レベル検出回路１１Ａの出力電圧Ｖｄが“Ｌ”レベルとなり、これによりトランジスタ１２１がオフになり、コンデンサ１３１への電源電圧ＶＢの印加が終了する。
【００４０】
コンデンサ１３１の充電電圧Ｖｃは、放電回路１４Ａに印加され、放電回路１４Ａのダイオード１４１は、所定の順方向電圧Ｖfdを有しているため、（充電電圧Ｖｃ−順方向電圧Ｖfd≧信号Ｓｔの電圧Ｖｓ）が成立するとき、コンデンサ１３１の電荷を信号線４へ放電させる。すなわち、コンデンサ１３１の充電電圧Ｖｃが図３（ｄ）に示すような波形となり、放電回路１４Ａの放電電圧Ｖｏが図３の（ｅ）に示すように出力されて信号線４に印加される。信号線４の信号Ｓｔの電圧Ｖｓが、（充電電圧Ｖｃ−順方向電圧Ｖfd）で補正されることにより、アンダーシュートＵＳが改善される。
【００４１】
ダイオード１４１は、順方向電圧Ｖfdが低いほど、信号線４の電位が低下した際の波形改善効果が高くなる。従って、ダイオード１４１としては、順方向電圧Ｖfdの低い（例えば、０．５５Ｖ）ダイオード、いわゆるショットキーダイオードを使用するのが望ましい。
【００４２】
なお、信号Ｓｔの電圧レベルが、例えば、２Ｖ未満の“Ｌ”レベル、つまり信号線４の電位が“Ｌ”レベルのとき、トランジスタ１２１はオフになり、充電回路１３Ａの充電が行われないため、信号線４に電源電圧ＶＢによる電圧が印加されることはない。このため、過大な吸いこみ電流が、送信側ドライバ２０に流れる事態は生じない。
【００４３】
（第１の実施の形態の効果）
第１の実施の形態によれば、下記の効果を奏する。
（イ）信号線４の信号Ｓtの電圧レベルが“Ｈ”レベルのタイミングで充電回路１３Ａのコンデンサ１３１を充電することにより、高速信号に対応させることができる。
（ロ）コンデンサ１３１の充電は、従来、回路が必要とした電流制限用の直列抵抗を介さずに行えるため、コンデンサ１３１の充電が短時間に行えるようになり、これにより、高速な信号を扱うことができる。
（ハ）ダイオード１４１は、順方向電圧Ｖfdの低いショットキーダイオード等を使用することにより、順方向電圧Ｖfdの高いダイオードを使用した場合に比べ、信号線４の信号Ｓｔの電圧レベルが低下した際の波形改善効果を高めることができる。
【００４４】
［第２の実施の形態］
図４は、本発明の第２の実施の形態に係る波形改善回路を示す。本実施の形態は、第１の実施の形態の図２の構成において、トランジスタ１２１とコンデンサ１３１との間に電流制限用の抵抗１３２を追加して充電回路１３Ｂを構成したものであり、その他の構成は第１の実施の形態と同様である。
【００４５】
（波形改善回路の動作）
次に、第２の実施の形態の波形改善回路１の動作について説明する。送信回路２は、デジタルの信号Ｓｔを信号線４を介して受信回路３に送信する。信号Ｓｔがレベル検出回路１１Ａに印加され、抵抗１１１（Ｒ１），１１２（Ｒ２）により抵抗分圧され、レベル検出回路１１Ａから出力電圧Ｖｄが出力される。この出力電圧Ｖｄは、信号線４上を伝送する信号Ｓｔの電圧Ｖｓが閾値電圧Ｖｔ以上のときに“Ｈ”レベルとなり、これによりスイッチ回路１２Ａのトランジスタ１２１がオンになり、充電回路１３Ｂのコンデンサ１３１への充電が開始される。
【００４６】
このとき、図３の（ｄ）に示すように、電荷が殆ど無い状態のコンデンサ１３１に電圧が印加されるため、トランジスタ１２１にとっては、一時的に負荷側で短絡が生じた状態になり、トランジスタ１２１に過大な電流が流れるおそれがあるが、本実施の形態では、トランジスタ１２１のエミッタに接続された抵抗１３２が通電電流を制限するため、トランジスタ１２１のコレクタ〜エミッタ間を流れる電流が制限され、トランジスタ１２１に過大な電流が流れるのを防止する。
【００４７】
充電回路１３Ｂは、トランジスタ１２１がオンの期間充電される。信号線４上の信号Ｓｔが“Ｌ”レベルになると、レベル検出回路１１Ａの出力電圧Ｖｄが“Ｌ”レベルとなり、これによりランジスタ１２１がオフになり、コンデンサ１３１への電源電圧ＶＢの印加が終了する。
【００４８】
コンデンサ１３１の充電電圧Ｖｃは、放電回路１４Ａに印加され、放電回路１４Ａのダイオード１４１は、（充電電圧Ｖｃ−順方向電圧Ｖfd≧信号Ｓｔの電圧Ｖｓ）が成立するとき、コンデンサ１３１の充電電圧Ｖｃを信号線４に印加し、信号線４の信号ＳｔのアンダーシュートＵＳを改善する。
【００４９】
（第２の実施の形態の効果）
第２の実施の形態によれば、抵抗１３２によってトランジスタ１２１のコレクタ〜エミッタ間を流れる電流が制限されるため、トランジスタ１２１を過大電流から保護することができる。
【００５０】
［第３の実施の形態］
図５は、本発明の第３の実施の形態に係る波形改善回路を示す。本実施の形態は、第２の実施の形態において、上記ダイオード１４１と、ダイオード１４１のアノードとアースとの間に接続された電圧制限素子としてのツェナーダイオード１４２とから放電回路１４Ｂを構成したものであり、その他の構成は第２の実施の形態と同様である。
【００５１】
（波形改善回路の動作）
次に、第３の実施の形態の波形改善回路１の動作について説明する。送信回路２は、デジタルの信号Ｓｔを信号線４を介して受信回路３に送信する。信号Ｓｔがレベル検出回路１１Ａに印加され、抵抗１１１（Ｒ１），１１２（Ｒ２）により抵抗分圧され、レベル検出回路１１Ａから出力電圧Ｖｄが出力される。この出力電圧Ｖｄは、信号線４上を伝送する信号Ｓｔの電圧Ｖｓが閾値電圧Ｖｔ以上のときに“Ｈ”レベルとなり、これによりスイッチ回路１２Ａのトランジスタ１２１がオンになり、充電回路１３Ｂのコンデンサ１３１への充電が開始される。
【００５２】
コンデンサ１３１の充電電圧Ｖｃが上昇する過程で、放電回路１４Ｂのツェナーダイオード１４２は、コンデンサ１３１の充電電圧Ｖｃがツェナー電圧を超えないように制限する。この際、抵抗１３２は、トランジスタ１２１に流れるコレクタ電流の制限を行うとともに、ツェナーダイオード１４２を流れる電流の制限も行う。
【００５３】
ダイオード１４１は、（充電電圧Ｖｃ−順方向電圧Ｖfd≧信号Ｓｔの電圧Ｖｓ）が成立するとき、コンデンサ１３１の充電電圧Ｖｃを信号線４に印加し、信号線４の信号ＳｔのアンダーシュートＵＳを改善する。
【００５４】
（第３の実施の形態の効果）
第３の実施の形態によれば、第２の実施の形態と同様の効果が得られるほか、放電回路１４Ｂにツェナーダイオード１４２を設けたことにより、コンデンサ１３１の充電電圧Ｖｃが所定値を超えないようにし、充電電圧Ｖｃの最大値が変動しないようにすることができこれにより、波形改善動作を安定にすることができる。
【００５５】
［第４の実施の形態］
（波形改善回路の構成）
図６は、本発明の第４の実施の形態に係る波形改善回路を示す。本実施の形態は、第２の実施の形態において、レベル検出回路１１Ａの抵抗１１１，１１２に代えてＩＣ等で構成されたバッファ１１３からレベル検出回路１１Ｂを構成し、スイッチ回路１２Ａのトランジスタ１２１に代えてＭＯＳ（Metal-Oxide-Silicon）ＦＥＴ（Field Effect Transistor）１２２からスイッチ回路１２Ｂを構成し、更に、放電回路１４Ｂのツェナーダイオード１４２に代えて直列接続したダイオード１４３Ａ，１４３Ｂを電圧制限素子として用いて放電回路１４Ｃを構成したものであり、その他の構成は第２の実施の形態と同様である。
【００５６】
スイッチ回路１２ＢのＭＯＳＦＥＴ１２２は、ゲートがバッファ１１３の出力端に接続され、ドレインは電源に接続され、ソースは抵抗１３２に接続されている。
【００５７】
放電回路１４Ｃのダイオード１４３Ａ，１４３Ｂは、アースに対して順方向になるように、直列接続されている。ダイオード１４３Ａ，１４３Ｂの２つの順方向電圧Ｖfdを加算した値がコンデンサ１３１の充電電圧Ｖｃになる。従って、ここでは、ダイオード１４３Ａ，１４３Ｂの２つとしているが、電源電圧ＶＢの電圧に応じて、（電源電圧ＶＢ≒充電電圧Ｖｃ＝Ｖfd×２）になるように、３つ以上または１つに個数を設定してもよい。
【００５８】
（波形改善回路の動作）
次に、第４の実施の形態の波形改善回路１の動作について説明する。送信回路２は、デジタルの信号Ｓｔを信号線４を介して受信回路３に送信する。、信号線４に伝送されている信号Ｓｔが、レベル検出回路１１Ｂのバッファ１１３が動作可能なレベル（例えば、２Ｖ以上）になると、バッファ１１３から“Ｈ”レベルの出力電圧Ｖｄが出力される。
【００５９】
レベル検出回路１１Ｂの出力電圧Ｖｄが“Ｈ”レベルになると、スイッチ回路１２ＢのＭＯＳＦＥＴ１２２がオンになり、電源電圧ＶＢがＭＯＳＦＥＴ１２２及び抵抗１３２を通して放電回路１３Ｂのコンデンサ１３１に印加され、充電が行われる。
【００６０】
コンデンサ１３１の充電は、ＭＯＳＦＥＴ１２２のオンの期間において、図３の（ｄ）に示すように行われ、コンデンサ１３１の端子電圧は、ほぼ電源電圧ＶＢに等しい直流電圧の充電電圧Ｖｃになる。
【００６１】
コンデンサ１３１の充電電圧Ｖｃは、放電回路１４Ｃのダイオード１４１及びダイオード１４３Ａの各アノードに印加される。直列接続されたダイオード１４３Ａ，１４３Ｂは、１種のツェナーダイオードとして機能し、コンデンサ１３１の充電電圧ＶｃをＶfd×２（Ｖ）に規制する。この際、抵抗１３２は、ＭＯＳＦＥＴ１２２に流れるドレイン〜ソース間電流の制限を行うとともに、ダイオード１４３Ａ，１４３Ｂを流れる電流の制限も行っている。
【００６２】
ダイオード１４１は、（充電電圧Ｖｃ−順方向電圧Ｖfd≧信号Ｓｔの電圧Ｖｓ）が成立するとき、コンデンサ１３１の充電電圧Ｖｃを信号線４に印加し、信号線４の信号ＳｔのアンダーシュートＵＳを改善する。
【００６３】
（第４の実施の形態）
第４の実施の形態によれば、第２の実施の形態と同様の効果が得られるほか、スイッチ回路１２Ｂは、高速動作をするＭＯＳＦＥＴ１２２を用いているため、信号伝送の高速化を図ることができる。また、放電回路１４Ｃにおいて、ダイオード１４１とアースの間にダイオード１４３Ａ，１４３Ｂを設けたことにより、コンデンサ１３１の充電電圧Ｖｃの最大値が変動しないようにすることができ、波形改善動作を安定にすることができる。
【００６４】
［他の実施の形態］
なお、本発明は、上記各実施の形態に限定されず、その要旨を変更しない範囲内で種々な変形が可能である。例えば、各実施の形態間の構成要素の組合せは任意に行うことができる。
【００６５】
例えば、第２乃至第４の実施の形態において、充電回路１３Ｂに設けた抵抗１３２はスイッチ回路１２Ａ側に設けられていてもよい。
【００６６】
また、第２乃至第４の実施の形態において、放電回路１４Ｂ，１４Ｃに設けたツェナーダイオード１４２及びダイオード１４３Ａ，１４３Ｂは、充電回路１３Ｂ側に設けられていてもよい。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１の実施の形態に係る波形改善回路の原理的構成を示すブロック図である。
【図２】波形改善回路の詳細構成を示す回路図である。
【図３】波形改善回路の各部の動作波形を示す波形図である。
【図４】本発明の第２の実施の形態に係る波形改善回路を示す回路図である。
【図５】本発明の第３の実施の形態に係る波形改善回路を示す回路図である。
【図６】本発明の第４の実施の形態に係る波形改善回路を示す回路図である。
【符号の説明】
【００６８】
１ 波形改善回路
２ 送信回路
３ 受信回路
４ 信号線
１１Ａ，１１Ｂ レベル検出回路
１２Ａ，１２Ｂ スイッチ回路
１３Ａ，１３Ｂ 充電回路
１４Ａ，１４Ｂ 放電回路
２０ 送信側ドライバ
３０ 受信側ドライバ
１１１，１１２ 抵抗
１１３ バッファ
１２１ トランジスタ
１２２ ＭＯＳＦＥＴ
１３１ コンデンサ
１３２ 抵抗
１４１ ダイオード
１４２ ツェナーダイオード
１４３Ａ，１４３Ｂ ダイオード
【特許請求の範囲】
【請求項１】
信号線に伝送されるデジタル信号の波形を改善する波形改善回路において、
前記デジタル信号のレベルが所定値を超えている期間、充電されるコンデンサを有する充電手段と、
前記デジタル信号のレベルが、前記コンデンサの充電電圧よりも低くなったタイミングで前記充電手段から前記コンデンサの充電電荷を前記信号線へ放電する放電回路とを備えることを特徴とする波形改善回路。
【請求項２】
前記充電手段は、前記デジタル信号のレベルが所定値を超えたときに駆動電圧を出力するレベル検出回路と、
前記レベル検出回路からの前記駆動電圧に基づいて前記コンデンサに充電用の電圧を印加するスイッチ回路とを備えることを特徴とする請求項１に記載の波形改善回路。
【請求項３】
前記レベル検出回路は、前記信号線とアースとの間に直列接続された複数の抵抗からなり、前記抵抗の分圧点から前記出力電圧を出力することを特徴とする請求項２に記載の波形改善回路。
【請求項４】
前記レベル検出回路は、バッファからなり、その出力電圧を前記スイッチ回路へ出力することを特徴とする請求項２に記載の波形改善回路。
【請求項５】
前記スイッチ回路は、トランジスタまたはＭＯＳＦＥＴからなることを特徴とする請求項２に記載の波形改善回路。
【請求項６】
前記放電回路は、前記コンデンサから前記信号線に向かう一方向の通電経路を成立させる回路素子からなることを特徴とする請求項１に記載の波形改善回路。
【請求項７】
前記回路素子は、ダイオードで構成されていることを特徴とする請求項６に記載の波形改善回路。
【請求項８】
前記ダイオードは、ショットキーダイオードであることを特徴とする請求項７に記載の波形改善回路。
【請求項９】
前記コンデンサは、前記スイッチ回路に流れる電流を制限する抵抗が直列に接続されていることを特徴とする請求項２に記載の波形改善回路。
【請求項１０】
前記放電回路は、前記コンデンサに並列に接続され、前記充電電圧を規定する電圧制限素子を備えたことを特徴とする請求項２に記載の波形改善回路。
【請求項１１】
前記電圧制限素子は、ツェナーダイオードであることを特徴とする請求項１０に記載の波形改善回路。
【請求項１２】
前記電圧制限素子は、１つまたは通電方向を合わせて直列接続した複数のダイオードからなることを特徴とする請求項１０に記載の波形改善回路。
【請求項１】
信号線に伝送されるデジタル信号の波形を改善する波形改善回路において、
前記デジタル信号のレベルが所定値を超えている期間、充電されるコンデンサを有する充電手段と、
前記デジタル信号のレベルが、前記コンデンサの充電電圧よりも低くなったタイミングで前記充電手段から前記コンデンサの充電電荷を前記信号線へ放電する放電回路とを備えることを特徴とする波形改善回路。
【請求項２】
前記充電手段は、前記デジタル信号のレベルが所定値を超えたときに駆動電圧を出力するレベル検出回路と、
前記レベル検出回路からの前記駆動電圧に基づいて前記コンデンサに充電用の電圧を印加するスイッチ回路とを備えることを特徴とする請求項１に記載の波形改善回路。
【請求項３】
前記レベル検出回路は、前記信号線とアースとの間に直列接続された複数の抵抗からなり、前記抵抗の分圧点から前記出力電圧を出力することを特徴とする請求項２に記載の波形改善回路。
【請求項４】
前記レベル検出回路は、バッファからなり、その出力電圧を前記スイッチ回路へ出力することを特徴とする請求項２に記載の波形改善回路。
【請求項５】
前記スイッチ回路は、トランジスタまたはＭＯＳＦＥＴからなることを特徴とする請求項２に記載の波形改善回路。
【請求項６】
前記放電回路は、前記コンデンサから前記信号線に向かう一方向の通電経路を成立させる回路素子からなることを特徴とする請求項１に記載の波形改善回路。
【請求項７】
前記回路素子は、ダイオードで構成されていることを特徴とする請求項６に記載の波形改善回路。
【請求項８】
前記ダイオードは、ショットキーダイオードであることを特徴とする請求項７に記載の波形改善回路。
【請求項９】
前記コンデンサは、前記スイッチ回路に流れる電流を制限する抵抗が直列に接続されていることを特徴とする請求項２に記載の波形改善回路。
【請求項１０】
前記放電回路は、前記コンデンサに並列に接続され、前記充電電圧を規定する電圧制限素子を備えたことを特徴とする請求項２に記載の波形改善回路。
【請求項１１】
前記電圧制限素子は、ツェナーダイオードであることを特徴とする請求項１０に記載の波形改善回路。
【請求項１２】
前記電圧制限素子は、１つまたは通電方向を合わせて直列接続した複数のダイオードからなることを特徴とする請求項１０に記載の波形改善回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−２３５４０５（Ｐ２００７−２３５４０５Ａ）
【公開日】平成１９年９月１３日（２００７．９．１３）
【国際特許分類】
【出願番号】特願２００６−５３１１９（Ｐ２００６−５３１１９）
【出願日】平成１８年２月２８日（２００６．２．２８）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
【公開日】平成１９年９月１３日（２００７．９．１３）
【国際特許分類】
【出願日】平成１８年２月２８日（２００６．２．２８）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
[ Back to top ]