【課題】半導体集積回路装置の内部回路に供給されるクロック信号の周波数が、正常時よりも高くなった場合の上記内部回路の暴走を回避する。
【解決手段】半導体集積回路装置（１）において、内部回路（１７）と、水晶振動子を用いた発振動作によりクロック信号を形成する水晶発振回路（１１）と、上記内部回路が正常に動作可能な周波数のクロック信号を形成する内蔵発振器（１４）とを設ける。また上記水晶発振回路で形成されたクロック信号の周波数が、上記内部回路の正常動作の周波数範囲よりも上昇したことを検出可能な異常高速発振検出回路（１３）を設ける。さらに上記異常高速発振検出回路での検出結果に基づいて、上記水晶発振回路で形成されたクロック信号に代えて、上記内蔵発振器で形成されたクロック信号を上記内部回路に供給するための制御回路（１６）を設けることで、内部回路の暴走を回避する。 （もっと読む）

【課題】発振器の周期を基準として発振器の出力信号と基準信号との位相のずれを検出する。
【解決手段】多相化回路２は、差動発振信号Ｐ１、Ｐ２をＭ（Ｍは２以上の整数）分周することにより、位相が互いに１８０／Ｍ度ずつ異なる多相化信号Ｓ１〜ＳＮを生成し、フリップフロップＦ１〜ＦＮは、基準信号ＲＣＫの入力に同期して多相化信号Ｓ１〜ＳＮをそれぞれ取り込み、デコーダ３は、フリップフロップＦ１〜ＦＮの出力信号Ｑ１〜ＱＮをデコードする。 （もっと読む）

【課題】解像度が小さく測定精度が高い時間測定を行うことができるＴＤＣ回路を提供する。
【解決手段】ＴＤＣ回路１は、共通の構成を有する３２個の単位セル１１_０〜１１_３１がリング状に接続されたリング部１０等を備える。単位セル１１は、第１インバータ回路１１１，第２インバータ回路１１２，スイッチＳＷ_０，スイッチＳＷ_１およびスイッチＳＷ_２を含む。第１インバータ回路１１１のＰＭＯＳトランジスタのゲート幅は、第２インバータ回路１１２のＰＭＯＳトランジスタのゲート幅のα_ｐ倍である。第２インバータ回路１１１のＮＭＯＳトランジスタのゲート幅は、第１インバータ回路１１２のＮＭＯＳトランジスタのゲート幅のα_ｎ倍である。α_ｐおよびα_ｎの双方が１より大きいか又は双方が１より小さい。 （もっと読む）

【課題】基準クロックの周波数を低くして消費電力を抑制することのできる位相同期回路を提供する。
【解決手段】第１の位相比較器と第２の位相比較器とに、それぞれ帰還クロックの少なくとも１周期分異なる位相差をつけた分周クロックを入力して基準クロックとの位相比較を行い、受信信号と帰還クロックとの位相比較の結果で第１と第２の位相比較器の出力の重みづけを行い、重みづけされた出力により帰還クロックの位相調節を行う。 （もっと読む）

【課題】 矩形波信号の立ち上がりエッジおよび立ち下がりエッジを検出し、一方のレベルのパルス信号を生成するパルス生成回路において、トランジスタの数を削減すること。
【解決手段】 立ち下がりエッジ検出部２は、矩形波信号の立ち下がりエッジを検出し、所定時間だけ、トランジスタＱ１をオン状態に制御する。立ち上がりエッジ検出部は、矩形波信号の立ち上がりエッジを検出し、所定時間だけ、トランジスタＱ２をオン状態に制御する。トランジスタＱ１は、立ち下がりエッジ検出部２が矩形波信号の立ち下がりエッジを検出した時から所定時間、および、トランジスタＱ２がオン状態である期間に、オン状態になり、ハイレベルのパルスを出力する。 （もっと読む）

【課題】Ｔｒ．補間型比較器列を構成要素とし、プリアンプ列が出力する複数の差電圧を補間しつつＡＤ変換するＡ／Ｄ変換器において、前記Ｔｒ．補間型比較器列を構成する複数個のＴｒ．補間型比較器のオフセットをキャンセルする。
【解決手段】複数の抵抗Ｒ１〜Ｒｍは複数の参照電圧を発生する。複数のサブ抵抗Ｒ１１〜Ｒｍ４は、前記各参照電圧を更に分解する複数のサブ参照電圧を発生させる。キャリブレーション期間では、キャリブレーション対象となるＴｒ．補間型比較器を選択すると共に、この選択されたＴｒ．補間型比較器の閾値電圧に等しいサブ参照電圧をスイッチＳＷ１１〜ＳＷｍ４により選択し、この選択したサブ参照電圧をスイッチＳＷＡＩＮ１、ＳＷＡＩＮ２によりアナログ入力信号ＡＩＮに代えてプリアンプ列１０２の各プリアンプＡ１〜Ａｍに入力し、この状態でキャリブレーションを行う。 （もっと読む）

【課題】コンパレータによって生成されたデジタル信号をノイズからの保護方法を提供する。
【解決手段】コンパレータ１によって生成されたデジタル信号（Ｖｃｏｍｐ）のロジック状態の第１スイッチングにおいて第１ロジック状態から第２ロジック状態へと切り替える出力信号（Ｖｏｕｔ）の生成ステップと、前記出力信号（Ｖｏｕｔ）の第１ロジック状態から第２ロジック状態への変更の検出ステップと、第１ロジック状態から第２ロジック状態への変更後の第１時間間隔に対する前記出力信号（Ｖｏｕｔ）のさらなる切り替えの禁止ステップとにより前記デジタル信号（Ｖｃｏｍｐ）をノイズから保護する。 （もっと読む）

【課題】高速な応答性を有するラッチ機能付きのコンパレータを提供する。
【解決手段】比較増幅部２０は、正側ラインＬＰの信号および負側ラインＬＮの信号のレベルを比較し、比較結果をラッチする。第１インバータ２２は、その入力端子が正側ラインＬＰと接続され、その出力端子が負側ラインＬＮと接続される。第２インバータ２４は、その入力端子が負側ラインＬＮと接続され、その出力端子が正側ラインＬＰと接続される。
活性化スイッチ２６は、共通接続されたインバータ２２、２４の他方の電源端子に、電源電圧Ｖｄｄを出力して比較増幅部２０を不活性化する状態と、接地電圧ＶＧＮＤを出力して比較増幅部２０を活性化する状態と、を選択的に切りかえる。コンパレータＴＣは、比較増幅部２０が活性化された後のタイミングにおける正側ラインＬＰの信号ＯＰと負側ラインＬＮの信号ＯＮの少なくとも一方に応じた信号を出力する。 （もっと読む）

【課題】消費電力を低減し誤動作の少ない受信回路を提供する。
【解決手段】プリアンブルを含む変調されたディジタル信号を受信する受信装置２１０と、検波回路２２０によるベースバンド信号Ｓ１と基準信号Vrefを比較するコンパレータ２５０と、ベースバンド信号Ｓ１の積分回路２４０と、積分回路２４０からの平均値信号Ｓ２に基づく信号Ｓ３を生成する下側ヒステリシス電圧生成回路２６０と、平均値信号Ｓ２に基づく信号Ｓ４／Ｓ５を生成する上側ヒステリシス電圧生成回路２７０と、コンパレータ２５０からのディジタル信号Ｄｏｕｔに基づき、信号Ｓ３または信号Ｓ４／Ｓ５を選択しこれを基準信号Vrefとする選択回路２８０と、コンパレータ２５０からのディジタル信号のパルス数を計数し信号Ｑを出力するパルス検出カウンタ２９０と、信号Ｑに基づく信号Ｓ４／Ｓ５の電圧レベルを可変する電圧と、信号を処理するディジタル回路とを有する。 （もっと読む）

【課題】
ＭＯＳトランジスタの閾値電圧の差によって発生するオフセット電圧の影響を軽減させ、比較精度の高いコンパレータ回路を提供する。
【解決手段】
各スイッチがオンにされているキャリブレーションモードにおいて、第１のキャパシタＣａおよび第２のキャパシタＣｂに、出力部５におけるプラス側とマイナス側の出力電圧を記憶させる。各スイッチがオフに切り替わり比較モードに移行すると、第１のＭＯＳトランジスタＭ６および第２のＭＯＳトランジスタＭ７のゲートに、キャパシタＣａおよびＣｂが記憶したそれぞれの電圧が印加されて補正電圧を基準としたラッチ動作の準備が整う。電流ラッチ回路２は、入力電圧と基準電圧の差を増幅させてＨＩＧＨまたはＬＯＷを出力する判定を行う。出力部５では、ＨＩＧＨまたはＬＯＷに応じた電圧差が生じ、これに応じた電流が流れる。 （もっと読む）

【課題】回路構成が簡単で、省電力化および小面積化を図りながら、確実に周波数を検出することが可能な周波数検出回路を提供する。
【解決手段】入力クロック信号の周波数に応じて等価抵抗が変更するものとなされたスイッチトキャパシタ回路と抵抗素子とを直列に接続し、電源電圧を前記スイッチトキャパシタ回路の等価抵抗と抵抗素子の抵抗とで分圧し、その分圧された電圧をシュミット回路に入力する。シュミット回路は、入力された分圧電位がしきい値電位を超えると高電位信号を出力し、しきい値電位未満であると低電位信号を出力する。これにより、入力クロック信号の周波数に応じて高電位信号または低電位信号が出力され、周波数を検出することができる。 （もっと読む）

【課題】 容量素子のみによるこれまでのスキュー調整方法よりもスキューの微調整を可能にした相補信号生成回路を提供する。
【解決手段】 本発明による相補信号生成回路は、複数のインバータ（９０１、９０４、９０５、９０６）を含む第１の信号伝達経路と、インバータ（９０１、９０７、９０８）と抵抗素子９０３を含む第２の伝達経路とを有する。 （もっと読む）

【課題】フォールデッドカスコード接続の差動増幅段を有するコンパレータにおいて、オフセットの温度依存性を減らし検出精度を向上させる。
【解決手段】ソース共通接続された一対の差動ＭＯＳトランジスタを有する差動入力段（１１）と、差動ＭＯＳトランジスタのドレイン端子にフォールデッドカスコード接続されたカスコード段（１２）と、差動入力段とカスコード段に共通に接続された電流回路（Mn11〜Mn13,Mn21〜Mn23）と、カスコード段の出力ノードに接続された出力段（１３）とを備えたコンパレータ回路において、前記電流回路は、カスコード段のＭＯＳトランジスタのキャリア移動度の温度特性に起因する動作点の変動をキャンセルするような温度特性を付与された電流を流すように構成した。 （もっと読む）

【課題】簡単な回路でかつ低消費電力で帯域制限された正確な短パルスの発生回路を具現し、フィルタを使用せずに目的のパルスを得る。
【解決手段】起動信号に基づき所定形状のパルスを出力端子から出力するパルス発生回路において、起動信号の位相が変化した時点から所定量の時間差で位相が順次変化するｎ＋１個の信号（ｎは２以上の整数）を発生するタイミング発生回路と、所定の電位を供給する第１の電源及び第２の電源と、ｎ個のインピーダンス素子と、ｎ＋１個の信号に基づく論理関数値によって所定順序で出力端子と第１の電源または第２の電源とをインピーダンス素子を介して交互に切り替えて接続するスイッチ回路と、を含むパルス発生回路。 （もっと読む）

【課題】ソフトシャットダウン機能を有するパワーデバイスドライブ装置の出力端子とパワーデバイスを接続する信号線を短縮化する。
【解決手段】パワーデバイスドライブ装置５０には、光結合部１とパワーデバイスドライブ回路部２が設けられる。パワーデバイスドライブ回路部２には、ドライバ部２１、ディセイブル回路２２、Ｉ／Ｖ変換回路２３、サンプルホールド回路２４、ソフトシャットダウン回路２５、制御端子ＰＤｉｓｂ、Ｖｃｃ端子ＰＶｃｃ、Ｖｏ端子ＰＶｏ、及びＶｓｓ端子ＰＶｓｓが設けられる。ＩＧＢＴ４の短絡等の異常事態が発生したとき、制御信号Ｓｓｅｔがディセイブル状態となる。ディセイブル状態の制御信号Ｓｓｅｔがディセイブル回路２２に入力され、出力部から出力される信号がＨｚ状態となり、ソフトシャットダウン回路２５のＮｃｈ ＭＯＳトランジスタＮＭＴ３が“ＯＮ”しＩＧＢＴ４をソフトシャットダウン状態にする。 （もっと読む）

【課題】インバータの温度を感知する感温ダイオードＳＤの温度に関する情報をマイコン２０に伝達する際に、マイコン２０のタイマ機能やＡ／Ｄ変換機能を備えたポートを使用すると、そのリソースが低減すること。
【解決手段】感温ダイオードＳＤの出力電圧に基づき周波数変調回路３４にて周波数変調された信号は、フォトカプラ３６に取り込まれる。フォトカプラ３６の出力は、マイコン２０に取り込まれる。マイコン２０においては、フォトカプラ３６の出力電圧が閾値電圧以上であるなら論理「Ｈ」と認識し、閾値電圧未満であるなら論理「Ｌ」と認識する処理を、ハードウェアにて行う。一方、論理「Ｈ」である期間や論理「Ｌ」である期間に基づく温度情報の復調処理を、ソフトウェア処理とする。 （もっと読む）

【課題】出力信号のステップパルスに伴う、不要な電磁輻射ノイズを低減する。
【解決手段】乱数制御レジスタ１１は、乱数発生回路からの乱数データの出力のスタート（開始）、スタンバイ（待機）、ストップ（停止）、出力のタイミング等を制御するためのレジスタである。乱数発生回路１０から出力された乱数データは、立上り／立下り時間可変データレジスタ１２に格納される。立上り／立下り時間可変データレジスタ１２に格納されるデータは、乱数発生回路１０から順次発生される乱数データによって更新される。出力回路１３は、マイクロコンピュータの内部回路１４からの信号φを外部機器に出力するための回路であり、出力回路１３の出力信号の立上り／立下り時間は、立上り／立下り時間可変データレジスタ１２に格納された乱数データに応じて、可変制御されるようになっている。 （もっと読む）

【課題】充放電開始電圧を任意に設定可能であり、ダイオードの温度特性に依存せず回路特性の向上が可能なコンパレータを提供する。
【解決手段】入力信号電圧と、入力信号を抵抗及びキャパシタを用いて平滑して得られた基準電圧とを比較しその結果を出力するコンパレータＣＯＭ、入力信号電圧に電圧が加算された加算信号と基準電圧とを比較し、加算信号が基準電圧より低下した時にキャパシタを放電する放電回路、入力信号電圧に電圧が加算された加算信号と基準電圧とを比較し、第２の加算信号が基準電圧より上昇した時にキャパシタを充電する充電回路を備える。 （もっと読む）

【課題】半導体集積回路の電磁干渉を減少させる周波数調整装置及びそれを含むＤＬＬ回路を提供する。
【解決手段】本発明の周波数調整装置は、基準クロックに応答して１ビットずつレベル遷移する複数のビットの周波数制御信号を生成する周波数制御信号生成部と、及び前記複数のビットの周波数制御信号に応答して、入力される基準クロックの周波数を調整する周波数調整部とを含むことを特徴とする。また、他の発明の周波数調整装置は、基準クロックの周波数を複数の分周比に分周して複数のビットの周波数制御信号を生成する周波数制御信号生成部、及び複数のビットの周波数制御信号に応答して、入力される基準クロックの周波数を調整する周波数調整部とを含むことを特徴とする。 （もっと読む）

【課題】信号入力端子に静電気ノイズが印加された場合に、そのノイズの内部回路への伝達を未然に、かつ確実に防止することができる入力インタフェース回路を提供すること。
【解決手段】ノイズを検出するノイズ検出回路（２００）と、ノイズが検出されたときに第１のスイッチ回路（ＳＷ１）をオフしてノイズ伝達を遮断する機能をもつノイズキャンセラ（３００）と、を設ける。第１のスイッチ回路（ＳＷ１）がオフしているときは、第２のスイッチ回路（ＳＷ２）がオンして、直前の電圧をラッチする。ノイズ検出回路２００に含まれるノイズ検出用トランジスタは、Ｎウエルの電位を適応的に最適化することができるフローティングＮウエルトランジスタによって構成される。 （もっと読む）