【課題】少ない回路面積で電源電圧の変動を削減する電圧変動削減回路、半導体装置を提供する。
【解決手段】電圧変動削減回路（１０）は、第１トランジスタ（１４）と、第２トランジスタ（１２）とを具備する。第１トランジスタ（１４）は、第１電源電圧（ＧＮＤ）にソースを接続し、第２電源電圧（ＶＤＤ）にドレインとゲートとを接続する。第２トランジスタ（１２）は、第２電源電圧（ＶＤＤ）より高い電圧の第３電源電圧（ＶＤＤＨ）にソースを接続し、第２電源電圧（ＶＤＤ）にドレインとゲートとを接続する。この第１トランジスタ（１４）と第２トランジスタ（１２）とは論理否定回路を形成し、その倫理閾値電圧（Ｖｔｈ）は第２電源電圧（ＶＤＤ）より低く設定される。第２電源電圧（ＶＤＤ）が低下したときに、第３電源電圧（ＶＤＤＨ）から第２電源電圧に電流が供給される。 （もっと読む）

【課題】入力端子にノイズが発生する。
【解決手段】第１の電流経路は、第１の電源端子と第１の出力端子間に接続され、制御端子に差動入力信号の一方が入力される第１のトランジスタと、第２の電源端子と第１の出力端子との間に接続され、制御端子に差動入力信号の他方が入力される第２のトランジスタと、第１の電源端子と第１のトランジスタとの間に接続される第１のスイッチ回路とを有し、第２の電流経路は、第２の電源端子と第２の出力端子との間に接続され、制御端子に差動入力信号の一方が入力される第３のトランジスタと、第１の電源端子と第２の出力端子との間に接続され、制御端子に差動入力信号の他方が入力される第４のトランジスタと、第２の電源端子と第３のトランジスタとの間に接続される第２のスイッチ回路とを有し、第１、第２のスイッチ回路は、制御信号により導通状態が制御される差動増幅器。 （もっと読む）

信頼性を向上させるため、スイッチング性能向上のための接続バルクと均一電圧分布のためのバイアス抵抗器とを備えるスイッチが説明される。一例示的設計において、スイッチ（７００）はスタックに結合された複数のトランジスタ（７１０ａ−ｋ）と、スタック内の少なくとも１つの中間ノードへ結合された少なくとも１つの抵抗器（７４０ａ−ｋ）とを含む。トランジスタは、（ｉ）スタック内の第１のトランジスタへ印加される第１の電圧と、（ｉｉ）第１の電圧より低く、トランジスタのバルクノードへ印加される、第２の電圧（Ｖ_ＢＵＬＫ）とを有する。抵抗器（７４０ａ−ｋ）は、トランジスタ（７１０ａ−ｋ）がオフのときにトランジスタ（７１０ａ−ｋ）の整合バイアス状態を維持する。一例示的設計では、各トランジスタのソースおよびドレイン間に１つの抵抗器が結合される。別の例示的設計では、各中間ノードと第１の電圧との間に１つの抵抗器が結合される。この抵抗器は各トランジスタのソースを第１の電圧に維持する。
（もっと読む）

【課題】複数の半導体チップを積層し、十分な信号伝送速度を有する半導体集積装置を提供する。
【解決手段】データ信号ＤＡＴＡに所定の処理を施す第１内部回路１１ａと、送信元からリクエスト信号ＲＥＱを受信すると、リクエスト信号ＲＥＱが自己に対するリクエストであるか否かを判別し、自己に対するリクエストである場合に、送信元からデータ信号ＤＡＴＡを受信し、受信したデータ信号ＤＡＴＡを第１内部回路１１ａに出力し、自己に対するリクエストでない場合に、リクエスト信号ＲＥＱを転送先に転送し、送信元からデータ信号ＤＡＴＡを受信し、受信したデータ信号ＤＡＴＡを転送先に転送する第２内部回路１１ｂとを備えるとともに、互いにずらして積層された複数の半導体チップ１１を具備し、複数の半導体チップ１１のうち１の半導体チップにおいて、送信元が一側に積層された半導体チップであり、転送先が他側に積層された半導体チップである。 （もっと読む）

【課題】受信状態の劣化を抑制すること。
【解決手段】分圧部３２は、出力部３１に接続された可変抵抗器ＶＲ１と出力部３１との間の第１電圧Ｖ１を、固定抵抗器Ｒ２と可変抵抗器ＶＲ３とによる分圧比にて分圧して第３電圧Ｖ３を生成する。入力部３３は、第２電圧Ｖ２から第３電圧Ｖ３を減算して第４電圧Ｖ４を生成する。極性検出回路３５は、第４電圧Ｖ４の極性と第３電圧Ｖ３の極性を比較し、比較結果に応じた検出信号ＳＲ１を出力する。そして、調整回路３７は、極性検出回路３６から出力される検出信号ＳＲ１に基づいて、極性が一致するように分圧部３２に含まれる可変抵抗器ＶＲ３を調整する。 （もっと読む）

集積回路を渡る伝達のために、高周波数信号（ＩＮ）をバッファリングするための回路、技術、方法が開示される。ある特別の実装において、複数の増幅回路（Ｍ１，Ｍ２）は、電圧制御発振器および／またはデジタル制御発振器からの信号を増幅するために個別にバイアスされ、デバイス上の局所発振器の信号を提供する。 （もっと読む）

【課題】送信機または受信機における入出力（Ｉ／Ｏ）終端電圧基準の設定を容易にする方法およびシステムを提供する。
【解決手段】送信機及び受信機はそれぞれ、所望の結合方式に基づく適切な終端基準電圧を選択するための終端回路を有する。送信機は、送信ドライバに連結された終端回路を有し、送信ドライバの終端電圧基準として、電源電圧、接地電圧または電源電圧の半分の電圧のうちのいずれか一つを選択する。また、受信機は、受信機の終端電圧基準として、電源電圧または接地電圧のいずれかを選択する終端回路を有する。 （もっと読む）

【課題】プリエンファシスと非プリエンファシスの２状態のデータを出力する送信回路において、データ変化点の波形のエッジに起因する電源変動、及びプリエンファシスと非プリエンファシスに起因する電源変動を抑制する。
【解決手段】図Ａに示す第１回路、図Ｂに示す第２回路からなる。第１回路の第１回路の入力回路601g〜jには第１信号601n,601qと第１プリエンファシス信号601p,601rが入力される。第２回路の入力回路602g〜jには第２信号602n,602qと第２プリエンファシス信号602p,602rが入力される。第２信号は第１信号が変化するときは変化せずに、第１信号が変化しない時は変化する。第１回路の出力回路601a,601bと第２回路の出力回路602a,602bのどちらかがプリエンファシス状態となるので、出力回路全体で流れる電流値は一定となる。 （もっと読む）

２つのマスタ（１１、１２）と１つ以上のスレーブ（１３、１４）との間の信号伝送のための電気回路（１０）が記載される。２つのマスタ（１１、１２）と１つ以上のスレーブ（１３、１４）とは、バスシステム（１５）を介して互いに接続される。２つのマスタ（１１、１２）によって、１つ以上のスレーブ（１３、１４）により受信されうるマスタデータ信号（ＭＯ）が少なくとも１つずつ生成可能である。各マスタデータ信号（ＭＯ）が印加される２つのマスタ（１１、１２）の出力口には、三状態ゲート（１６）が１つずつ存在する。三状態ゲート（１６）は、閉回路又は開回路として作動可能である。三状態ゲート（１６）は、２つのマスタの一方（１１）に割り当てられた三状態ゲート（１６_１１）が閉回路として作動し、２つのマスタの他方（１２）に割り当てられた三状態ゲート（１６_１２）が開回路として作動するように、駆動される。 （もっと読む）

【課題】送信端の出力におけるバイアス低下を防ぐ。
【解決手段】入力信号を正相入力端子１、逆相入力端子２で共通に入力し、互いに同相の出力信号を伝送路に出力する第１および第２の送信部と、第１および第２の送信部の出力端間を接続する容量素子１４、１５と、伝送路とインピーダンスマッチングすると共に、第２の送信部の直流負荷として接続される抵抗素子１２、１３と、を備え、第１の送信部は、伝送路を介した受信側の入力段の入力抵抗２１、２２を直流負荷として接続する。ここで、第１の送信部は、差動対となるＮＭＯＳトランジスタ８、９、およびこの差動対に電流を供給する定電流源６から構成され、第２の送信部は、差動対となるＮＭＯＳトランジスタ１０、１１、およびこの差動対に電流を供給する定電流源７から構成される。 （もっと読む）

【課題】比較的薄い酸化膜からなるＭＯＳトランジスタのみでレベルシフト出力回路を構成し、製造コストを低減しながら、高周波動作を可能にする。
【解決手段】たとえば、電源Ｖ０＝０Ｖ、電源Ｖ１＝１．６５Ｖ、電源Ｖ２＝１．６５Ｖ、電源Ｖ３＝３．３Ｖを出力回路に印加すると、第１回路ブロック８の電圧は電源Ｖ０と電源Ｖ１間の電位差１．６５Ｖであり、第２回路ブロック９の電圧は電源Ｖ２と電源Ｖ３との電位差１．６５Ｖである。このため、第１回路ブロック８、第２回路ブロック９のトランジスタに掛かるゲート電圧は、１．６５Ｖを超えない。出力バッファ回路１０のトランジスタのゲートに掛かる電圧は１．６５Ｖであるため、トランジスタＴｎ２０，Ｔｐ２２のゲート耐圧は、１．６５Ｖ以上あればよく、信号出力の振幅３．３Ｖを超えない。よって、出力回路４のトランジスタは、１種のゲート酸化膜で構成することが可能となる。 （もっと読む）

【課題】リーク電流を低減し一定電圧を長時間にわたって保持することのできる電圧制御回路を提供する。
【解決手段】
複数の容量と、前記各容量に対応して設けられ前記各容量を所定のノードに選択的に接続する第１のスイッチと、リセット信号に応じて前記ノードをリセットし、該リセット信号が供給されないときにバックバイアスがかけられるリセットトランジスタとを含む。これにより、リーク電流を最小にし、一定電圧を長時間保持することができる。 （もっと読む）

【課題】論理ゲートを構成するトランジスタの特性劣化を抑制する。
【解決手段】半導体集積回路７０には、マルチプレクサ１、信号発生回路２、制御回路３、ｍ個のインバータＩＮＶ１乃至ｍ列、ｎ個の２入力ＮＯＲ回路ＮＯＲ１乃至ｎ、縦続接続されるｎ個の２シフトレジスタＳＲ１乃至ｎが設けられる。制御回路３は、クロック信号が供給される通常動作ときにディセーブル状態の制御信号Ｓｃｔを生成し、クロック信号が供給されない通常動作以外のときにイネーブル状態の制御信号Ｓｃｔを生成する。マルチプレクサ１は、クロック信号Ｓｃｌｋと信号発生器２から出力される低周波信号Ｓｓｇが入力され、制御信号Ｓｃｔがディセーブル状態の時インバータＩＮＶ１乃至ｍ列にクロック信号Ｓｃｌｋを供給し、制御信号Ｓｃｔがイネーブル状態の時インバータＩＮＶ１乃至ｍ列に低周波信号Ｓｓｇを供給する。 （もっと読む）

【課題】動作速度が低下する問題があった。
【解決手段】本発明は、外部負荷回路にＬＶＤＳ信号を出力する駆動回路であって、前記外部負荷回路が接続される第１、第２のノードと、前記第１のノードを共通ノードとし、直列接続された第１及び第２のスイッチング素子を有する第１の直列回路と、前記第２のノードを共通ノードとし、直列接続された第３及び第４のスイッチング素子を有する第２の直列回路と、前記第１、第２の直列回路に所定の電流を出力する第１の電流源と、を有し、前記第１及び第２のスイッチング素子、もしくは、前記第１の電流源の少なくともどれかが備える第１導電型のトランジスタのバックゲートが順バイアスとなっている駆動回路である。 （もっと読む）

【課題】 半導体集積回路の消費電流を削減する。
【解決手段】 直列に接続された第１、第２および第３インバータは、第１および第２電源線の間に接続される。第１インバータは入力信号を受ける。第１トランジスタは、第１および第２インバータとの間に配置され、ゲートに第１電源電圧が供給される。第２トランジスタは、第２および第３インバータとの間に配置され、ゲートに第２電源電圧が供給される。第１スイッチは、スタンバイ信号に基づいて第１または第３電源電圧を供給する。第２スイッチは、スタンバイ信号に基づいて第２または第４電源電圧を供給する。第３トランジスタは、第２インバータの入力と第１スイッチとの間に配置され、ゲートに第２インバータの出力が供給される。第４トランジスタは、第３インバータの入力と第２スイッチとの間に配置され、ゲートに第３インバータの出力が供給される。 （もっと読む）

【課題】Ｄｕｔｙ誤差を低減でき、高速なデータ入出力に有利な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、電気的に回路閾値を調節可能な第１インバータＩＮＶ１−１を備える入力バッファ１２と、前記第１インバータと共通の回路構成の第２インバータＩＮＶ１−２を備え、前記第２インバータの入力と出力とが短絡されることにより前記第１インバータの回路閾値を検出する回路閾値モニタ１３と、前記回路閾値モニタが検出した回路閾値に対応するパラメータ値を記憶するメモリ１１−２と、前記第１インバータに与えられる前記パラメータ値を、前記メモリから読み出すデータ読み出し回路１５とを具備する。 （もっと読む）

【課題】常時電源オン回路領域の電源が先に遮断されても電源オフ回路領域に悪影響を及ぼすことを防止する半導体集積回路を提供する。
【解決手段】第１電源から電力供給される回路領域である電源オンドメインと、第２電源から電力供給される回路領域である電源オフドメインとを同一チップ上に備え、電源オンドメインは、第１電源がオンかつ第２電源がオフであるときに電源オフドメインと電源オンドメインとの間で入出力される信号を遮断する第１信号遮断部と、第２信号遮断部の遮断を有効または無効にする旨を示す第１制御信号を出力する遮断制御部とを備え、電源オフドメインは、遮断制御部からの遮断を有効にする旨を示す第１制御信号に基づき、電源オンドメインと電源オフドメインとの間で入力される信号を遮断する第２信号遮断部を備え、前記遮断制御部は、第１電源からの電源供給の停止を検出したとき、遮断を有効にする旨を示す第１制御信号を出力する。 （もっと読む）

【課題】電源電圧を変更することなく、広い温度範囲でリーク電流を抑えて動作する半導体装置を提供する。
【解決手段】しきい値電圧が第１電圧である第１トランジスタを含む高ＶＴ部７と、しきい値電圧が第１電圧よりも低い第２電圧である第２トランジスタを含む低ＶＴ部８と、温度を測定し、温度が所定の温度より高い高温状態であるか、温度が所定の温度よりも低い低温状態であるかを判定し、高温状態を示す信号又は低温状態を示す信号を出力する温度検知部６と、高温状態を示す信号、又は低温状態を示す信号を受信し、高温状態を示す信号に基づいて高ＶＴ部７を動作させ、低温状態を示す信号に基づいて低ＶＴ部８を動作させる制御を行う制御部９とを具備する。 （もっと読む）

【課題】同時スイッチングノイズを低減するスイッチング制御回路を提供する。
【解決手段】本発明のスイッチング制御回路は、入力端子１、出力端子２及びスイッチング素子を有する出力回路１０と、出力回路１０のスイッチング素子の制御端子に接続され、出力回路１０の出力信号が変化する期間において、入力信号を制御する第１の回路２０と、第１の回路２０の制御端子に接続され、出力回路１０の出力信号が変化する期間において、第１の回路２０に流れる電流を制御する制御信号を生成する第２の回路３０と、を備えている。 （もっと読む）

【課題】回路規模をさらに縮小し、製造コストをさらに低減することができる、走査線駆動装置を実現する。
【解決手段】ゲートドライバ１００は、ｇ個のラッチ回路２１〜２ｇを備えたシフトレジスタ回路１と、ｇ個の選択回路８と、ｇ個のレベルシフタ回路３と、を備える。出力駆動回路ｓｔ１のレベルシフタ回路３には、選択回路８のＮＡＮＤ回路６からのパルス６１が入力端子Ｎ１から、選択回路８のＮＡＮＤ回路７からのパルス７１が入力端子Ｎ２から、ラッチ回路２１からのパルスＱ１が入力端子Ｎ３から、それぞれ入力される。出力駆動回路ｓｔ１のレベルシフタ回路３は、パルス６１の電圧レベルを変換して得られる電圧信号を出力端子Ｏ１から、パルス７１の電圧レベルを変換して得られる電圧信号を出力端子Ｏ２から、それぞれ出力する。 （もっと読む）