ドライバ回路及びドライバ回路の調整方法
【課題】受信状態の劣化を抑制すること。
【解決手段】分圧部３２は、出力部３１に接続された可変抵抗器ＶＲ１と出力部３１との間の第１電圧Ｖ１を、固定抵抗器Ｒ２と可変抵抗器ＶＲ３とによる分圧比にて分圧して第３電圧Ｖ３を生成する。入力部３３は、第２電圧Ｖ２から第３電圧Ｖ３を減算して第４電圧Ｖ４を生成する。極性検出回路３５は、第４電圧Ｖ４の極性と第３電圧Ｖ３の極性を比較し、比較結果に応じた検出信号ＳＲ１を出力する。そして、調整回路３７は、極性検出回路３６から出力される検出信号ＳＲ１に基づいて、極性が一致するように分圧部３２に含まれる可変抵抗器ＶＲ３を調整する。
【解決手段】分圧部３２は、出力部３１に接続された可変抵抗器ＶＲ１と出力部３１との間の第１電圧Ｖ１を、固定抵抗器Ｒ２と可変抵抗器ＶＲ３とによる分圧比にて分圧して第３電圧Ｖ３を生成する。入力部３３は、第２電圧Ｖ２から第３電圧Ｖ３を減算して第４電圧Ｖ４を生成する。極性検出回路３５は、第４電圧Ｖ４の極性と第３電圧Ｖ３の極性を比較し、比較結果に応じた検出信号ＳＲ１を出力する。そして、調整回路３７は、極性検出回路３６から出力される検出信号ＳＲ１に基づいて、極性が一致するように分圧部３２に含まれる可変抵抗器ＶＲ３を調整する。
【発明の詳細な説明】
【技術分野】
【０００１】
ドライバ回路及びドライバ回路の調整方法に関する。
【背景技術】
【０００２】
従来、互いに通信を行う複数の機器は、それぞれ信号を送受信するドライバ回路を有している。複数の機器を接続するケーブルとして、同軸ケーブルのように、芯数（信号線数）の少ないケーブルを用いて全２重通信を行うことが提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００５−５１４８５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、同軸ケーブルを用いた通信のように、単線による相互通信では、送信信号と受信信号とが多重化されているため、互いの装置から同期間に信号を送信すると、それぞれの装置において自装置が送出した送信信号が受信回路に混入する場合がある。この場合、混入する送信信号の電圧レベルによっては、送信信号が受信信号を受信する妨げになり、受信状態が劣化する。
【０００５】
このドライバ回路で、受信状態の劣化を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、ドライバ回路は、出力部と、前記出力部に接続された終端抵抗と前記出力部との間の第１電圧を分圧する分圧部と、前記終端抵抗と伝送路との間の第２電圧、及び前記分圧部から出力される第３電圧の差分を、前記第１電圧又は前記第２電圧と比較する比較部と、前記比較部による比較結果に基づいて、前記分圧部の分圧比を調整する調整部と、を有する。
【発明の効果】
【０００７】
本発明の一観点によれば、受信状態の劣化が抑制される。
【図面の簡単な説明】
【０００８】
【図１】通信システムのブロック図である。
【図２】相互通信の説明図である。
【図３】通信装置の一部ブロック回路図である。
【図４】極性検出回路の回路図である。
【図５】振幅検出回路の回路図である。
【図６】極性検出処理におけるタイミング図である。
【図７】振幅検出処理におけるタイミング図である。
【図８】極性検出処理のフローチャートである。
【図９】振幅検出処理のフローチャートである。
【発明を実施するための形態】
【０００９】
以下、一実施形態を図１〜図９に従って説明する。
図１に示すように、通信システムは複数（図１では２つ）の電子機器１１ａ，１１ｂを含み、２つの電子機器１１ａ，１１ｂは、伝送線路１２を介して相互通信可能に接続されている。
【００１０】
電子機器１１ａは、内部回路２１ａとドライバ回路２２ａを含む。内部回路２１ａは、電子機器１１ａの機能を実行するための回路である。内部回路２１ａは、機能に応じて、送信データＴＤａをドライバ回路２２ａに出力する。ドライバ回路２２ａは、送信データＴＤａに基づいて電圧の信号を出力する。この信号は伝送線路１２を介して通信相手の電子機器１１ｂに送信される。また、ドライバ回路２２ａは、伝送線路１２を介して受信した信号の電圧に基づいて生成した受信データＲＤａを出力する。内部回路２１ａは、ドライバ回路２２ａから出力される受信データＲＤａを受け取る。
【００１１】
同様に、電子機器１１ｂは内部回路２１ｂとドライバ回路２２ｂを含む。内部回路２１ｂは送信データＴＤｂを出力し、受信データＲＤｂを受け取る。ドライバ回路２２ｂは、送信データＴＤｂに基づく信号を出力し、伝送線路１２を介して受信した信号に基づく受信データＲＤｂを出力する。
【００１２】
伝送線路１２は単線を含む。この単線は信号を伝達するために用いられる１つの経路を形成するものであり、１本又は複数本の導線により形成される。本実施形態では、伝送線路１２は同軸ケーブルである。電子機器１１ａ，１１ｂは同軸ケーブルの芯線を利用して信号の授受を行い、同軸ケーブルのシールド線は例えばグランドに接続されている。
【００１３】
ドライバ回路２２ａ，２２ｂは、単線を介して全２重方式の通信が可能に構成されている。即ち、ドライバ回路２２ａ，２２ｂは、一方のドライバ回路（例えば２２ａ）が信号を送信しているときに、他方のドライバ回路（２２ｂ）から信号を送信することが可能に構成されている。従って、ドライバ回路２２ａは、送信データＴＤに基づく電圧の送信信号を出力しているときに、伝送線路１２から供給される受信信号に基づいて受信データＲＤを生成する。このとき、伝送線路１２に含まれる単線を介して送受信を行うため、送信データＴＤａに基づく送信信号が受信信号に重畳して入力される。ドライバ回路２２ｂにおいても同様の現象が発生する。このため、ドライバ回路２２ａ，２２ｂは、受信信号における送信信号の影響を低減するように構成されている。
【００１４】
図２に示すように、ドライバ回路２２ａは、出力部３１、分圧部３２、入力部３３、制御部３４、可変抵抗器ＶＲ１を含む。
出力部３１は、送信データＴＤに基づいて、送信データＴＤに応じた電圧の信号Ｔｘを出力する。例えば、送信データＴＤは２値のデータであり、出力部３１は、送信データＴＤが「０」の場合にグランドレベルの信号Ｔｘを出力し、送信データＴＤが「１」の場合に第１の電圧レベルの信号Ｔｘを出力する。
【００１５】
出力部３１の出力端子には可変抵抗器ＶＲ１が接続されている。この可変抵抗器ＶＲ１は、第１の端子と第２の端子との間の抵抗値が、制御端子に供給される制御信号ＳＣ１に応じて変化するものである。そして、可変抵抗器ＶＲ１の第１端子は出力部３１に接続され、第２端子は伝送線路１２の第１端に接続されている。この伝送線路１２の第２端は、図１に示すように、電子機器１１ｂのドライバ回路２２ｂに接続されている。ドライバ回路２２ａから出力される送信信号は、伝送線路１２を介してドライバ回路２２ｂに供給される。そして、伝送線路１２は特性インピーダンスを有している。可変抵抗器ＶＲ１は、信号源である出力部３１と伝送線路１２との間に直列に挿入接続された終端抵抗器であり、出力部３１のインピーダンスを伝送線路１２の特性インピーダンスと整合させる。
【００１６】
出力部３１と可変抵抗器ＶＲ１との間のノードＮ１は分圧部３２に接続され、可変抵抗器ＶＲ１と伝送線路１２との間のノードＮ２は入力部３３に接続されている。
分圧部３２は、固定抵抗器Ｒ２と可変抵抗器ＶＲ３とを含み、これらの抵抗器Ｒ２，ＶＲ３はノードＮ１とグランドとの間に直列接続されている。この可変抵抗器ＶＲ３は、第１の端子と第２の端子との間の抵抗値が、制御端子に供給される制御信号ＳＣ３に応じて変化するものである。固定抵抗器Ｒ２と可変抵抗器ＶＲ３との間のノードＮ３は入力部３３に接続されている。分圧部３２は、ノードＮ１の電圧（以下、第１電圧Ｖ１という）を、固定抵抗器Ｒ２の抵抗値と可変抵抗器ＶＲ３の抵抗値に応じた分圧比にて第１電圧Ｖ１を分圧した電圧をノードＮ３に生じさせる。このノードＮ３における電圧、即ち分圧電圧を第３電圧Ｖ３とする。ノードＮ１は、出力部３１と可変抵抗器ＶＲ１との間であるため、ノードＮ１の電圧Ｖ１は、出力部３１が出力する信号Ｔｘの電圧である。即ち、分圧部３２は、固定抵抗器Ｒ２の抵抗値と可変抵抗器ＶＲ３の抵抗値に基づく分圧比にて出力部３１の出力信号Ｔｘの電圧を分圧して第３電圧Ｖ３を生成する。
【００１７】
入力部３３は演算回路であり、２つの入力端子を有している。第１の入力端子はノードＮ２に接続され、第２の入力端子はノードＮ３に接続されている。従って、入力部３３には、ノードＮ２の第２電圧Ｖ２とノードＮ３の第３電圧Ｖ３が供給される。入力部３３は、２つの電圧Ｖ２，Ｖ３の差に応じた電圧Ｖ４を出力する。本実施形態では、図４に示すように、入力部３３はゲインが１倍に設定された差動増幅回路であり、ノードＮ２の第２電圧Ｖ２からノードＮ３の第３電圧Ｖ３を減算した結果、即ち差電圧Ｖ４を出力する。図面では省略しているが、差電圧Ｖ４を２値化する２値化回路（例えばコンパレータ）を含み、その差電圧Ｖ４を２値化して受信データＲＤが生成される。
【００１８】
制御部３４は、第３電圧Ｖ３と第４電圧Ｖ４に基づいて、可変抵抗器ＶＲ１，ＶＲ３の抵抗値を調整するための制御信号ＳＣ１，ＳＣ３を生成する。
制御部３４は、極性検出回路３５、振幅検出回路３６、調整回路３７を含む。
【００１９】
極性検出回路３５は、第３電圧Ｖ３と第４電圧Ｖ４に基づいて、第２電圧Ｖ２に対する第３電圧Ｖ３の極性を検出し、その検出結果に応じた検出信号ＳＲ１を出力する。極性は、基準とする電圧に対する対象とする電圧の高低である。本実施形態では、第２電圧Ｖ２を基準電圧とし、第３電圧を対象電圧としている。振幅検出回路３６は、第４電圧Ｖ４の振幅に応じた検出信号ＳＲ２を出力する。
【００２０】
調整回路３７は、検出信号ＳＲ１，ＳＲ２に基づいて、可変抵抗器ＶＲ１，ＶＲ３の抵抗値を調整するための制御信号ＳＣ１，ＳＣ３を生成する。本実施形態の調整回路３７は、検出信号ＳＲ１に基づいて制御信号ＳＣ３を生成し、第２電圧Ｖ２の極性と第３電圧Ｖ３の極性が一致するように、可変抵抗器ＶＲ３の抵抗値を調整する。また、調整回路３７は、検出信号ＳＲ２に基づいて制御信号ＳＣ１を生成し、第４電圧Ｖ４が最小となるように可変抵抗器ＶＲ１の抵抗値を調整する。
【００２１】
ここで、単線を介して全２重通信を行う構成を説明する。
図３には、図１に示すドライバ回路２２ａのうち、送信信号と受信信号に係わる構成を示している。尚、図２における可変抵抗器ＶＲ１，ＶＲ３を、それぞれ固定抵抗器Ｒ１，Ｒ３として示している。また、通信相手のドライバ回路２２ｂは、ドライバ回路２２ａと同様に構成されているため、ドライバ回路２２ｂの回路部に対して同じ符号を付している。
【００２２】
ドライバ回路２２ａの出力部３１は、送信データＴＤに基づいて信号Ｔｘを出力する。従って、ノードＮ１における電圧の振幅は、信号Ｔｘの電圧Ｖ１となる。この信号Ｔｘは、抵抗器Ｒ１と伝送線路１２を介してドライバ回路２２ｂに供給される。従って、ノードＮ２の電圧Ｖ２は、抵抗器Ｒ１の抵抗値と、ノードＮ２から受信端までのインピーダンス（伝送線路１２の特性インピーダンスを含む）に応じた電位となる。
【００２３】
同様に、ドライバ回路２２ｂの出力部３１から出力される信号Ｔｘは、抵抗器Ｒ１と伝送線路１２を介してドライバ回路２２ａの入力部３３に供給される。両ドライバ回路２２ａ，２２ｂから同時に信号Ｔｘが出力されると、ドライバ回路２２ａの入力部３３の入力端子には、ドライバ回路２２ｂから出力される信号Ｔｘによる電圧と、自回路２２ａの出力部３１から出力される信号Ｔｘに基づくノードＮ２の電圧が加わる。つまり、入力部３３には、通信相手の出力部３１が出力した電圧に基づくノードＮ２の電圧に、自回路２２ａの出力部３１が出力した電圧に基づくノードＮ２の電圧が重畳して供給される。
【００２４】
分圧部３２は、抵抗器Ｒ２，Ｒ３により電圧Ｖ１を分圧して第３電圧Ｖ３を生成する。通信相手から信号が出力されていない場合、入力部３３には、出力部３１から出力される電圧Ｖ１に基づくノードＮ２の電圧Ｖ２と、分圧部３２により電圧Ｖ１を分圧した電圧Ｖ３が供給される。従って、分圧部３２により生成する電圧Ｖ３を、ノードＮ２の電圧Ｖ２と等しくするように、抵抗器Ｒ２，Ｒ３の抵抗値を設定し、入力部３３において、ノードＮ２を介して供給される電圧から電圧Ｖ３を差し引くようにすると、その演算結果は、通信相手から出力される電圧となる。
【００２５】
上記したように、ノードＮ２の電圧は、抵抗器Ｒ１の抵抗値と、ノードＮ２から受信端までのインピーダンス（伝送線路１２の特性インピーダンスを含む）に応じた電位となる。一方、分圧電圧Ｖ３は、抵抗器Ｒ２の抵抗値と、抵抗器Ｒ３の抵抗値とに応じた電位となる。従って、抵抗器Ｒ２の抵抗値と抵抗器Ｒ３の抵抗値の比（抵抗比又は分圧比）を、抵抗器Ｒ１の抵抗値とノードＮ２から受信端までのインピーダンスの比と等しくすることにより、単線による全２重方式の通信において、受信信号から自ドライバが出力する信号の影響を除去することが可能となる。
【００２６】
次に、極性検出回路３５の構成例を説明する。
図４に示すように、極性検出回路３５は、コンパレータ４１〜４４、ローパスフィルタ（ＬＰＦ）４５，４６、論理回路４７〜５０を含む。
【００２７】
コンパレータ４１の反転入力端子には第３電圧Ｖ３が供給され、非反転入力端子には基準電圧Ｖｅが供給される。基準電圧Ｖｅは、第３電圧Ｖ３を二値化するために設定されている。例えば、第３電圧Ｖ３は、インピーダンスが整合しているときに、第１電圧Ｖ１の１／２となる。従って、第３電圧Ｖ３は、インピーンダンスの不整合があっても、第１電圧Ｖ１の１／２付近の電圧に調整される。このため、調整後の第３電圧Ｖ３の１／２（又は第１電圧Ｖ１の１／４）程度の電圧に設定されている。インピーダンスが整合している場合、第２電圧Ｖ２は、出力部３１の出力電圧Ｖ１と、信号Ｔｘが伝達される信号経路のインピーダンスに応じて決定され、例えば出力電圧Ｖ１の１／２となる。この電圧が基準電圧Ｖｅとして設定される。従って、基準電圧Ｖｅは、インピーダンスが整合しているときの理想的な電圧である。コンパレータ４１は、基準電圧Ｖｅと第３電圧Ｖ３とを大小比較し、その比較結果に応じた信号Ｓ１１を出力する。本実施形態において、電圧Ｖ３が基準電圧Ｖｅより高いときにＬレベルの信号Ｓ１１が出力され、電圧Ｖ３が基準電圧Ｖｅより低いときにＨレベルの信号Ｓ１１が出力される。
【００２８】
コンパレータ４２の反転入力端子には入力部３３から出力される差電圧Ｖ４が供給され、非反転入力端子はＬＰＦ４５に接続されている。ＬＰＦ４５には、差電圧Ｖ４が供給される。ＬＰＦ４５は、差電圧Ｖ４を平均化した電圧Ｖ１１を出力する。コンパレータ４２は、電圧Ｖ１１と差電圧Ｖ４とを大小比較し、その比較結果に応じた信号Ｓ１２を出力する。本実施形態において、電圧Ｖ４が電圧Ｖ１１より高いときにＬレベルの信号Ｓ１２が出力され、電圧Ｖ４が電圧Ｖ１１より低いときにＨレベルの信号Ｓ１２が出力される。
【００２９】
論理回路４７は排他的論理和回路（ＥＯＲ）であり、信号Ｓ１１，Ｓ１２を排他的論理和演算した結果に応じた信号Ｓ１３を出力する。
ＬＰＦ４６は、信号Ｓ１３のレベルを平均化した電圧Ｖ１２を出力する。
【００３０】
コンパレータ４３の反転入力端子には電圧Ｖ１２が供給され、非反転入力端子には基準電圧Ｖｅ１が供給されている。基準電圧Ｖｅ１は、論理回路４７が出力するＨレベルの信号の電圧の１／２の電圧に対して一致検出のための検出幅に応じた電圧（例えば１０ｍＶ）高い電圧である。コンパレータ４３は、電圧Ｖ１２と基準電圧Ｖｅ１とを大小比較し、その比較結果に応じた信号Ｓ１４を出力する。本実施形態において、電圧Ｖ１２が基準電圧Ｖｅ１より高いときにＬレベルの信号Ｓ１４が出力され、電圧Ｖ１２が基準電圧Ｖｅ１より低いときにＨレベルの信号Ｓ１４が出力される。
【００３１】
コンパレータ４４の反転入力端子には電圧Ｖ１２が供給され、非反転入力端子には基準電圧Ｖｅ２が供給されている。基準電圧Ｖｅ２は、基準電圧Ｖｅ１と同様に、論理回路４７が出力するＨレベルの信号の電圧の１／２の電圧に対して一致検出のための検出幅に応じた電圧（例えば１０ｍＶ）低い電圧である。コンパレータ４４は、電圧Ｖ１２と基準電圧Ｖｅ２とを大小比較し、その比較結果に応じた信号Ｓ１５を出力する。本実施形態において、電圧Ｖ１２が基準電圧Ｖｅ２より高いときにＬレベルの信号Ｓ１５が出力され、電圧Ｖ１２が基準電圧Ｖｅ２より低いときにＨレベルの信号Ｓ１５が出力される。
【００３２】
論理回路４８はノア回路であり、信号Ｓ１４，Ｓ１５を否定論理和演算し、その演算結果に応じた検出信号ＳＨを出力する。論理回路４９アンド回路であり、信号Ｓ１４，Ｓ１５を論理積演算し、その演算結果に応じた検出信号ＳＬを出力する。論理回路５０はアンド回路であり、信号Ｓ１４と、信号Ｓ１５を論理反転した信号とを論理積演算し、その演算結果に応じた検出信号ＳＩを出力する。上記の検出信号ＳＲ１は、これらの検出信号ＳＨ，ＳＬ，ＳＩを含む。
【００３３】
上記の構成により、極性検出回路３５は、第４電圧Ｖ４の極性、第２電圧Ｖ２に対する第３電圧Ｖ３の極性に応じた信号ＳＲ（ＳＨ，ＳＬ，ＳＩ）を出力する。本実施形態において、第４電圧Ｖ４の極性がプラス、即ち第２電圧Ｖ２より第３電圧Ｖ３が低い場合にＨレベルの検出信号ＳＬをＬレベルの検出信号ＳＨ，ＳＩを出力する。また、第４電圧Ｖ４の極性がマイナス、即ち第２電圧Ｖ２が第３電圧Ｖ３より低い場合にＨレベルの検出信号ＳＨとＬレベルの検出信号ＳＬ，ＳＩを出力する。また、第４電圧Ｖ４が検出幅の範囲内のときにＨレベルの検出信号ＳＩとＬレベルの検出信号ＳＨ，ＳＬを出力する。
【００３４】
即ち、検出信号ＳＨ，ＳＬ，ＳＩは、第３電圧Ｖ３の極性と第４電圧（差電圧）Ｖ４の極性とを判定した結果に応じて、何れか１つの検出信号が所定レベル（Ｈレベル）となる。そして、これらの検出信号ＳＨ，ＳＬ，ＳＩは、第２電圧Ｖ２に対する第３電圧（分圧電圧）Ｖ３の値の適否を示す。例えば、検出信号ＳＩは第４電圧Ｖ４が零又は零に近い値であることを示す。従って、第２電圧Ｖ２と第３電圧Ｖ３が等しい又はほぼ等しいことになる。一方、検出信号ＳＬは第４電圧Ｖ４が正の電圧であることを示す。従って、第２電圧Ｖ２に対して第３電圧Ｖ３が小さい、即ち減算量が少ないことになる。また、検出信号ＳＨは第４電圧Ｖ４が負の電圧であることを示す。従って、第２電圧Ｖ２に対して第３電圧Ｖ３が大きい、即ち減算量が多すぎることになる。
【００３５】
次に、振幅検出回路３６の構成例を説明する。
図５に示すように、振幅検出回路３６は、整流回路５１、ローパスフィルタ（ＬＰＦ）５２、Ａ／Ｄ変換器５３、前値保持レジスタ５４、比較器５５を含む。
【００３６】
整流回路５１は、第３電圧Ｖ３を全波整流して生成した電圧Ｖ２１を出力する。
ＬＰＦ５２は、電圧Ｖ２１を平均化した電圧Ｖ２２を出力する。
Ａ／Ｄ変換器５３は、電圧Ｖ２２をデジタル値に変換し、そのデジタル値（信号）Ｄ１を出力する。前値保持レジスタ５４は、Ａ／Ｄ変換器５３から出力される値Ｄ１を保持し、その保持した値と等しい値（信号）Ｄ２を出力する。
【００３７】
比較器５５は、Ａ／Ｄ変換器５３から出力される値Ｄ１と、前値保持レジスタ５４から出力される値Ｄ２、即ちレジスタ５４に保持された値とを大小比較し、その比較結果に応じて検出信号ＳＤを出力する。例えば、比較器５５は、Ａ／Ｄ変換器５３の出力値Ｄ１がレジスタ５４に保持された値Ｄ２より大きい場合にＨレベルの検出信号ＳＤを出力し、出力値Ｄ１が保持値Ｄ２より小さい場合にＬレベルの検出信号ＳＤを出力する。
【００３８】
尚、図示しないが、Ａ／Ｄ変換器５３は、調整回路３７から出力されるスタート信号に応答して電圧Ｖ２２をＡ／Ｄ変換し、変換後のデジタル値Ｄ１を出力する。尚、クロック信号等の周期的な信号に基づいて一定期間スタート信号を周期的に供給する構成としてもよい。また、前値保持レジスタ５４は、調整回路３７から出力されるトリガ信号に応答して入力信号を保持する。なお、後述する比較器５５の出力信号に応じて、Ａ／Ｄ変換器５３の出力値Ｄ１がレジスタ５４の保持値Ｄ２より小さい場合にＡ／Ｄ変換器５３から出力される値Ｄ１を保持するようにしてもよい。
【００３９】
調整回路３７は、極性検出回路３５から出力される検出信号ＳＲ（ＳＨ，ＳＬ，ＳＩ）に基づいて、分圧部３２の分圧比、即ち可変抵抗器ＶＲ３の抵抗値を調整する。上記したように、検出信号ＳＲ（ＳＨ，ＳＬ，ＳＩ）は、差電圧Ｖ４の極性、即ち第２電圧Ｖ２から減算する分圧電圧Ｖ３の量の適否を示す。従って、調整回路３７は、検出信号ＳＲ（ＳＨ，ＳＬ，ＳＩ）に基づいて可変抵抗器ＶＲ３の抵抗値を増減するように制御信号ＳＣ３を生成する。
【００４０】
例えば、図６に示すように、第２電圧Ｖ２を３．１５Ｖ、第３電圧Ｖ３を２．８Ｖとすると、第４電圧Ｖ４は０．３５Ｖとなり、検出信号ＳＬがＨレベルとなる。第４電圧Ｖ４が正の電圧であるため、第２電圧Ｖ２に対する減算量が少ない。従って、調整回路３７は、第３電圧Ｖ３を現在値よりも高くする、即ち可変抵抗器ＶＲ３の抵抗値を現在値から大きくするように制御信号ＳＣ３を生成する。
【００４１】
そして、第３電圧Ｖ３が３．２３Ｖになると、第４電圧Ｖ４が−０．０８Ｖとなり、検出信号ＳＬがＨレベルになる。第４電圧Ｖ４が負の電圧であるため、第２電圧Ｖ２に対する減算量が多すぎる。従って、調整回路３７は、第３電圧Ｖ３を現在値よりも低くする、即ち可変抵抗器ＶＲ３の抵抗値を現在値から小さくするように制御信号ＳＣ３を生成する。
【００４２】
そして、第３電圧Ｖ３が３．１６４Ｖになると、第４電圧Ｖ４が−０．０１４Ｖとなり、検出信号ＳＩがＨレベルとなる。この時、論理回路４７からＬレベルの信号Ｓ１３とＨレベルの信号Ｓ１３が交互に繰り返し出力されている。これは、コンパレータ４２に入力される第４電圧Ｖ４とその第４電圧Ｖ４の平均値がほぼ等しく、コンパレータ４２が入力電圧のわずかな変動等によって、Ｈレベルの信号Ｓ１２とＬレベルの信号Ｓ１２とを交互に繰り返し出力しているためである。従って、調整回路３７は、Ｈレベルの検出信号ＳＩに基づいて、第４電圧Ｖ４がほぼ０Ｖであると判定し、可変抵抗器ＶＲ３の調整を終了する。
【００４３】
次に、調整回路３７は、振幅検出回路３６から出力されるデータに基づいて、可変抵抗器ＶＲ１の抵抗値を調整する。比較器５５から出力される検出信号ＳＤは、２つのデジタル値（Ａ／Ｄ変換器５３の出力データと前値保持レジスタ５４の出力データ）の大小に対応している。従って、調整回路３７は、可変抵抗器ＶＲ１の調整前のデジタル値をレジスタ５４に記憶させ、可変抵抗器ＶＲ１を調整した後のデジタル値と比較することにより、可変抵抗器ＶＲ１に対する調整が適切か否かを判定することができる。そして、第４電圧Ｖ４の振幅を最小とするように可変抵抗器ＶＲ１の抵抗値を調整することで、受信信号に対する送信信号の影響を少なくすることができる。
【００４４】
尚、整流回路５１を用いるのは、調整方向を容易に判定するためである。負の電圧に対応するデジタル値を生成するＡ／Ｄ変換器を利用することもできる。しかし、可変抵抗器ＶＲ１の調整は、差電圧Ｖ４を最小、即ち０Ｖに近づけるように調整するものである。従って、調整前後の値の大小が、正の値に対応するデジタル値と、負の値に対応するデジタル値とでは異なる。このため、差電圧Ｖ４を全波整流した電圧Ｖ２１をデジタル値に変換する、即ち差電圧Ｖ４の絶対値をデジタル値に変換することにより、判定及び調整を容易にしている。
【００４５】
Ａ／Ｄ変換器５３から出力されるデータＤ１は、差電圧Ｖ４の振幅値（電圧値）に対応している。従って、Ａ／Ｄ変換器５３から出力されるデータＤ１が所定値以下である場合、差電圧Ｖ４がほぼ０Ｖであると判定できる。このため、調整回路３７は、データＤ１が所定値以下（例えば、５ｍＶ（ミリボルト）に対応するデジタル値）である場合に可変抵抗器ＶＲ１に対する調整が完了と判定して処理を終了する。
【００４６】
例えば、図７に示すように、第２電圧Ｖ２を３．１５Ｖ、第３電圧Ｖ３を３．１６４Ｖとすると、第４電圧Ｖ４の振幅は１４ｍＶ（平均値は７ｍＶ）となる。このため、調整回路３７は可変抵抗器ＶＲ１の抵抗値を変更するように制御信号ＳＣ１を生成する。調整後の第２電圧Ｖ２を３．１１８Ｖとすると、差電圧Ｖ４の振幅が４８ｍＶとなるため、調整回路３７は、可変抵抗器ＶＲ１の抵抗値の変化を逆にするように制御信号ＳＣ１を生成する。また、調整回路３７は、レジスタ５４に対する値の更新をキャンセルする。これにより、レジスタ５４には、最小値が保持される。
【００４７】
次の調整後の第２電圧Ｖ２を３．１８５Ｖとすると、差電圧Ｖ４の振幅は２１ｍＶとなる。この値は、レジスタ５４に保持した最小値よりも大きい。つまり、抵抗値を増加する方向と抵抗値を減少する方向の何れに調整しても、差電圧Ｖ４が増加することになる。つまり、レジスタ５４に保持した値に対応する抵抗値が、最も差電圧Ｖ４を小さくする。従って、調整回路３７は、レジスタ５４に保持した値に対応する抵抗値に可変抵抗器ＶＲ１の抵抗値を調整するように、制御信号ＳＣ１を生成する。
【００４８】
次に、制御部３４の処理を、図８，図９に示すフローチャートに従って説明する。
図８に示すように、制御部３４は、差電圧Ｖ４の極性を検出し（ステップ６１）、Ｈ検出（検出信号ＳＨがＨレベル）の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ１（例えば、可変抵抗器ＶＲ３の最大抵抗値の１０パーセント）低下させる（ステップ６２）。
【００４９】
次に、制御部３４は、差電圧Ｖ４の極性を検出し（ステップ６３）、Ｈ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ２（例えば、５パーセント）低下させ（ステップ６４）、再度極性を検出する（ステップ６３）。一方、Ｌ検出（検出信号ＳＬがＨレベル）の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ２（５パーセント）増加させる（ステップ６５）。
【００５０】
次に、制御部３４は、差電圧Ｖ４の極性を検出し（ステップ６６）、Ｌ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ３（例えば、３パーセント）増加させ（ステップ６７）、再度極性を検出する（ステップ６６）。一方、Ｈ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ３（３パーセント）減少させ（ステップ６５）、振幅検出処理を実行する。
【００５１】
ステップ６１において、制御部３４は、Ｌ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ１（１０パーセント）増加させる（ステップ６９）。
次に、制御部３４は、差電圧Ｖ４の極性を検出し（ステップ７０）、Ｌ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ２（５パーセント）増加させ（ステップ７１）、再度極性を検出する（ステップ７０）。一方、Ｈ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ２（５パーセント）減少させる（ステップ７２）。
【００５２】
次に、制御部３４は、差電圧Ｖ４の極性を検出し（ステップ７３）、Ｈ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ３（３パーセント）減少させ（ステップ７４）、再度極性を検出する（ステップ７３）。一方、Ｌ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ３（３パーセント）増加させ（ステップ７５）、振幅検出処理を実行する。
【００５３】
尚、各極性検出（ステップ６１，６３，６６，７０，７３）において、一致検出（検出信号ＳＩがＨレベル）の場合、制御部３４は極性検出処理を終了して振幅検出処理を実行する。
【００５４】
可変抵抗器ＶＲ３の抵抗値を変更する量を、順次小さくする。従って、最初は大きなステップで可変抵抗器ＶＲ３の抵抗値を変更することで、可変抵抗器ＶＲ３の調整に要する時間を短くすることができる。そして、ステップを細かくすることで精度よく可変抵抗器ＶＲ３の抵抗値を調整することができる。
【００５５】
図９に示すように、制御部３４は、カウント値ｎを初期設定し（ｎ＝１）、振幅を測定（Ａ／Ｄ変換をスタート）し、変換後のデジタル値をレジスタ５４に保持させる（ステップ８１）。次に、振幅（デジタル値Ｄ１）が所定値（５ｍＶ）より小さいか否かを判定し（ステップ８２）、小さい場合には調整が終了したとして処理を終了する。一方、振幅が所定値以上の場合、所定値Ａ４（例えば、可変抵抗器ＶＲ１の標準抵抗値の１パーセント）減少させる（ステップ８３）。本実施形態では、可変抵抗器ＶＲ１の初期設定値をＶＲａとし、変更後の抵抗値ＶＲ１（ここでは同じ符号を用いる）を、
ＶＲ１＝ＶＲａ×（１−Ａ４×ｎ）
により算出する。上記の式では１から所定値Ａ４×カウント値ｎを減算しているため、抵抗値を減少させている。尚、実際には、上記の式により算出する値は制御信号ＳＣ１の値である。
【００５６】
次に、振幅測定と大小比較を行い（ステップ８４）、振幅検出結果を判定する（ステップ８５）。振幅検出結果の判定は、デジタル値Ｄ１が所定値（５ｍＶに相当する値）より小さい場合には一致と判定し、検出信号ＳＤにより大小を判定する。
【００５７】
一致と判定した場合、処理を終了する。
検出信号ＳＤが小を示す、即ち、調整後のデジタル値Ｄ１がレジスタ５４に保持した値よりも小さい場合、そのデジタル値Ｄ１をレジスタ５４に保持させ、カウント値をカウントアップ（ｎ＝ｎ＋１）し（ステップ８６）、可変抵抗器ＶＲ１の抵抗値を変更する（ステップ８３）。
【００５８】
検出信号ＳＤが大を示す、即ち、調整後のデジタル値Ｄ１がレジスタ５４に保持した値よりも大きい場合、カウント値ｎが１より大きいか否かを判定する（ステップ８７）。カウント値ｎは、レジスタ５４に値を保持したときにカウントアップされる。従って、カウント値ｎが１より大きいの場合には、このステップまでに最小値が存在し、その最小値を検出したときに設定した抵抗値を算出したカウント値ｎ（実際にはｎ＋１）を示す。従って、カウント値ｎを１つ減少（ｎ−１）して抵抗値を算出し、その抵抗値となるように可変抵抗器ＶＲ１を調整する。
【００５９】
一方、カウント値ｎが１の場合、このステップまでに最小値が存在していないため、調整方向を変更して抵抗値ＶＲ１を、
ＶＲ１＝ＶＲａ×（１＋Ａ４×ｎ）
により算出し、可変抵抗器ＶＲ１の抵抗値を調整する（ステップ８９）。
【００６０】
次に、振幅測定と大小比較を行い（ステップ９０）、振幅検出結果を判定する（ステップ９１）。
一致と判定した場合、処理を終了する。
【００６１】
検出信号ＳＤが小を示す場合、そのデジタル値Ｄ１をレジスタ５４に保持させ、カウント値をカウントアップ（ｎ＝ｎ＋１）し（ステップ９２）、可変抵抗器ＶＲ１の抵抗値を変更する（ステップ８９）。
【００６２】
検出信号ＳＤが大を示す場合、カウント値ｎを１つ減少（ｎ−１）して抵抗値を算出し、その抵抗値となるように可変抵抗器ＶＲ１を調整する（ステップ９３）。そして、処理を終了する。
【００６３】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）分圧部３２は、出力部３１に接続された可変抵抗器ＶＲ１と出力部３１との間の第１電圧Ｖ１を、固定抵抗器Ｒ２と可変抵抗器ＶＲ３とによる分圧比にて分圧して第３電圧Ｖ３を生成する。入力部３３は、第２電圧Ｖ２から第３電圧Ｖ３を減算して第４電圧Ｖ４を生成する。極性検出回路３５は、第４電圧Ｖ４の極性と第３電圧Ｖ３の極性を比較し、比較結果に応じた検出信号ＳＲ１を出力する。そして、調整回路３７は、極性検出回路３６から出力される検出信号ＳＲ１に基づいて、極性が一致するように分圧部３２に含まれる可変抵抗器ＶＲ３を調整するようにした。その結果、受信電圧から送信電圧を除去するために生成する分圧電圧Ｖ３の調整を容易に行うことができ、受信状態の劣化を抑制することができる。
【００６４】
（２）振幅検出回路３６は、入力部３３から出力される第４電圧Ｖ４の振幅を検出し、その検出結果に応じた検出信号ＳＲ２を出力する。調整回路３７は、検出信号ＳＲ２に基づいて可変抵抗器ＶＲ１を調整するようにした。その結果、インピーダンスのミスマッチ、即ち可変抵抗器ＶＲ１の抵抗値と伝送線路１２の特性インピーダンスの差を低減することができ、受信状態の劣化を抑制することができる。
【００６５】
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態では、極性検出回路３５のコンパレータ４１に第３電圧Ｖ３を供給して、第４電圧Ｖ４の極性を判定するようにしたが、第２電圧Ｖ２を用いて第４電圧Ｖ４の極性を判定するようにしてもよい。
【００６６】
・上記実施形態では、伝送線路１２を同軸ケーブルとしたが、伝送線路１２を他の構造のケーブル、例えばツイストペアケーブルを用いても良い。
・上記実施形態では、分圧部３２に含まれる固定抵抗器Ｒ２をノードＮ１に接続したが、可変抵抗器ＶＲ３をノードＮ１に接続してもよい。
【００６７】
・上記実施形態において、分圧部３２に含まれる抵抗器Ｒ２を可変抵抗器としてもよい。
【符号の説明】
【００６８】
１２ 伝送線路
２２ａ，２２ｂ ドライバ回路
３１ 出力部
３２ 分圧部
３３ 入力部
３４ 制御部
３５ 極性検出回路（比較部）
３６ 振幅検出回路（整流部）
３７ 調整回路（調整部，終端抵抗調整部）
ＶＲ１ 可変抵抗器（終端抵抗）
Ｒ２ 固定抵抗器
ＶＲ３ 可変抵抗器
Ｖ１〜Ｖ４ 第１〜第４電圧
ＳＲ１，ＳＲ２ 検出信号
【技術分野】
【０００１】
ドライバ回路及びドライバ回路の調整方法に関する。
【背景技術】
【０００２】
従来、互いに通信を行う複数の機器は、それぞれ信号を送受信するドライバ回路を有している。複数の機器を接続するケーブルとして、同軸ケーブルのように、芯数（信号線数）の少ないケーブルを用いて全２重通信を行うことが提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００５−５１４８５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、同軸ケーブルを用いた通信のように、単線による相互通信では、送信信号と受信信号とが多重化されているため、互いの装置から同期間に信号を送信すると、それぞれの装置において自装置が送出した送信信号が受信回路に混入する場合がある。この場合、混入する送信信号の電圧レベルによっては、送信信号が受信信号を受信する妨げになり、受信状態が劣化する。
【０００５】
このドライバ回路で、受信状態の劣化を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、ドライバ回路は、出力部と、前記出力部に接続された終端抵抗と前記出力部との間の第１電圧を分圧する分圧部と、前記終端抵抗と伝送路との間の第２電圧、及び前記分圧部から出力される第３電圧の差分を、前記第１電圧又は前記第２電圧と比較する比較部と、前記比較部による比較結果に基づいて、前記分圧部の分圧比を調整する調整部と、を有する。
【発明の効果】
【０００７】
本発明の一観点によれば、受信状態の劣化が抑制される。
【図面の簡単な説明】
【０００８】
【図１】通信システムのブロック図である。
【図２】相互通信の説明図である。
【図３】通信装置の一部ブロック回路図である。
【図４】極性検出回路の回路図である。
【図５】振幅検出回路の回路図である。
【図６】極性検出処理におけるタイミング図である。
【図７】振幅検出処理におけるタイミング図である。
【図８】極性検出処理のフローチャートである。
【図９】振幅検出処理のフローチャートである。
【発明を実施するための形態】
【０００９】
以下、一実施形態を図１〜図９に従って説明する。
図１に示すように、通信システムは複数（図１では２つ）の電子機器１１ａ，１１ｂを含み、２つの電子機器１１ａ，１１ｂは、伝送線路１２を介して相互通信可能に接続されている。
【００１０】
電子機器１１ａは、内部回路２１ａとドライバ回路２２ａを含む。内部回路２１ａは、電子機器１１ａの機能を実行するための回路である。内部回路２１ａは、機能に応じて、送信データＴＤａをドライバ回路２２ａに出力する。ドライバ回路２２ａは、送信データＴＤａに基づいて電圧の信号を出力する。この信号は伝送線路１２を介して通信相手の電子機器１１ｂに送信される。また、ドライバ回路２２ａは、伝送線路１２を介して受信した信号の電圧に基づいて生成した受信データＲＤａを出力する。内部回路２１ａは、ドライバ回路２２ａから出力される受信データＲＤａを受け取る。
【００１１】
同様に、電子機器１１ｂは内部回路２１ｂとドライバ回路２２ｂを含む。内部回路２１ｂは送信データＴＤｂを出力し、受信データＲＤｂを受け取る。ドライバ回路２２ｂは、送信データＴＤｂに基づく信号を出力し、伝送線路１２を介して受信した信号に基づく受信データＲＤｂを出力する。
【００１２】
伝送線路１２は単線を含む。この単線は信号を伝達するために用いられる１つの経路を形成するものであり、１本又は複数本の導線により形成される。本実施形態では、伝送線路１２は同軸ケーブルである。電子機器１１ａ，１１ｂは同軸ケーブルの芯線を利用して信号の授受を行い、同軸ケーブルのシールド線は例えばグランドに接続されている。
【００１３】
ドライバ回路２２ａ，２２ｂは、単線を介して全２重方式の通信が可能に構成されている。即ち、ドライバ回路２２ａ，２２ｂは、一方のドライバ回路（例えば２２ａ）が信号を送信しているときに、他方のドライバ回路（２２ｂ）から信号を送信することが可能に構成されている。従って、ドライバ回路２２ａは、送信データＴＤに基づく電圧の送信信号を出力しているときに、伝送線路１２から供給される受信信号に基づいて受信データＲＤを生成する。このとき、伝送線路１２に含まれる単線を介して送受信を行うため、送信データＴＤａに基づく送信信号が受信信号に重畳して入力される。ドライバ回路２２ｂにおいても同様の現象が発生する。このため、ドライバ回路２２ａ，２２ｂは、受信信号における送信信号の影響を低減するように構成されている。
【００１４】
図２に示すように、ドライバ回路２２ａは、出力部３１、分圧部３２、入力部３３、制御部３４、可変抵抗器ＶＲ１を含む。
出力部３１は、送信データＴＤに基づいて、送信データＴＤに応じた電圧の信号Ｔｘを出力する。例えば、送信データＴＤは２値のデータであり、出力部３１は、送信データＴＤが「０」の場合にグランドレベルの信号Ｔｘを出力し、送信データＴＤが「１」の場合に第１の電圧レベルの信号Ｔｘを出力する。
【００１５】
出力部３１の出力端子には可変抵抗器ＶＲ１が接続されている。この可変抵抗器ＶＲ１は、第１の端子と第２の端子との間の抵抗値が、制御端子に供給される制御信号ＳＣ１に応じて変化するものである。そして、可変抵抗器ＶＲ１の第１端子は出力部３１に接続され、第２端子は伝送線路１２の第１端に接続されている。この伝送線路１２の第２端は、図１に示すように、電子機器１１ｂのドライバ回路２２ｂに接続されている。ドライバ回路２２ａから出力される送信信号は、伝送線路１２を介してドライバ回路２２ｂに供給される。そして、伝送線路１２は特性インピーダンスを有している。可変抵抗器ＶＲ１は、信号源である出力部３１と伝送線路１２との間に直列に挿入接続された終端抵抗器であり、出力部３１のインピーダンスを伝送線路１２の特性インピーダンスと整合させる。
【００１６】
出力部３１と可変抵抗器ＶＲ１との間のノードＮ１は分圧部３２に接続され、可変抵抗器ＶＲ１と伝送線路１２との間のノードＮ２は入力部３３に接続されている。
分圧部３２は、固定抵抗器Ｒ２と可変抵抗器ＶＲ３とを含み、これらの抵抗器Ｒ２，ＶＲ３はノードＮ１とグランドとの間に直列接続されている。この可変抵抗器ＶＲ３は、第１の端子と第２の端子との間の抵抗値が、制御端子に供給される制御信号ＳＣ３に応じて変化するものである。固定抵抗器Ｒ２と可変抵抗器ＶＲ３との間のノードＮ３は入力部３３に接続されている。分圧部３２は、ノードＮ１の電圧（以下、第１電圧Ｖ１という）を、固定抵抗器Ｒ２の抵抗値と可変抵抗器ＶＲ３の抵抗値に応じた分圧比にて第１電圧Ｖ１を分圧した電圧をノードＮ３に生じさせる。このノードＮ３における電圧、即ち分圧電圧を第３電圧Ｖ３とする。ノードＮ１は、出力部３１と可変抵抗器ＶＲ１との間であるため、ノードＮ１の電圧Ｖ１は、出力部３１が出力する信号Ｔｘの電圧である。即ち、分圧部３２は、固定抵抗器Ｒ２の抵抗値と可変抵抗器ＶＲ３の抵抗値に基づく分圧比にて出力部３１の出力信号Ｔｘの電圧を分圧して第３電圧Ｖ３を生成する。
【００１７】
入力部３３は演算回路であり、２つの入力端子を有している。第１の入力端子はノードＮ２に接続され、第２の入力端子はノードＮ３に接続されている。従って、入力部３３には、ノードＮ２の第２電圧Ｖ２とノードＮ３の第３電圧Ｖ３が供給される。入力部３３は、２つの電圧Ｖ２，Ｖ３の差に応じた電圧Ｖ４を出力する。本実施形態では、図４に示すように、入力部３３はゲインが１倍に設定された差動増幅回路であり、ノードＮ２の第２電圧Ｖ２からノードＮ３の第３電圧Ｖ３を減算した結果、即ち差電圧Ｖ４を出力する。図面では省略しているが、差電圧Ｖ４を２値化する２値化回路（例えばコンパレータ）を含み、その差電圧Ｖ４を２値化して受信データＲＤが生成される。
【００１８】
制御部３４は、第３電圧Ｖ３と第４電圧Ｖ４に基づいて、可変抵抗器ＶＲ１，ＶＲ３の抵抗値を調整するための制御信号ＳＣ１，ＳＣ３を生成する。
制御部３４は、極性検出回路３５、振幅検出回路３６、調整回路３７を含む。
【００１９】
極性検出回路３５は、第３電圧Ｖ３と第４電圧Ｖ４に基づいて、第２電圧Ｖ２に対する第３電圧Ｖ３の極性を検出し、その検出結果に応じた検出信号ＳＲ１を出力する。極性は、基準とする電圧に対する対象とする電圧の高低である。本実施形態では、第２電圧Ｖ２を基準電圧とし、第３電圧を対象電圧としている。振幅検出回路３６は、第４電圧Ｖ４の振幅に応じた検出信号ＳＲ２を出力する。
【００２０】
調整回路３７は、検出信号ＳＲ１，ＳＲ２に基づいて、可変抵抗器ＶＲ１，ＶＲ３の抵抗値を調整するための制御信号ＳＣ１，ＳＣ３を生成する。本実施形態の調整回路３７は、検出信号ＳＲ１に基づいて制御信号ＳＣ３を生成し、第２電圧Ｖ２の極性と第３電圧Ｖ３の極性が一致するように、可変抵抗器ＶＲ３の抵抗値を調整する。また、調整回路３７は、検出信号ＳＲ２に基づいて制御信号ＳＣ１を生成し、第４電圧Ｖ４が最小となるように可変抵抗器ＶＲ１の抵抗値を調整する。
【００２１】
ここで、単線を介して全２重通信を行う構成を説明する。
図３には、図１に示すドライバ回路２２ａのうち、送信信号と受信信号に係わる構成を示している。尚、図２における可変抵抗器ＶＲ１，ＶＲ３を、それぞれ固定抵抗器Ｒ１，Ｒ３として示している。また、通信相手のドライバ回路２２ｂは、ドライバ回路２２ａと同様に構成されているため、ドライバ回路２２ｂの回路部に対して同じ符号を付している。
【００２２】
ドライバ回路２２ａの出力部３１は、送信データＴＤに基づいて信号Ｔｘを出力する。従って、ノードＮ１における電圧の振幅は、信号Ｔｘの電圧Ｖ１となる。この信号Ｔｘは、抵抗器Ｒ１と伝送線路１２を介してドライバ回路２２ｂに供給される。従って、ノードＮ２の電圧Ｖ２は、抵抗器Ｒ１の抵抗値と、ノードＮ２から受信端までのインピーダンス（伝送線路１２の特性インピーダンスを含む）に応じた電位となる。
【００２３】
同様に、ドライバ回路２２ｂの出力部３１から出力される信号Ｔｘは、抵抗器Ｒ１と伝送線路１２を介してドライバ回路２２ａの入力部３３に供給される。両ドライバ回路２２ａ，２２ｂから同時に信号Ｔｘが出力されると、ドライバ回路２２ａの入力部３３の入力端子には、ドライバ回路２２ｂから出力される信号Ｔｘによる電圧と、自回路２２ａの出力部３１から出力される信号Ｔｘに基づくノードＮ２の電圧が加わる。つまり、入力部３３には、通信相手の出力部３１が出力した電圧に基づくノードＮ２の電圧に、自回路２２ａの出力部３１が出力した電圧に基づくノードＮ２の電圧が重畳して供給される。
【００２４】
分圧部３２は、抵抗器Ｒ２，Ｒ３により電圧Ｖ１を分圧して第３電圧Ｖ３を生成する。通信相手から信号が出力されていない場合、入力部３３には、出力部３１から出力される電圧Ｖ１に基づくノードＮ２の電圧Ｖ２と、分圧部３２により電圧Ｖ１を分圧した電圧Ｖ３が供給される。従って、分圧部３２により生成する電圧Ｖ３を、ノードＮ２の電圧Ｖ２と等しくするように、抵抗器Ｒ２，Ｒ３の抵抗値を設定し、入力部３３において、ノードＮ２を介して供給される電圧から電圧Ｖ３を差し引くようにすると、その演算結果は、通信相手から出力される電圧となる。
【００２５】
上記したように、ノードＮ２の電圧は、抵抗器Ｒ１の抵抗値と、ノードＮ２から受信端までのインピーダンス（伝送線路１２の特性インピーダンスを含む）に応じた電位となる。一方、分圧電圧Ｖ３は、抵抗器Ｒ２の抵抗値と、抵抗器Ｒ３の抵抗値とに応じた電位となる。従って、抵抗器Ｒ２の抵抗値と抵抗器Ｒ３の抵抗値の比（抵抗比又は分圧比）を、抵抗器Ｒ１の抵抗値とノードＮ２から受信端までのインピーダンスの比と等しくすることにより、単線による全２重方式の通信において、受信信号から自ドライバが出力する信号の影響を除去することが可能となる。
【００２６】
次に、極性検出回路３５の構成例を説明する。
図４に示すように、極性検出回路３５は、コンパレータ４１〜４４、ローパスフィルタ（ＬＰＦ）４５，４６、論理回路４７〜５０を含む。
【００２７】
コンパレータ４１の反転入力端子には第３電圧Ｖ３が供給され、非反転入力端子には基準電圧Ｖｅが供給される。基準電圧Ｖｅは、第３電圧Ｖ３を二値化するために設定されている。例えば、第３電圧Ｖ３は、インピーダンスが整合しているときに、第１電圧Ｖ１の１／２となる。従って、第３電圧Ｖ３は、インピーンダンスの不整合があっても、第１電圧Ｖ１の１／２付近の電圧に調整される。このため、調整後の第３電圧Ｖ３の１／２（又は第１電圧Ｖ１の１／４）程度の電圧に設定されている。インピーダンスが整合している場合、第２電圧Ｖ２は、出力部３１の出力電圧Ｖ１と、信号Ｔｘが伝達される信号経路のインピーダンスに応じて決定され、例えば出力電圧Ｖ１の１／２となる。この電圧が基準電圧Ｖｅとして設定される。従って、基準電圧Ｖｅは、インピーダンスが整合しているときの理想的な電圧である。コンパレータ４１は、基準電圧Ｖｅと第３電圧Ｖ３とを大小比較し、その比較結果に応じた信号Ｓ１１を出力する。本実施形態において、電圧Ｖ３が基準電圧Ｖｅより高いときにＬレベルの信号Ｓ１１が出力され、電圧Ｖ３が基準電圧Ｖｅより低いときにＨレベルの信号Ｓ１１が出力される。
【００２８】
コンパレータ４２の反転入力端子には入力部３３から出力される差電圧Ｖ４が供給され、非反転入力端子はＬＰＦ４５に接続されている。ＬＰＦ４５には、差電圧Ｖ４が供給される。ＬＰＦ４５は、差電圧Ｖ４を平均化した電圧Ｖ１１を出力する。コンパレータ４２は、電圧Ｖ１１と差電圧Ｖ４とを大小比較し、その比較結果に応じた信号Ｓ１２を出力する。本実施形態において、電圧Ｖ４が電圧Ｖ１１より高いときにＬレベルの信号Ｓ１２が出力され、電圧Ｖ４が電圧Ｖ１１より低いときにＨレベルの信号Ｓ１２が出力される。
【００２９】
論理回路４７は排他的論理和回路（ＥＯＲ）であり、信号Ｓ１１，Ｓ１２を排他的論理和演算した結果に応じた信号Ｓ１３を出力する。
ＬＰＦ４６は、信号Ｓ１３のレベルを平均化した電圧Ｖ１２を出力する。
【００３０】
コンパレータ４３の反転入力端子には電圧Ｖ１２が供給され、非反転入力端子には基準電圧Ｖｅ１が供給されている。基準電圧Ｖｅ１は、論理回路４７が出力するＨレベルの信号の電圧の１／２の電圧に対して一致検出のための検出幅に応じた電圧（例えば１０ｍＶ）高い電圧である。コンパレータ４３は、電圧Ｖ１２と基準電圧Ｖｅ１とを大小比較し、その比較結果に応じた信号Ｓ１４を出力する。本実施形態において、電圧Ｖ１２が基準電圧Ｖｅ１より高いときにＬレベルの信号Ｓ１４が出力され、電圧Ｖ１２が基準電圧Ｖｅ１より低いときにＨレベルの信号Ｓ１４が出力される。
【００３１】
コンパレータ４４の反転入力端子には電圧Ｖ１２が供給され、非反転入力端子には基準電圧Ｖｅ２が供給されている。基準電圧Ｖｅ２は、基準電圧Ｖｅ１と同様に、論理回路４７が出力するＨレベルの信号の電圧の１／２の電圧に対して一致検出のための検出幅に応じた電圧（例えば１０ｍＶ）低い電圧である。コンパレータ４４は、電圧Ｖ１２と基準電圧Ｖｅ２とを大小比較し、その比較結果に応じた信号Ｓ１５を出力する。本実施形態において、電圧Ｖ１２が基準電圧Ｖｅ２より高いときにＬレベルの信号Ｓ１５が出力され、電圧Ｖ１２が基準電圧Ｖｅ２より低いときにＨレベルの信号Ｓ１５が出力される。
【００３２】
論理回路４８はノア回路であり、信号Ｓ１４，Ｓ１５を否定論理和演算し、その演算結果に応じた検出信号ＳＨを出力する。論理回路４９アンド回路であり、信号Ｓ１４，Ｓ１５を論理積演算し、その演算結果に応じた検出信号ＳＬを出力する。論理回路５０はアンド回路であり、信号Ｓ１４と、信号Ｓ１５を論理反転した信号とを論理積演算し、その演算結果に応じた検出信号ＳＩを出力する。上記の検出信号ＳＲ１は、これらの検出信号ＳＨ，ＳＬ，ＳＩを含む。
【００３３】
上記の構成により、極性検出回路３５は、第４電圧Ｖ４の極性、第２電圧Ｖ２に対する第３電圧Ｖ３の極性に応じた信号ＳＲ（ＳＨ，ＳＬ，ＳＩ）を出力する。本実施形態において、第４電圧Ｖ４の極性がプラス、即ち第２電圧Ｖ２より第３電圧Ｖ３が低い場合にＨレベルの検出信号ＳＬをＬレベルの検出信号ＳＨ，ＳＩを出力する。また、第４電圧Ｖ４の極性がマイナス、即ち第２電圧Ｖ２が第３電圧Ｖ３より低い場合にＨレベルの検出信号ＳＨとＬレベルの検出信号ＳＬ，ＳＩを出力する。また、第４電圧Ｖ４が検出幅の範囲内のときにＨレベルの検出信号ＳＩとＬレベルの検出信号ＳＨ，ＳＬを出力する。
【００３４】
即ち、検出信号ＳＨ，ＳＬ，ＳＩは、第３電圧Ｖ３の極性と第４電圧（差電圧）Ｖ４の極性とを判定した結果に応じて、何れか１つの検出信号が所定レベル（Ｈレベル）となる。そして、これらの検出信号ＳＨ，ＳＬ，ＳＩは、第２電圧Ｖ２に対する第３電圧（分圧電圧）Ｖ３の値の適否を示す。例えば、検出信号ＳＩは第４電圧Ｖ４が零又は零に近い値であることを示す。従って、第２電圧Ｖ２と第３電圧Ｖ３が等しい又はほぼ等しいことになる。一方、検出信号ＳＬは第４電圧Ｖ４が正の電圧であることを示す。従って、第２電圧Ｖ２に対して第３電圧Ｖ３が小さい、即ち減算量が少ないことになる。また、検出信号ＳＨは第４電圧Ｖ４が負の電圧であることを示す。従って、第２電圧Ｖ２に対して第３電圧Ｖ３が大きい、即ち減算量が多すぎることになる。
【００３５】
次に、振幅検出回路３６の構成例を説明する。
図５に示すように、振幅検出回路３６は、整流回路５１、ローパスフィルタ（ＬＰＦ）５２、Ａ／Ｄ変換器５３、前値保持レジスタ５４、比較器５５を含む。
【００３６】
整流回路５１は、第３電圧Ｖ３を全波整流して生成した電圧Ｖ２１を出力する。
ＬＰＦ５２は、電圧Ｖ２１を平均化した電圧Ｖ２２を出力する。
Ａ／Ｄ変換器５３は、電圧Ｖ２２をデジタル値に変換し、そのデジタル値（信号）Ｄ１を出力する。前値保持レジスタ５４は、Ａ／Ｄ変換器５３から出力される値Ｄ１を保持し、その保持した値と等しい値（信号）Ｄ２を出力する。
【００３７】
比較器５５は、Ａ／Ｄ変換器５３から出力される値Ｄ１と、前値保持レジスタ５４から出力される値Ｄ２、即ちレジスタ５４に保持された値とを大小比較し、その比較結果に応じて検出信号ＳＤを出力する。例えば、比較器５５は、Ａ／Ｄ変換器５３の出力値Ｄ１がレジスタ５４に保持された値Ｄ２より大きい場合にＨレベルの検出信号ＳＤを出力し、出力値Ｄ１が保持値Ｄ２より小さい場合にＬレベルの検出信号ＳＤを出力する。
【００３８】
尚、図示しないが、Ａ／Ｄ変換器５３は、調整回路３７から出力されるスタート信号に応答して電圧Ｖ２２をＡ／Ｄ変換し、変換後のデジタル値Ｄ１を出力する。尚、クロック信号等の周期的な信号に基づいて一定期間スタート信号を周期的に供給する構成としてもよい。また、前値保持レジスタ５４は、調整回路３７から出力されるトリガ信号に応答して入力信号を保持する。なお、後述する比較器５５の出力信号に応じて、Ａ／Ｄ変換器５３の出力値Ｄ１がレジスタ５４の保持値Ｄ２より小さい場合にＡ／Ｄ変換器５３から出力される値Ｄ１を保持するようにしてもよい。
【００３９】
調整回路３７は、極性検出回路３５から出力される検出信号ＳＲ（ＳＨ，ＳＬ，ＳＩ）に基づいて、分圧部３２の分圧比、即ち可変抵抗器ＶＲ３の抵抗値を調整する。上記したように、検出信号ＳＲ（ＳＨ，ＳＬ，ＳＩ）は、差電圧Ｖ４の極性、即ち第２電圧Ｖ２から減算する分圧電圧Ｖ３の量の適否を示す。従って、調整回路３７は、検出信号ＳＲ（ＳＨ，ＳＬ，ＳＩ）に基づいて可変抵抗器ＶＲ３の抵抗値を増減するように制御信号ＳＣ３を生成する。
【００４０】
例えば、図６に示すように、第２電圧Ｖ２を３．１５Ｖ、第３電圧Ｖ３を２．８Ｖとすると、第４電圧Ｖ４は０．３５Ｖとなり、検出信号ＳＬがＨレベルとなる。第４電圧Ｖ４が正の電圧であるため、第２電圧Ｖ２に対する減算量が少ない。従って、調整回路３７は、第３電圧Ｖ３を現在値よりも高くする、即ち可変抵抗器ＶＲ３の抵抗値を現在値から大きくするように制御信号ＳＣ３を生成する。
【００４１】
そして、第３電圧Ｖ３が３．２３Ｖになると、第４電圧Ｖ４が−０．０８Ｖとなり、検出信号ＳＬがＨレベルになる。第４電圧Ｖ４が負の電圧であるため、第２電圧Ｖ２に対する減算量が多すぎる。従って、調整回路３７は、第３電圧Ｖ３を現在値よりも低くする、即ち可変抵抗器ＶＲ３の抵抗値を現在値から小さくするように制御信号ＳＣ３を生成する。
【００４２】
そして、第３電圧Ｖ３が３．１６４Ｖになると、第４電圧Ｖ４が−０．０１４Ｖとなり、検出信号ＳＩがＨレベルとなる。この時、論理回路４７からＬレベルの信号Ｓ１３とＨレベルの信号Ｓ１３が交互に繰り返し出力されている。これは、コンパレータ４２に入力される第４電圧Ｖ４とその第４電圧Ｖ４の平均値がほぼ等しく、コンパレータ４２が入力電圧のわずかな変動等によって、Ｈレベルの信号Ｓ１２とＬレベルの信号Ｓ１２とを交互に繰り返し出力しているためである。従って、調整回路３７は、Ｈレベルの検出信号ＳＩに基づいて、第４電圧Ｖ４がほぼ０Ｖであると判定し、可変抵抗器ＶＲ３の調整を終了する。
【００４３】
次に、調整回路３７は、振幅検出回路３６から出力されるデータに基づいて、可変抵抗器ＶＲ１の抵抗値を調整する。比較器５５から出力される検出信号ＳＤは、２つのデジタル値（Ａ／Ｄ変換器５３の出力データと前値保持レジスタ５４の出力データ）の大小に対応している。従って、調整回路３７は、可変抵抗器ＶＲ１の調整前のデジタル値をレジスタ５４に記憶させ、可変抵抗器ＶＲ１を調整した後のデジタル値と比較することにより、可変抵抗器ＶＲ１に対する調整が適切か否かを判定することができる。そして、第４電圧Ｖ４の振幅を最小とするように可変抵抗器ＶＲ１の抵抗値を調整することで、受信信号に対する送信信号の影響を少なくすることができる。
【００４４】
尚、整流回路５１を用いるのは、調整方向を容易に判定するためである。負の電圧に対応するデジタル値を生成するＡ／Ｄ変換器を利用することもできる。しかし、可変抵抗器ＶＲ１の調整は、差電圧Ｖ４を最小、即ち０Ｖに近づけるように調整するものである。従って、調整前後の値の大小が、正の値に対応するデジタル値と、負の値に対応するデジタル値とでは異なる。このため、差電圧Ｖ４を全波整流した電圧Ｖ２１をデジタル値に変換する、即ち差電圧Ｖ４の絶対値をデジタル値に変換することにより、判定及び調整を容易にしている。
【００４５】
Ａ／Ｄ変換器５３から出力されるデータＤ１は、差電圧Ｖ４の振幅値（電圧値）に対応している。従って、Ａ／Ｄ変換器５３から出力されるデータＤ１が所定値以下である場合、差電圧Ｖ４がほぼ０Ｖであると判定できる。このため、調整回路３７は、データＤ１が所定値以下（例えば、５ｍＶ（ミリボルト）に対応するデジタル値）である場合に可変抵抗器ＶＲ１に対する調整が完了と判定して処理を終了する。
【００４６】
例えば、図７に示すように、第２電圧Ｖ２を３．１５Ｖ、第３電圧Ｖ３を３．１６４Ｖとすると、第４電圧Ｖ４の振幅は１４ｍＶ（平均値は７ｍＶ）となる。このため、調整回路３７は可変抵抗器ＶＲ１の抵抗値を変更するように制御信号ＳＣ１を生成する。調整後の第２電圧Ｖ２を３．１１８Ｖとすると、差電圧Ｖ４の振幅が４８ｍＶとなるため、調整回路３７は、可変抵抗器ＶＲ１の抵抗値の変化を逆にするように制御信号ＳＣ１を生成する。また、調整回路３７は、レジスタ５４に対する値の更新をキャンセルする。これにより、レジスタ５４には、最小値が保持される。
【００４７】
次の調整後の第２電圧Ｖ２を３．１８５Ｖとすると、差電圧Ｖ４の振幅は２１ｍＶとなる。この値は、レジスタ５４に保持した最小値よりも大きい。つまり、抵抗値を増加する方向と抵抗値を減少する方向の何れに調整しても、差電圧Ｖ４が増加することになる。つまり、レジスタ５４に保持した値に対応する抵抗値が、最も差電圧Ｖ４を小さくする。従って、調整回路３７は、レジスタ５４に保持した値に対応する抵抗値に可変抵抗器ＶＲ１の抵抗値を調整するように、制御信号ＳＣ１を生成する。
【００４８】
次に、制御部３４の処理を、図８，図９に示すフローチャートに従って説明する。
図８に示すように、制御部３４は、差電圧Ｖ４の極性を検出し（ステップ６１）、Ｈ検出（検出信号ＳＨがＨレベル）の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ１（例えば、可変抵抗器ＶＲ３の最大抵抗値の１０パーセント）低下させる（ステップ６２）。
【００４９】
次に、制御部３４は、差電圧Ｖ４の極性を検出し（ステップ６３）、Ｈ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ２（例えば、５パーセント）低下させ（ステップ６４）、再度極性を検出する（ステップ６３）。一方、Ｌ検出（検出信号ＳＬがＨレベル）の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ２（５パーセント）増加させる（ステップ６５）。
【００５０】
次に、制御部３４は、差電圧Ｖ４の極性を検出し（ステップ６６）、Ｌ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ３（例えば、３パーセント）増加させ（ステップ６７）、再度極性を検出する（ステップ６６）。一方、Ｈ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ３（３パーセント）減少させ（ステップ６５）、振幅検出処理を実行する。
【００５１】
ステップ６１において、制御部３４は、Ｌ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ１（１０パーセント）増加させる（ステップ６９）。
次に、制御部３４は、差電圧Ｖ４の極性を検出し（ステップ７０）、Ｌ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ２（５パーセント）増加させ（ステップ７１）、再度極性を検出する（ステップ７０）。一方、Ｈ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ２（５パーセント）減少させる（ステップ７２）。
【００５２】
次に、制御部３４は、差電圧Ｖ４の極性を検出し（ステップ７３）、Ｈ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ３（３パーセント）減少させ（ステップ７４）、再度極性を検出する（ステップ７３）。一方、Ｌ検出の場合には可変抵抗器ＶＲ３の抵抗値を設定値Ａ３（３パーセント）増加させ（ステップ７５）、振幅検出処理を実行する。
【００５３】
尚、各極性検出（ステップ６１，６３，６６，７０，７３）において、一致検出（検出信号ＳＩがＨレベル）の場合、制御部３４は極性検出処理を終了して振幅検出処理を実行する。
【００５４】
可変抵抗器ＶＲ３の抵抗値を変更する量を、順次小さくする。従って、最初は大きなステップで可変抵抗器ＶＲ３の抵抗値を変更することで、可変抵抗器ＶＲ３の調整に要する時間を短くすることができる。そして、ステップを細かくすることで精度よく可変抵抗器ＶＲ３の抵抗値を調整することができる。
【００５５】
図９に示すように、制御部３４は、カウント値ｎを初期設定し（ｎ＝１）、振幅を測定（Ａ／Ｄ変換をスタート）し、変換後のデジタル値をレジスタ５４に保持させる（ステップ８１）。次に、振幅（デジタル値Ｄ１）が所定値（５ｍＶ）より小さいか否かを判定し（ステップ８２）、小さい場合には調整が終了したとして処理を終了する。一方、振幅が所定値以上の場合、所定値Ａ４（例えば、可変抵抗器ＶＲ１の標準抵抗値の１パーセント）減少させる（ステップ８３）。本実施形態では、可変抵抗器ＶＲ１の初期設定値をＶＲａとし、変更後の抵抗値ＶＲ１（ここでは同じ符号を用いる）を、
ＶＲ１＝ＶＲａ×（１−Ａ４×ｎ）
により算出する。上記の式では１から所定値Ａ４×カウント値ｎを減算しているため、抵抗値を減少させている。尚、実際には、上記の式により算出する値は制御信号ＳＣ１の値である。
【００５６】
次に、振幅測定と大小比較を行い（ステップ８４）、振幅検出結果を判定する（ステップ８５）。振幅検出結果の判定は、デジタル値Ｄ１が所定値（５ｍＶに相当する値）より小さい場合には一致と判定し、検出信号ＳＤにより大小を判定する。
【００５７】
一致と判定した場合、処理を終了する。
検出信号ＳＤが小を示す、即ち、調整後のデジタル値Ｄ１がレジスタ５４に保持した値よりも小さい場合、そのデジタル値Ｄ１をレジスタ５４に保持させ、カウント値をカウントアップ（ｎ＝ｎ＋１）し（ステップ８６）、可変抵抗器ＶＲ１の抵抗値を変更する（ステップ８３）。
【００５８】
検出信号ＳＤが大を示す、即ち、調整後のデジタル値Ｄ１がレジスタ５４に保持した値よりも大きい場合、カウント値ｎが１より大きいか否かを判定する（ステップ８７）。カウント値ｎは、レジスタ５４に値を保持したときにカウントアップされる。従って、カウント値ｎが１より大きいの場合には、このステップまでに最小値が存在し、その最小値を検出したときに設定した抵抗値を算出したカウント値ｎ（実際にはｎ＋１）を示す。従って、カウント値ｎを１つ減少（ｎ−１）して抵抗値を算出し、その抵抗値となるように可変抵抗器ＶＲ１を調整する。
【００５９】
一方、カウント値ｎが１の場合、このステップまでに最小値が存在していないため、調整方向を変更して抵抗値ＶＲ１を、
ＶＲ１＝ＶＲａ×（１＋Ａ４×ｎ）
により算出し、可変抵抗器ＶＲ１の抵抗値を調整する（ステップ８９）。
【００６０】
次に、振幅測定と大小比較を行い（ステップ９０）、振幅検出結果を判定する（ステップ９１）。
一致と判定した場合、処理を終了する。
【００６１】
検出信号ＳＤが小を示す場合、そのデジタル値Ｄ１をレジスタ５４に保持させ、カウント値をカウントアップ（ｎ＝ｎ＋１）し（ステップ９２）、可変抵抗器ＶＲ１の抵抗値を変更する（ステップ８９）。
【００６２】
検出信号ＳＤが大を示す場合、カウント値ｎを１つ減少（ｎ−１）して抵抗値を算出し、その抵抗値となるように可変抵抗器ＶＲ１を調整する（ステップ９３）。そして、処理を終了する。
【００６３】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）分圧部３２は、出力部３１に接続された可変抵抗器ＶＲ１と出力部３１との間の第１電圧Ｖ１を、固定抵抗器Ｒ２と可変抵抗器ＶＲ３とによる分圧比にて分圧して第３電圧Ｖ３を生成する。入力部３３は、第２電圧Ｖ２から第３電圧Ｖ３を減算して第４電圧Ｖ４を生成する。極性検出回路３５は、第４電圧Ｖ４の極性と第３電圧Ｖ３の極性を比較し、比較結果に応じた検出信号ＳＲ１を出力する。そして、調整回路３７は、極性検出回路３６から出力される検出信号ＳＲ１に基づいて、極性が一致するように分圧部３２に含まれる可変抵抗器ＶＲ３を調整するようにした。その結果、受信電圧から送信電圧を除去するために生成する分圧電圧Ｖ３の調整を容易に行うことができ、受信状態の劣化を抑制することができる。
【００６４】
（２）振幅検出回路３６は、入力部３３から出力される第４電圧Ｖ４の振幅を検出し、その検出結果に応じた検出信号ＳＲ２を出力する。調整回路３７は、検出信号ＳＲ２に基づいて可変抵抗器ＶＲ１を調整するようにした。その結果、インピーダンスのミスマッチ、即ち可変抵抗器ＶＲ１の抵抗値と伝送線路１２の特性インピーダンスの差を低減することができ、受信状態の劣化を抑制することができる。
【００６５】
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態では、極性検出回路３５のコンパレータ４１に第３電圧Ｖ３を供給して、第４電圧Ｖ４の極性を判定するようにしたが、第２電圧Ｖ２を用いて第４電圧Ｖ４の極性を判定するようにしてもよい。
【００６６】
・上記実施形態では、伝送線路１２を同軸ケーブルとしたが、伝送線路１２を他の構造のケーブル、例えばツイストペアケーブルを用いても良い。
・上記実施形態では、分圧部３２に含まれる固定抵抗器Ｒ２をノードＮ１に接続したが、可変抵抗器ＶＲ３をノードＮ１に接続してもよい。
【００６７】
・上記実施形態において、分圧部３２に含まれる抵抗器Ｒ２を可変抵抗器としてもよい。
【符号の説明】
【００６８】
１２ 伝送線路
２２ａ，２２ｂ ドライバ回路
３１ 出力部
３２ 分圧部
３３ 入力部
３４ 制御部
３５ 極性検出回路（比較部）
３６ 振幅検出回路（整流部）
３７ 調整回路（調整部，終端抵抗調整部）
ＶＲ１ 可変抵抗器（終端抵抗）
Ｒ２ 固定抵抗器
ＶＲ３ 可変抵抗器
Ｖ１〜Ｖ４ 第１〜第４電圧
ＳＲ１，ＳＲ２ 検出信号
【特許請求の範囲】
【請求項１】
出力部と、
前記出力部に接続された終端抵抗と前記出力部との間の第１電圧を分圧する分圧部と、
前記終端抵抗と伝送路との間の第２電圧、及び前記分圧部から出力される第３電圧の差分を、前記第１電圧又は前記第２電圧と比較する比較部と、
前記比較部による比較結果に基づいて、前記分圧部の分圧比を調整する調整部と、
を有することを特徴とするドライバ回路。
【請求項２】
前記比較部は、前記差分の極性と前記第１電圧の極性又は前記第２電圧の極性とを比較することを特徴とする請求項１に記載のドライバ回路。
【請求項３】
前記調整部は、前記差分と前記第１電圧又は前記第２電圧との差が減少するように、前記分圧比を調整することを特徴とする請求項２に記載のドライバ回路。
【請求項４】
前記調整部は、調整回数が増加すると前記分圧比の変化幅を小さくすることを特徴とする請求項１〜３の何れか１項に記載のドライバ回路。
【請求項５】
前記第１電圧を整流する整流部と、
前記整流部による結果に応じて、前記終端抵抗の抵抗値を調整する終端抵抗調整部と
を有することを特徴とする請求項１〜４の何れか１項に記載のドライバ回路。
【請求項６】
前記終端抵抗調整部は、調整回数が増加すると前記終端抵抗の抵抗値の変化幅を小さくすることを特徴とする請求項５に記載のドライバ回路。
【請求項７】
出力部に接続された終端抵抗と前記出力部との間の第１電圧を分圧した第３電圧と、前記終端抵抗と伝送路との間の第２電圧との差分を、前記第１電圧又は前記第２電圧と比較し、
前記比較結果に基づいて、前記第３電圧を生成する分圧比を調整する、
ことを特徴とするドライバ回路の調整方法。
【請求項１】
出力部と、
前記出力部に接続された終端抵抗と前記出力部との間の第１電圧を分圧する分圧部と、
前記終端抵抗と伝送路との間の第２電圧、及び前記分圧部から出力される第３電圧の差分を、前記第１電圧又は前記第２電圧と比較する比較部と、
前記比較部による比較結果に基づいて、前記分圧部の分圧比を調整する調整部と、
を有することを特徴とするドライバ回路。
【請求項２】
前記比較部は、前記差分の極性と前記第１電圧の極性又は前記第２電圧の極性とを比較することを特徴とする請求項１に記載のドライバ回路。
【請求項３】
前記調整部は、前記差分と前記第１電圧又は前記第２電圧との差が減少するように、前記分圧比を調整することを特徴とする請求項２に記載のドライバ回路。
【請求項４】
前記調整部は、調整回数が増加すると前記分圧比の変化幅を小さくすることを特徴とする請求項１〜３の何れか１項に記載のドライバ回路。
【請求項５】
前記第１電圧を整流する整流部と、
前記整流部による結果に応じて、前記終端抵抗の抵抗値を調整する終端抵抗調整部と
を有することを特徴とする請求項１〜４の何れか１項に記載のドライバ回路。
【請求項６】
前記終端抵抗調整部は、調整回数が増加すると前記終端抵抗の抵抗値の変化幅を小さくすることを特徴とする請求項５に記載のドライバ回路。
【請求項７】
出力部に接続された終端抵抗と前記出力部との間の第１電圧を分圧した第３電圧と、前記終端抵抗と伝送路との間の第２電圧との差分を、前記第１電圧又は前記第２電圧と比較し、
前記比較結果に基づいて、前記第３電圧を生成する分圧比を調整する、
ことを特徴とするドライバ回路の調整方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１９０６４（Ｐ２０１１−１９０６４Ａ）
【公開日】平成２３年１月２７日（２０１１．１．２７）
【国際特許分類】
【出願番号】特願２００９−１６２０２４（Ｐ２００９−１６２０２４）
【出願日】平成２１年７月８日（２００９．７．８）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２３年１月２７日（２０１１．１．２７）
【国際特許分類】
【出願日】平成２１年７月８日（２００９．７．８）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]