【課題】受信動作への切換時に発生するノイズを抑制する。
【解決手段】受信回路１０は、圧電センサ２の受信信号ＳＰ及びＳＮを増幅するアンプ１５と、圧電センサ２の一端とアンプ１５の一端との間に並列接続されて受信動作への切換時に位相をずらしてオンされる複数のトランジスタ１１ａ及び１１ｂ（ないしは１２ａ及び１２ｂ）と、を有する。 （もっと読む）

【課題】切り替えスイッチのオンオフに伴うノイズがバイアスラインに重畳するのを防ぐ。
【解決手段】バイアス電流が流れるバイアスラインＶＬと、バイアス電流の量を制御信号ＤＤに基づいて切り替える切り替えスイッチ７０と、制御信号ＤＤが供給される制御ラインとバイアスラインＶＬとの間の寄生容量を介して制御信号ＤＤの変化時に生じるバイアスラインＶＬの電位変動を相殺する相殺回路９１〜９３とを備える。本発明によれば、切り替えスイッチ７０のオンオフに伴ってバイアスラインＶＬに生じるノイズを相殺することが可能となる。 （もっと読む）

【課題】出力波形のリップルを低減可能な半導体集積回路を提供する。
【解決手段】例えば、高周波スイッチ回路ＲＦＳＷと、そのオン・オフを制御するスイッチ制御回路ＳＷＣＴＬを備え、ＳＷＣＴＬは、２個のダウンコンバータ回路ＶＧＥＮ１，ＶＧＥＮ２と、レベルシフト回路ＬＳ［１］〜ＬＳ［４］を備える。各ＬＳ［ｎ］は、レベルシフト段ＬＳＳＧ［ｎ］とその後段に接続された出力段ＯＴＳＧ［ｎ］を持ち、ＲＦＳＷは、ＯＴＳＧ［ｎ］からの制御信号ＯＵＴ［ｎ］によって制御される。ＬＳＳＧ［ｎ］は、ＶＧＥＮ１からの負の電源電圧（−ＶＳＳ１）を用いて動作し、ＯＴＳＧ［ｎ］は、ＶＧＥＮ２からの負の電源電圧（−ＶＳＳ２）を用いて動作する。−ＶＳＳ１では、ＬＳＳＧ［ｎ］のレベルシフト動作に伴いリップルが生じ得るが、−ＶＳＳ２ではＯＴＳＧ［ｎ］の動作がスイッチング動作であるためリップルが生じ難い。 （もっと読む）

【課題】カップリングノイズを減少させることができる半導体メモリのデータ出力回路およびその制御方法を提供すること。
【解決手段】複数のグローバルラインと、複数のデータを互いに異なるタイミングで複数のグローバルラインに出力するように構成されたセンスアンプブロックと、複数のグローバルラインを介して伝送された複数のデータを互いに異なるタイミングでラッチするように構成されたパイプラッチブロックと、アドレス信号を用いてセンスアンプブロックの出力タイミングとパイプラッチブロックのラッチタイミングとを制御するように構成された制御部とを備えることを特徴とする。 （もっと読む）

【課題】終端抵抗のオンオフの切り替え時に外部端子にインピーダンスの急激な変化が生じることを低減する。
【解決手段】外部端子（図２のＤＱに相当）と、外部端子に接続され、出力信号を外部端子に出力可能とする出力回路（図２の２１に相当）と、外部端子に終端抵抗をオンオフ可能に接続する終端回路（図２の２２に相当）と、終端抵抗がオフ状態又はオン状態のいずれか一方の状態から他方の状態に変化するまでの時間を、データ出力時に出力信号が一方の論理レベルから他方の論理レベルへ変化するまでの時間以上となるように制御する第１のスルーレート制御回路（図２の２３ａに相当）と、を備える。 （もっと読む）

【課題】改良された同期クロックシステムを提供する。
【解決手段】同期クロック信号を必要とする複数のシステムノードを有する電子システム用の同期クロックシステム。クロックシステムは、第１の同期バスと第１の同期バスから絶縁された第２の同期バスと、交互にバスに接続された少なくとも１対、そして好ましくは複数対のＳＸＯモジュールを含む。システムノードの各々は、第１のバスに沿った任意の場所において適宜選択されたあらゆる接続点のうちの異なる１つで接続される。ＳＸＯモジュールが接続されるバスに沿った点は、およそ等間隔で隔てられる。システムノードは信号調整回路を用いてバスに接続され、信号調整回路は、補正回路、増幅器、周波数逓倍器、論理変換器、およびファンバッファを含んでいてもよい。 （もっと読む）

【課題】受信状態の劣化を抑制すること。
【解決手段】分圧部３２は、出力部３１に接続された可変抵抗器ＶＲ１と出力部３１との間の第１電圧Ｖ１を、固定抵抗器Ｒ２と可変抵抗器ＶＲ３とによる分圧比にて分圧して第３電圧Ｖ３を生成する。入力部３３は、第２電圧Ｖ２から第３電圧Ｖ３を減算して第４電圧Ｖ４を生成する。極性検出回路３５は、第４電圧Ｖ４の極性と第３電圧Ｖ３の極性を比較し、比較結果に応じた検出信号ＳＲ１を出力する。そして、調整回路３７は、極性検出回路３６から出力される検出信号ＳＲ１に基づいて、極性が一致するように分圧部３２に含まれる可変抵抗器ＶＲ３を調整する。 （もっと読む）

【課題】本発明は、より安定的なデータ出力動作を実現する半導体装置及びそのデータ出力方法を提供する。
【解決手段】本発明の半導体装置は、イネーブル信号とデータの入力を受けてプルアップソース信号とプルダウンソース信号を生成し、前記プルアップソース信号又は前記プルダウンソース信号の生成タイミングを遅延させる駆動制御部；前記プルアップソース信号と前記プルダウンソース信号を駆動して駆動データを生成するドライバ；及び前記ドライバの出力端に接続され、可変的な抵抗値を有するＰＯＤ（Ｐｓｅｕｄｏ Ｏｐｅｎ Ｄｒａｉｎ）インピーダンス制御部；を含む。 （もっと読む）

【課題】電源電圧や接地レベルの変動に伴う信号の振幅変動やジッター等の非対称歪の発生が抑えられるようにしたデジタルデータ伝送装置を提供すること。
【解決手段】システムＬＳＩから出力されるデジタルデータを、バッファ回路３(1)を介して波形整形回路４に供給し、ここで立上り部と立下り部にオーバーシュートがかけられたデジタルデータが、駆動電源ライン２５から伝送路に供給されるようにし、このとき、調整電圧発生回路３１により駆動電源ライン２５の電圧を調整し、伝送系の波形歪みによる影響の除去に適したオーバーシュートがえられるようにしたもの。 （もっと読む）

【課題】 ノイズを発生させ難い出力回路等を提供する。
【解決手段】 出力回路（１０）は、入力ノード（ＩＮ）と、出力ノード（ＯＵＴ）と、入力ノードと出力ノードとの間に配置され、第１のゲート（１３）を有する第１の出力トランジスタ（１２）と、入力ノードと出力ノードとの間に配置され、第２のゲート（１６）を有する第２の出力トランジスタ（１５）と、入力ノードと出力ノードとの間に配置され、第３のゲート（１９）を有する第３の出力トランジスタ（１８）と、を備える。第１のゲート（１３）および第２のゲート（１６）は、第１の方向（ＤＲ１）に、第３のゲート（１９）を介さず、互いに接続される。第２のゲート（１６）および第３のゲート（１９）は、第１の方向とは異なる第２の方向（ＤＲ２）に、第１のゲート（１３）を介さず、互いに接続される。第１のゲート（１３）および第３のゲート（１９）は、第２のゲート（１６）を介して接続される。 （もっと読む）

【課題】伝送線路間のインピーダンス不整合を検出する。
【解決手段】メモリモジュール１０４とＭＣＨ１０２とを相互に接続する伝送線路３０１，３０２と、伝送線路３０１のインピーダンスを記憶するＢＩＯＳ１０８と、伝送線路３０２のインピーダンスを記憶するＳＰＤチップ２２０とを備え、ＣＰＵ１０１は、ＢＩＯＳ１０８に記憶されたインピーダンスとＳＰＤチップ２２０に記憶されたインピーダンスとの整合情報をＭＣＨ１０２に出力する。ＭＣＨ１０２は、これに応じてＤＲＡＭ２００へのモードレジスタセットを実行し、ＤＲＡＭ２００のＯＤＴインピーダンスを変化させる。 （もっと読む）

【課題】 出力バッファのスイッチングノイズによる誤動作を防止した半導体集積回路を提供する。
【解決手段】 出力バッファトランジスタ１０３のソース電極と、上記出力バッファトランジスタが形成されるウェルには、同じ電源２０４から電圧が供給されるが配線経路を分離して別配線で電源を供給する。出力バッファトランジスタ１０３のスイッチングによって、ソース電極の電位が変動してもウェルの電位変動が抑えられる。特に、おなじウェルに形成された出力バッファトランジスタ以外のトランジスタや、半導体基板を経由して電気的に接続された他のウェルに形成されたトランジスタへのノイズの影響を防ぐことができる。 （もっと読む）

【課題】直列接続ＩＧＢＴ３，４の接続点７のｄＶ／ｄｔによる誤動作発生時に、上下アーム短絡などの事故を回避できる高信頼性ＩＧＢＴ駆動装置を提供する。
【解決手段】高低圧側ＩＧＢＴ３，４は、デッドタイムを挟み相補的にオン／オフ制御される。これらデッドタイム期間中に、高圧側ＩＧＢＴ３をオフさせるリセットパルスＲＳを、例えば、次のような要領で発生させる。（１）低圧側ＩＧＢＴ４のオン指令ＬＤの直前に、（２）低圧側ＩＧＢＴ４のオン指令ＬＤの直前から、このオン指令ＬＤと重なる期間ｔｄをもつように、（３）デッドタイムＤＴ期間中、継続して、（４）低圧側ＩＧＢＴ４がオンとなる直前のデッドタイム期間中、継続して、（５）高圧側ＩＧＢＴ３のオン状態を観測したとき、低圧側ＩＧＢＴのオン指令を無効とするように、リセットパルスを生成する。 （もっと読む）

【課題】従来の出力回路は、出力端子から入力するノイズに対する耐性が低い問題があった。
【解決手段】本発明にかかる出力回路は、入力信号を受ける入力端子と、第１の電源ｇｎｄと出力端子との間に接続される出力トランジスタＭＮｏｕｔと、入力端子及び出力トランジスタＭＮｏｕｔのゲートに接続され、入力信号に基づいて出力トランジスタＭＮｏｕｔのゲートに対する電流の吐き出し又は引き込みを制御する電流制御回路１０と、第１の電源ｇｎｄに接続される電圧生成回路１１と、出力トランジスタＭＮｏｕｔのゲートと電圧生成回路１１との間に接続され、入力信号により開閉状態が制御されるスイッチ回路Ｓ１とを備え、出力トランジスタＭＮｏｕｔのゲートと第１の電源ｇｎｄとの電位差が所定の値以下になると、入力信号の電圧レベルにかかわらず、スイッチ回路Ｓ１はオフ状態となることを特徴とするものである。 （もっと読む）

【課題】動作環境に関らず安定にリンギングを生じさせることなく、内部読出データに従って出力データを生成する。
【解決手段】出力回路は、出力許可信号ＯＥＭと入力信号ＺＤＤとに応答して第１のノードに入力信号の論理に対応する論理を有する信号を伝達するゲート４と、ゲートの出力信号に応答して、出力ノード６を入力信号の論理に対応する電位レベルに駆動する第１のドライブ素子２ａと、ゲートの出力信号を遅延して出力する遅延回路１００と、この遅延回路の出力信号に従って出力ノードを第１のドライブ素子よりも速い速度で駆動する第２のドライブ素子２ｂとを備える。この遅延回路の遅延時間が、出力許可信号と入力信号出力指示信号ＤＯＴとに従って調整される。 （もっと読む）

ＣＭＯＳ駆動回路が所定の回数の同値データビットが伝送された後に、トライステート状態を提供するように構成され、伝送チャネルに沿った符号間干渉（ＩＳＩ）の存在を低減させる。伝送チャネルが帯域制限される場合、トライステート技術の使用が所定のビット期間中の供給線路への完全な移行を可能にする。 （もっと読む）

【課題】ソフトウェアシーケンスを組むことなく、汎用Ｉ／Ｏピンからのハザード出力を防止する入出力共用端子制御回路を提供する。
【解決手段】データ選択手段１０１は、複数の回路からの複数のデータ信号の中から、データ信号を選択し、方向選択手段１０２は、それらの回路からの複数の方向制御信号の中から、同じ回路の方向制御信号を選択する。データ保持手段１０３および方向保持手段１０４は、選択されたデータ信号および方向制御信号をそれぞれ保持する。データ選択手段１０５は、データ選択手段１０１またはデータ保持手段１０３からのデータ信号を選択し、方向選択手段１０６は、方向選択手段１０２または方向保持手段１０４からの方向制御信号を選択する。出力手段１０７は、方向選択手段１０６からの方向制御信号に従って、データ選択手段１０５からのデータ信号を入出力共用端子１０８に出力する。 （もっと読む）

【課題】 伝送線路の特性を問わず、常にノイズフィルタの諸元上の阻止域でノイズ除去効果を発揮させる。
【解決手段】 抵抗３および電源４からなる終端回路により伝送線路１のインピーダンス整合が図られるため、伝送線路１に電流・電圧の定在波が生じない。一般に定在波の発生は、その周波数におけるノイズフィルタのノイズ除去効果を減殺するものであるから、電流レベル・電圧レベルの変化のないフラットな特性を得ることで、伝送線路１の特性を問わず、ノイズフィルタ２の諸元上の阻止域でノイズ除去効果を発揮させることができる。 （もっと読む）