【課題】サンプリングレートに応じて、デシメーションフィルタのフィルタ特性を可変する。
【解決手段】本半導体装置（１）におけるデシメーションフィルタ（１３）は、所定のサンプリングレート（ｆ_ＯＳ）でサンプリングされた信号を順次入力し、連続して印加されるトリガ信号（ＴＲ）に応じて、所定のフィルタ処理を行うためのフィルタ係数（Ｃｊ）を所定期間（Ｍ＋２Ｎ分の期間）内に入力された入力信号毎に算出するとともに、算出した前記フィルタ係数と前記入力信号とを順次乗算し、前記所定期間内の乗算値を積算して順次出力する。前記所定期間は、前記トリガ信号が印加される時間間隔に応じて可変にされる。 （もっと読む）

【課題】任意のコモンモード電位の差動アナログ信号を入力でき、かつ任意のリファレンス電圧を設定可能なΔΣＡ／Ｄ変換器を提供する。
【解決手段】ΔΣＡ／Ｄ変換器のΔΣ変調器が有する（１ビットＤＡＣ＋加算＋積分）演算回路にて、オペアンプの正側入力ノード及び負側入力ノードに対してそれぞれ２つのリファレンス容量を設け、入力信号に変調器出力に応じた信号を加算又は減算する場合に、リファレンス容量の接続を正側入力ノード及び負側入力ノードにおいて相補的に切り替えることで、リファレンス電圧にかかわらずオペアンプの入力ノードに加算される電荷量を常に同一にして、オペアンプの入力ノードの電位が回路のコモンモード電位に収束するようにし、任意のコモンモード電位の差動アナログ信号を入力可能、かつ任意のリファレンス電圧を設定可能にする。 （もっと読む）

【課題】オーバサンプリングされたアナログ・デジタル変換を使用して、リード・チャネルの中の信号を処理するための方法および装置を提供すること。
【解決手段】アナログ入力信号に対してオーバサンプリングされたアナログ・デジタル変換を実行して、所与のビット間隔についてアナログ入力信号に対応する複数のデジタル・サンプルを生成する。次いで、デジタル・サンプルのうちの１つまたは複数に対してデータ検出アルゴリズムを適用して、検出された出力を取得することができる。オーバサンプリングされたアナログ・デジタル変換は、等化処理および／またはフィルタリング処理の少なくとも一部をデジタル領域に移すことにより、アナログ設計を簡略化する。 （もっと読む）

【課題】フィードバック経路において連続時間ＤＡＣまたは離散時間型ＤＡＣのいずれかを有するように構成可能なシグマデルタＡＤＣを提供する。
【解決手段】アナログ−デジタル変換器（ＡＤＣ）１０は、入力端子と出力端子とを有する連続時間フィルタ１４と、連続時間フィルタ１４の出力端子に結合された入力端子と、複数の出力端子とを有する量子化器１８と、量子化器１８の前記複数の出力端子に結合された複数の入力端子と、出力端子とを有する連続時間デジタル−アナログ変換器（ＤＡＣ）２０と、量子化器の前記複数の出力端子に結合された複数の入力端子と、出力端子とを有する離散時間型ＤＡＣ２４と、連続時間ＤＡＣ２０の出力端子に結合された第１の入力端子と、離散時間型ＤＡＣ２４の出力端子に結合された第２の入力端子と、連続時間フィルタの入力端子に結合された出力端子とを有するスイッチ２６と、を備える。 （もっと読む）

【課題】ΔΣ型Ａ／Ｄ変換器の長所を備え、かつシングルチップマイクロコンピュータと簡易なアナログ部品で構成されたＡ／Ｄ変換器を提供する。
【解決手段】差分器１３０が、入力アナログ信号とフィードバック信号との差分信号を生成し、積分器１４０が、差分信号を積分し、アナログ／デジタル変換器１５０が、変換クロックに同期して積分器１４０の出力に応じたデジタル信号を生成する。デジタル／デューティ変換器１６０が、デジタル信号に応じたデューティを有するパルス信号をフィードバック信号として差分器１３０へ出力し、デジタルフィルタ１８０が、デジタル信号に対してデシメーションフィルタリング処理を行う。分周器１２０、アナログ／デジタル変換器１５０、デジタル／デューティ変換器１６０、およびデジタルフィルタ１８０をシングルチップマイクロコンピュータ１９０の周辺機能を用いて実現する。 （もっと読む）

【課題】広い範囲のアナログ信号を高精度でデジタル信号に変換するためには前段に可変ゲインアンプが必要であるが、このため高価なアナログ部品が必要であった。本発明は簡単な構成でゲインを可変できるアナログデジタル変換器を提供することを目的にする。
【解決手段】アナログ信号とフィードバック信号の差分信号を積分し、この積分信号をそのレベルに対応するデューティ比を有する信号に変換して、この信号のデューティ比をゲイン設定器で（１／ゲイン）に変換した信号をデューティ／レベル変換してフィードバック信号を生成するようにした。高価なアナログ部品を使用しなくてもよい。 （もっと読む）

【課題】圧縮効率および復元される動画像の品質を維持しつつ、復号側での解像度の向上に必要な情報を織り込んで動画像データの圧縮を行うデータ圧縮方法およびデータ圧縮装置を提供する。
【解決手段】１フレームに対応する画像データを複数のブロックに分割し、複数のブロックの少なくとも一のブロックの動きベクトルを検出し、動きベクトルに基づいて前記ブロックにフラグを設定し、フラグが設定された第１ブロックに対して第１縮小処理を行い、フラグが設定されない第２ブロックに対して第２縮小処理を行う。 （もっと読む）

【課題】消費電流を増加させることなく短時間で、アナログ信号をデジタル信号に高精度に変換する。
【解決手段】デルタシグマ型Ａ／Ｄ変換器２において、デジタルフィルタ１１₁によるＡ／Ｄ変換が開始される。デジタルフィルタ１１₁のＡ／Ｄ変換時間が約１／２経過すると、デジタルフィルタ１１₂がＡ／Ｄ変換を開始する。デジタルフィルタ１１₁からＡ／Ｄ変換結果Ｋ１が出力されると、デジタルフィルタ１１₁はリセットした後、再びＡ／Ｄ変換を開始する。そして、デジタルフィルタ１１₁のＡ／Ｄ変換時間の約１／２が経過すると、デジタルフィルタ１１₂のＡ／Ｄ変換が終了し、Ａ／Ｄ変換結果Ｋ２が出力される。このように、Ａ／Ｄ変換結果の出力間隔を、１つのデジタルフィルタによる構成と比べて２倍とすることにより、消費電流を増加させることなくＡ／Ｄ変換を高速化する。 （もっと読む）

【課題】本発明は、電源電圧変化や温度変化の影響により、ＤＡ変換手段、積分回路からの出力信号が変動するということはなく、出力特性が安定しているΣΔ型ＡＤ変換器およびそれを用いた角速度センサを提供することを目的とするものである。
【解決手段】本発明は、センサ素子３０と、ドライブ回路１３１と、センス回路７４とを備えた角速度センサにおいて、ドライブ回路１３１を、入力切替手段１３２、ＤＡ変換手段１３３、積分手段１３４、比較手段１３５、ＤＡ切替手段１３６を有するΣΔ変換器１５１と、デジタルバンドパスフィルタ１３７と、ＡＧＣ回路１３８および駆動回路１３９とにより構成した。 （もっと読む）

【課題】制御及び設計が簡易であり、しかも素子の小型化に有利なＤ／Ａコンバータを提供する。
【解決手段】データインターフェース部４１１で受けたＬ及びＲのデータを含むシリアルデータからなるデジタル入力信号に対し、デジタルフィルタ部４１３でフィルタ係数のたたみ込み演算を施し、更に後段の、サンプルホールド部４１４から次段のΔΣ変調部４１５到る信号処理の流れの中で、制御部であるステレオ／モノラル切換部４１６によってサンプルホールド部のデータレートをΔΣ変調部のデータレートの半分にする。そして、スイッチトキャパシタフィルタ部４２１，４２２からステレオ／モノラル変換された出力信号を得る。 （もっと読む）

【課題】回路規模の増大を抑制し、さらに回路間のミスマッチの影響を低減した、アナログ−デジタル変換器、デジタル−アナログ変換器を提供する。
【解決手段】本発明の一実施形態として、入力信号を複数のベクトル信号に分割し、この分割された複数の信号をベクトル信号とし、このベクトル信号に対しベクトルフィルタの処理を行い、その結果を選択的に量子化し、入力段にフィードバックする変換装置が開示される。このような変換装置により、内部信号処理速度を1/M（Mは自然数）に低減させつつ、回路規模をM倍以下にした信号変換器を提供することができる。 （もっと読む）

【課題】低消費電力で、素子の相対的なばらつきによって発生する信号歪みやＳＮＲ劣化が少ないディジタルアナログ変換器を提供する。
【解決手段】１ビットレジスタ１０３と、１ビットディジタルΔΣ信号及び、１ビットレジスタ１０３の出力信号を一対の入力信号とし、一対の出力信号を出力するスイッチ回路１０４、この一対の出力信号を入力し、ノイズを除去して第１出力信号、第２出力信号を出力する２端子対インピーダンス素子１０５、反転入力端子１０８ａ、非反転入力端子１０８ｂ、出力端子１０８ｃを有する演算増幅器１０８、反転入力端子１０８ａと出力端子１０８ｃとの間に接続されるインピーダンス素子１０６、非反転入力端子１０８ｂに一端が接続され、他端に基準電圧が与えられるインピーダンス素子１０７によってディジタルアナログ変換器を構成する。 （もっと読む）

【課題】無線通信の送受信システムに係わるデジタル方式の受信器を提供する。
【解決手段】ＲＦ信号をＩＦ信号又はＤＣ信号に変換するサブサンプリングの際、要する信号帯域に対してはオーバーサンプリングして要らない信号もデジタル信号に変換させた後、デジタルブロックから効果的に除去する。本発明によると一般的なアナログ設計方式の受信器に比べて、フィルタ、ＬＮＡ、そして、ＡＤＣだけでアナログ設計部が構成されるので、アナログ構成ブロックの構造が簡単になる。従って、ＡＤＣの後端に設置されるデジタル構成ブロック等の構造も最適化してデジタル方式の受信器を構成することができる。 （もっと読む）

【課題】デジタルで実用可能なＭＦＢを提供する。
【解決手段】ＭＦＢのためのアナログの検出信号をデルタシグマ変調処理によって所定のサンプリング周波数と量子化ビット数によるデジタル信号に変換し、信号処理手段は、この信号形式でのデジタルの検出信号を入力してデジタルの帰還信号を生成し、入力デジタルオーディオ信号に対して負帰還のために合成する。そして、この合成後のサンプリング周波数f1で量子化ビット数ａのオーディオ信号をアナログ信号に変換する際には、サンプリング周波数f1で量子化ビット数ｂ（ｂ<a）に変換するデルタシグマ変調処理が行われるようにする。 （もっと読む）

【課題】従来のシグマ−デルタ変換器が持っているアイドルトーン問題、フラットゾーン問題等を改善する。
【解決手段】信号変換システムは、補償モジュールと、補償モジュールに接続されている変換モジュールとを備えている。補償モジュールは、動的な信号に従って第１の補償信号を調整して、第１の補償信号を第１の入力信号に加えるために動作可能である。補償モジュールは、また、出力信号から、動的な信号の蓄積を表す、第２の補償信号を減算するために動作可能である。変換モジュールは、第１の入力信号と第１の補償信号の合計である第２の入力信号を受信して、この第２の入力信号を出力信号に変換するために動作可能である。 （もっと読む）

【課題】ΔΣ型ＡＤ変換器のディジタル信号のサンプリング回数を増やすことができる回路構成とし、精度の良いＡＤ変換装置および電流検出器を提供する。
【解決手段】ΔΣ型ＡＤ変換器５１１がタイミング生成回路２０とＡＤ変換時間計測カウンタ２２１とＡＤ変換時間保持部２３１とＡＤ変換データセレクタ２４１とＡＤ変換完了信号セレクタ２５１を備え、ＡＤ変換データ生成部が１８１，１８２，・・・，１８ｍと複数チャネル並列化され、１チャネルあたりのディジタル信号のサンプリング回数を増やす。 （もっと読む）

【課題】ΔΣ型Ａ／Ｄ変換器の長所を備え、且つアナログ部品への精度要求の低い低コストのＡ／Ｄ変換器を提供する。
【解決手段】入力アナログ信号とフィードバック信号との差分信号を生成する差分器と、前記差分信号を積分する積分器と、基本クロックを分周して得られる変換クロックに同期して、前記積分器の出力レベルに応じたデューティを有するパルス信号を生成するレベル／デューティ変換器と、前記基本クロックに同期して、前記パルス信号をオーバーサンプリングするオーバーサンプラと、前記オーバーサンプラの出力信号のデューティに応じたレベルを有する信号を前記フィードバック信号として前記差分器に出力するデューティ／レベル変換器と、前記オーバーサンプラの出力信号に対してデューティ／レベル変換処理及びデシメーションフィルタリング処理を行うデジタルフィルタとを備える。 （もっと読む）

【課題】複数の入力アナログ信号に対応する複数の入力部を備える構成を採用した場合に、フィルタを用いて特定周波数成分を除去するに当たって、コスト削減を図ることが可能な信号処理装置を提供する。
【解決手段】複数の入力アナログ信号に対応する複数の入力部で前記入力アナログ信号をデジタル信号に各々変換し、前記デジタル信号を演算部に受け渡して所定の信号処理を行う信号処理装置において、前記入力部及び演算部は、特定周波数成分を共同して所定量だけ減衰させるフィルタを各々備える。 （もっと読む）

【課題】復号後における量子化雑音の周波数特性を適切に制御する。
【解決手段】予測フィルタ決定部１３０は、減算部１２０により生成される予測残差信号に基づいて最適な予測フィルタ係数を決定して、予測フィルタ１１０および２３０に設定する。ＬＰＣ分析部１８０は、線形予測分析によって推定される入力音声信号のスペクトル包絡情報に基づいて線形予測フィルタ係数を生成する。線形予測フィルタ２２０は、予測フィルタ１１０における予測フィルタ係数とは異なる線形予測フィルタ係数と、フィルタ調整部１７０からの調整パラメータとに基づいて演算処理を行う。フィードバック演算部２００において、予測フィルタ２３０は、予測フィルタ１１０によって変調される量子化雑音の周波数特性を平坦な特性にする。加算器２１０および線形予測フィルタ２２０は、全極モデルに基づく線形予測フィルタを構成する。 （もっと読む）

【課題】複数の磁気センサを有した磁気計測装置におけるΔΣ型ＡＤＣの回路規模を抑制する。
【解決手段】ΔΣ変調器２２は、複数の磁気センサ８のうち所定の入力切換周期で切り換えて選択される１つからのセンサ信号を入力されΔΣ変調する。デジタルフィルタ２４は、ΔΣ変調器２２にて周期Ｔでオーバーサンプリングされたデータに基づいて計測データを生成する。デジタルフィルタ２４はカウンタ３４を有する。カウンタ３４は、選択された磁気センサ８について、周期Ｔ毎に入力されるデータを累積加算して計測データを生成して出力し、次に選択される磁気センサ８に対しては前回の磁気センサ８についての計数値をリセットして新たな累積加算を開始する。 （もっと読む）