【課題】 本発明の課題は、電流源の設定電流が小さい場合でも高精度な遅延時間を得ることができる遅延回路及び発振回路を提供することである。
【解決手段】 電流値が設定可能な電流源（Ｉ１）と、電流源によって充電されるコンデンサ（Ｃ１）と、コンデンサに蓄積されたの電荷を放電するスイッチング素子（Ｍ１〜Ｍ１０）と、コンデンサの充電電圧と基準電圧とを比較するコンパレータ（ＣＭＰ１）とを備え、スイッチング素子がオフしてコンデンサの充電を開始し、コンデンサの電圧が基準電圧に達するまでの時間を遅延時間として出力する遅延回路において、電流源の設定電流値が小さい場合は、スイッチング素子のリーク電流を少なくしている。 （もっと読む）

【課題】本発明は、消費電力を抑えつつ位相補償を実現したｇｍ−Ｃ型のフィルタを提供することを目的とする。
【解決手段】フィルタ回路は、入力電圧を電流に変換して出力する電圧電流変換器と電圧電流変換器の出力に結合された容量とを各段が含み、容量に充電された電圧を各段の出力として次段に供給する複数段の積分器と、複数段の積分器の少なくとも一段の出力を最終出力端にフィードフォワード結合する容量を含むことを特徴とする。 （もっと読む）

装置（４０）はフィルタリングされていない電圧（Ｖ＿ｕｎｆｉｌ）を印加するための電圧入力部（４９）と、電流源からバイアス電流（Ｉｂ）を受け取るための電流入力部（４８）とを備える。装置（４０）は、共通出力ノード（５０）と前記電圧入力部（４９）との間に配置されて、第１の電流ミラー（４４）と第２電流ミラー（４３）とを有する差動フィルタリング抵抗回路をさらに備える。バイアス電流（Ｉｂ）を前記第１の電流ミラー（４４）にミラーリングするための第１のミラー回路（４２）と、電流（Ｉｘ）を前記第２の電流ミラー（４３）にミラーリングするための第２のミラー回路（４１）とが使用される。フィルタ・コンデンサ（５１）は、装置（４０）の出力側に配置され、前記フィルタ・コンデンサ（５１）は一方の側が前記出力ノード（５０）に接続され、他方の側がグランドに接続される。装置（４０）は前記共通出力ノード（５０）でフィルタリングされた出力電圧（Ｖ＿ｆｉｌ）を供給する。
（もっと読む）

【課題】 より簡単な構成で、スイッチング時のノイズ発生を低減することができるアクティブ回路を提供する。
【解決手段】 交流−直流化電源の出力電圧が入力され、該出力電圧のノイズ成分を低減した電圧を出力するアクティブフィルタ回路であって、第１インダクタと、スイッチング用トランジスタとを含むスイッチング回路と、第１インダクタに流れる電流量の変化に応じて、電圧が誘起する位置に設けられている第２インダクタを有し、第２インダクタに誘起する電圧が０Ｖ以下になった場合に、トランジスタをオンに切り換えるゲート駆動信号を出力する制御回路と、を備え、トランジスタがオンに切り換えられてから、第１インダクタに流れる電流量が０Ａより高くなる前に、トランジスタのドレイン・ソース間電圧Ｖｄｓが０Ｖとなるように、交流−直流化電源の出力電圧に対して、スイッチング回路の出力する電圧が設定されていることを特徴とする。 （もっと読む）

【課題】ＳＣＦを用いて構成されるＬＰＦにおいて、ＳＣＦの後段にノイズ除去用のＬＰＦを設けることなく、ＳＣＦで発生するノイズを軽減する。
【解決手段】ＬＰＦ１０は、対象信号ｆ_ｉｎから高域成分を除去して出力信号Ｓ_１１を出力するＳＣＦ１１と、対象信号ｆ_ｉｎから高域成分を除去して出力信号Ｓ_１２を出力するＳＣＦ１２と、出力信号Ｓ_１１，Ｓ_１２を互いに減算し、得られた信号を出力する減算部１３とを備える。出力信号Ｓ_１１，Ｓ_１２は、それぞれ、対象信号ｆ_ｉｎから高域成分が除去された通過信号に、各ＳＣＦで発生したノイズＳｎ_１１，Ｓｎ_１２が重畳されてなる。ＳＣＦ１１，１２は、各通過信号が互いに逆相となり、各ノイズＳｎ_１１，Ｓｎ_１２が互いに同相となるように構成され、減算部１３の減算によりノイズＳｎ_１１，Ｓｎ_１２が互いに打ち消し合う。 （もっと読む）

【課題】高い周波数でも容量性を維持できる帯域幅を改良したキャパシタンス乗算器を得る。
【解決手段】フィルター回路やループ周波数補償回路などのように、より大きなキャパシタンス値が必要な場合に、必要なダイエリアを縮小できるモノリシックキャパシタンス乗算回路である。電流ミラー/カスケード装置構成によって、乗算コンデンサーの実効直列抵抗を低減する。この結果、乗算回路トポロジーが、従来のキャパシタンス乗算回路よりも帯域幅を改良する。 （もっと読む）

【課題】差動制御電圧に動作不能電圧域がなく、これを電圧制御遅延回路や電圧制御発振回路等に使用する場合には、これらの安定動作を確保することができるようにした可変遅延回路を提供する。
【解決手段】ドレインをトランジスタＴ３のドレインに接続し、ソースをトランジスタＴ３のソースに接続し、ゲートを反転制御電圧入力端子５に接続したトランジスタＴ１２を設ける。好適には、更に、正帰還用の差動回路１１のトランジスタＴ４〜Ｔ６の相互コンダクタンスを初段の差動回路１６のトランジスタＴ１〜Ｔ３より小さくする。 （もっと読む）

【課題】 減衰量の変化範囲においても歪みの発生が少ない可変減衰回路を提供する。
【解決手段】 入力端子１１と出力端子１２との間に縦続接続して介挿された二つのスイッチ素子１３、１４と、スイッチ素子１３、１４の出力端子１２側の一端をグランドにシャントする充電コンデンサ１５、１６とを備え、スイッチ素子１３、１４にそれぞれ放電抵抗１７、１８を並列接続し、スイッチ素子１３、１４を減衰量に対応した繰り返し周波数でオン／オフすることで信号を断続し、オン時に信号の電圧を充電コンデンサ１５、１６に充電し、オフ時に放電抵抗１７、１８で放電した。 （もっと読む）

トランスコンダクタンスセルが開示されている。トランスコンダクタンスセルは片端接地の(single-ended)ものであってもよいし、あるいは差動のものであってもよい。トランスコンダクタンスセルは同調可能な劣化回路を備えることができる。同調可能な劣化回路は直列接続された複数の電界効果トランジスタを有することができ、該電界効果トランジスタのそれぞれは同調電圧を受けるよう構成されたゲートを有する、 （もっと読む）

【課題】
大信号が入力された場合でも、スプリアス特性が悪化せず、入力インピーダンスが変動しない入力回路を提供すること。
【解決手段】
本発明にかかる入力回路は、入力端子４と、出力端子５と、入力端子４とＧＮＤ端子１との間に接続され、入力インピーダンスを調整する抵抗素子Ｒ１と、出力端子５と電源端子２との間に接続され、所定の電流を生成するＭＯＳトランジスタＭＰ２と、ＭＯＳトランジスタＭＰ２と出力端子５との間の電位を所定の電位に制御するＭＯＳトランジスタＭＰ３及びＯＰアンプＡＭＰ１と、を備えるものである。 （もっと読む）

本発明は、インピーダンス整合回路によって利用できる負荷のインピーダンスの検出回路及び方法に関する。インピーダンス整合回路は、インピーダンスをそれに応じて調節するのに複雑なアルゴリズムを必要とする。この複雑さは、１つには、反射係数の位相が０°〜３６０°の全範囲にわたって知られていないということに起因していることが判明した。直角位相検出器が、位相全体に関する情報を提供するよう用いられる。
（もっと読む）

【課題】温度ドリフトが存在せず、外部からの抵抗値の調整が不要である抵抗素子を得ること。
【解決手段】この発明は、基準抵抗２からの電流とＭＯＳトランジスタ３からの電流とを積分する積分器９からなるマスター回路１１と、ＭＯＳトランジスタ５からなるスレーブ回路１２とを備えている。ＭＯＳトランジスタ３およびＭＯＳトランジスタ５の各ゲートに積分器９の出力をそれぞれ印加させ、ＭＯＳトランジスタ３とＭＯＳトランジスタ５が同様または同じ比率の抵抗素子として動作させるようになっている。 （もっと読む）

【課題】
終端抵抗の抵抗値の調整誤差分が、出力電圧に影響を与えることのない終端抵抗調整回路を提供する。
【解決手段】
送信回路の出力端に接続され、供給される制御信号に応答して、前記出力端の終端抵抗値を特定する終端抵抗生成部と、前記制御信号に応答して、前記送信回路に供給される基準電流を生成する基準電流補正部とを有する終端抵抗調整回路を構成する。その終端抵抗調整回路は、さらに、外部素子の抵抗値に対応する第１基準電流を生成する第１基準電流生成部と、内部抵抗の抵抗値に対応する第２基準電流を生成する第２基準電流生成部と、前記第１基準電流と前記第２基準電流とに基づいて前記制御信号を生成する終端抵抗制御部とを具備する。 （もっと読む）

【課題】従来のアクティブバラン回路では周波数が高くなるほど出力位相誤差が増加し、広帯域の回路の実現が困難であった。本発明においては、この位相誤差特性の劣化を防ぎ、広帯域で位相差１８０度を確保可能なアクティブバラン回路の実現を目標とした。
【解決手段】互いに１８０度の位相差出力を有するアクティブバラン回路の出力の一方に、容量素子を接続することにより位相誤差の補償を行う構成とした。これにより広帯域アクティブバラン回路を実現した。 （もっと読む）

本発明は、トランスコンダクタ回路に関し、特に、単一端子トランスコンダクタ回路（５０）、平衡トランスコンダクタ回路及び無線通信機内での使用に適したフィルターに限られない。単一端子トランスコンダクタ（５０）は、入力（５４）及び出力（５５）を備えたインバーター（５１）を有する。抵抗性要素（５８）は、入力（５４）及び出力（５５）の間に接続される。
（もっと読む）

【課題】 ＭＩＭコンデンサやＰＩＰコンデンサを用いて構成する場合より小さい面積で、しかも出力電圧が変動した場合でもフィルタ特性などが変化することのないフィルタ回路を提供する。
【解決手段】 ＭＯＳトランジスタ２のソースＳとドレインＤをバックゲートＢＧに接続し、このバックゲートＢＧとゲートＧとの間を利用したフィルタ回路であって、ＭＯＳトランジスタ２のゲートＧとバックゲートＢＧとの間に与えらえる電圧の絶対値が、しきい値より大きくなるように、ＭＯＳトランジスタ２のゲートＧに与えられる電圧レベルに応じて、ＭＯＳトランジスタ２のバックゲートＢＧに印加する電圧レベルを切り替える切替回路１０を備えるようにした。 （もっと読む）

【課題】 終端抵抗としてトランジスタを使用する終端回路の整合特性を向上させる。
【解決手段】 Ｐチャネル型ＭＯＳトランジスタ１１ａとＮチャネル型ＭＯＳトランジスタ１１ｂとの並列接続を伝送線路１０２と電源線１０３との間に備え、Ｐチャネル型ＭＯＳトランジスタ１１ｃとＮチャネル型ＭＯＳトランジスタ１１ｄとの並列接続を伝送線路１０２とグランド線１０４との間に備える。そして、これら全てをオンとしたときのオン抵抗によってテブナン終端を形成する。 （もっと読む）

【課題】 直流レベルで６０ｄＢ程度の積分器ゲインを確保できる集積回路化されたトランスコンダクタンスアンプを提供する。
【解決手段】 Ｐチャネル型のＭＯＳＦＥＴＭ７，Ｍ８のドレインにはそれぞれ同じＰチャネル型のＭＯＳＦＥＴＭ７Ａ，Ｍ８Ａが接続され、これらのＭＯＳＦＥＴＭ７Ａ，Ｍ８Ａのゲートが共通に接続されるとともに、このＭＯＳＦＥＴＭ７ＡのドレインがＮチャネル型のＭＯＳＦＥＴＭ５Ａを介してＭＯＳＦＥＴＭ５のドレインと接続されている。ＭＯＳＦＥＴＭ８Ａのドレインは、出力端子１２に接続されるとともに、Ｎチャネル型のＭＯＳＦＥＴＭ６Ａを介してＭＯＳＦＥＴＭ６のドレインと接続されている。また、キャパシタＣ２，Ｃ３はＭＯＳＦＥＴＭ３，Ｍ４のゲート−ソース間容量を増加させ、発振を防止するために接続されている。 （もっと読む）

【課題】回路の消費電力を減らし、かつ回路規模の小さいアクティブフィルタの周波数調整回路を提供する。
【解決手段】積分回路１３は、周波数調整回路１１の制御対象のｇｍＣフィルタの相互コンダクタンス増幅器２１とバイアス回路２２及び可変容量回路２３と同一の回路で構成されている。デジタル制御回路１６は、積分回路１３の入力信号と出力信号から得られる直流電圧を比較して、電圧差に応じたデジタルデータを可変容量回路２３に出力して容量値Ｃを変化させる。これにより、積分回路１３のカットオフ周波数が基準周波数と一致、もしくは比例するように調整される。 （もっと読む）

【課題】 負性容量回路内のループ利得を減少させ、不要な発振条件を満足させないようにした負性容量回路を得ること。
【解決手段】 ソース接地した２つのＦＥＴの第１のＦＥＴ１ａのゲート端子と第２のＦＥＴ１ｂのドレイン端子の間に減衰器４ａが直列に挿入接続され、第１のＦＥＴ１ａのドレイン端子と第２のＦＥＴ１ｂのゲート端子の間に減衰器４ｂが直列に挿入接続され、第１のＦＥＴ１ａのドレイン端子には一端が接地されたインダクタが接続され、第２のＦＥＴ１ｂのドレイン端子には一端が接地された負荷が接続されている。 （もっと読む）