【課題】ＰＬＬ回路が出力するクロック信号におけるジッタ成分を簡単な回路構成によって低減する。
【解決手段】半導体集積回路装置１は、基準周波数信号ＳＧを入力する入力端子１０と、入力端子１０に接続され、基準周波数信号ＳＧを通過させるバンドパスフィルタ回路２０と、バンドパスフィルタ回路２０の出力信号をＣＭＯＳインバータ回路ＩＮＶ２を介して基準信号として入力するＰＬＬ回路３０と、を備える。入力端子１０には、半導体集積回路装置１の外部に実装される水晶発振器等によって生成される基準周波数信号ＳＧが供給される。バンドパスフィルタ回路２０は、入力端子１０に供給される信号に対し、基準周波数信号ＳＧの周波数以外の帯域成分を制限して基準信号をＰＬＬ回路３０に供給する。ＰＬＬ回路３０は、基準周波数信号ＳＧを基準信号として動作する。 （もっと読む）

【課題】チップ面積を縮小させ、電力効率を向上させた差動単相変換回路を提供すること。
【解決手段】差動単相変換回路１は、ソースフォロア増幅器１０とソース接地増幅器２０から構成される。ソースフォロア増幅器１０は、差動信号の非反転信号ＩＮを同相のまま出力する。ソース接地増幅器２０は、差動信号の反転信号ＩＮＸを反転させて、非反転信号ＩＮと同位相にする。点Ａにおいて、共に同相の２つの差動信号ＩＮ、ＩＮＸが加算されて単相信号ＯＵＴとして出力される。 （もっと読む）

【課題】帯域制限フィルタの周波数特性を所望の特性に精度良く合わせる。
【解決手段】帯域制限フィルタ１６は、受信周波数に対応し周波数特性選択信号１８によって中間周波数信号の帯域を変更して制限するフィルタ回路であり、複数の容量可変回路を含み、この容量可変回路によって周波数特性が設定されるように構成される。周波数特性調整回路１７は、容量可変回路に含まれる容量素子と同一プロセスで形成される半導体集積回路装置に含まれる容量素子の容量値に基づいて生成される周波数特性微調整信号２３を出力し、帯域制限フィルタ１６における内部回路のパラメータ、例えばトランジスタ特性、容量値のばらつきによる変動を補正し、帯域制限フィルタ１６の周波数特性を所望の特性に微調整する。 （もっと読む）

【課題】Ｓｉ基板上で、線形な減衰制御特性、優れたノイズ特性をもったばらつきに強い可変減衰回路を提供する。
【解決手段】信号入力端子４０４と信号出力端子４０５とを結ぶ信号ラインに直列に可変減衰用ＭＯＳＦＥＴ４１１を有する信号減衰部４００と、可変減衰用ＭＯＳＦＥＴ４１１のゲート電位を制御し減衰量を調整する減衰量制御回路部４０１と、可変減衰用ＭＯＳＦＥＴ４１１にソースバイアスを与えるためのソースバイアス回路部４０２とを有している。ソースバイアス回路部４０２はバイアス用ＭＯＳＦＥＴを有し、バイアス用ＭＯＳＦＥＴのソース電位が減衰用ＭＯＳＦＥＴのソース電位に与えられる。また、可変減衰用ＭＯＳＦＥＴ４１１のバックゲートと基板間に抵抗４２４を付加し、ゲートと接地端子間に容量４０３を付加し、ソースバイアス回路部と接地端子間に容量４２５とスイッチ４２６を付加している。 （もっと読む）

【課題】半導体集積化に適した、ＲＦチューナ用トラッキングバンドパスフィルタ装置、システム及び方法を提供する。
【解決手段】フィルタ１００は、トランジスタ１０６のエミッタに接続される直列同調ＬＣネットワーク（ＳＴＬＣＮ）１１０、抵抗１３４、及びトランジスタ１０６のコレクタに接続される並列同調ＬＣネットワーク（ＰＴＬＣＮ）１３８、抵抗１４２等から構成され、ＳＴＬＣＮ１１０及びＰＴＬＣＮ１３８は、スイッチ容量アレイ、スイッチ誘導アレイからなり、抵抗は可変抵抗やスイッチ抵抗アレイからなり、スイッチ容量アレイ、スイッチ誘導アレイ、可変抵抗やスイッチ抵抗アレイは、アレイ選択制御１２４により制御される。 （もっと読む）

【課題】高速信号に対し遅延時間を連続的に調整可能な信号遅延回路を提供すること。さらに、電源電圧が低い場合でも、遅延時間の変動を抑制できる回路を提供すること。
【解決手段】信号遅延回路１は、第１のインバータ回路１０１と、その出力端子に接続する第２のインバータ回路１０２と、第２のインバータ回路の出力端子からその入力端子に至る帰還回路１０５を備える。帰還回路の帰還量を制御することで、第１のインバータ回路の遅延時間を調整する。ここに、帰還回路はＭＯＳトランジスタ１０６で構成し、ＭＯＳトランジスタのゲート電圧を制御することで遅延時間を調整する。また、電源電圧の変動に応じて帰還量を調整し、信号遅延回路の遅延時間の変動を抑制する。 （もっと読む）

【課題】低電圧動作に適し、動作周波数レンジが広げられ、安定動作が得られ、位相ノイズやジッタの低減を図れる。
【解決手段】電圧可変容量回路は、電圧可変容量手段としてのＮＭＯＳ４２と、ＮＭＯＳ４２のドレインにソース電位と異なる電位を供給するための電位供給部４１とから構成されている。ＮＭＯＳ４２のゲート４２ｇと接地端子ＧＮＤとの間に発生する等価容量Ｃｇを可変できる電位範囲や、変化の傾きを電気的・回路設計的に調整することが可能となる。更に、電圧制御端子ＶＣに印加する制御電位ｖｃに対して等価容量Ｃｇは単調に変化し、制御電位ｖｃの有効な電位範囲は拡大する。前記電圧可変容量回路をＶＣＯに用いることで、ＶＣＯの発振周波数ｆは、電圧制御端子ＶＣに印加する制御電位ｖｃによって、制御できる。 （もっと読む）

【課題】光ディスク装置のアナログフロントエンド処理において、ノイズを増加させることなく、バンドパスフィルタの位相改善を行う。
【解決手段】位相補正回路１１，１２は、トランジスタ２４，２５、抵抗２８，２９、ならびに定電流源３２からなる差動信号ＶＩＮを増幅するアンプ部と、トランジスタ２２，２３、静電容量素子２６，２７、および定電流源３０，３１からなる差動信号ＶＩＮの位相を進め、高周波帯域をブーストする位相補正部とから構成されている。差動信号ＶＩＮの位相進めは、静電容量素子２６，２７の静電容量値、またはトランジスタ２２，２３のトランジスタサイズ（ゲートサイズ）を任意に可変することにより、バンドパスフィルタ１９に入力される信号の位相が略０°となるように設定する。 （もっと読む）

【課題】ダイナミックレンジを制限する寄生キャパシタンスを持ち込まず、挿入損失の低い無線周波数信号の減衰回路を提供する。
【解決手段】無線周波数のためのスイッチ（６００）は、可変分路要素と直列伝達要素とを含む。可変分路要素及び直列伝送要素のインピーダンスは、入力端子（ＩＮ）における減衰回路のインピーダンスがすべての減衰レベルについて公称値となるように選定されており、これにより、高周波数における低損失が実現される。 （もっと読む）

【課題】精度の高い移相を行うことが可能な移相器を提供する。
【解決手段】入力信号Ｖｉｎ１と、入力信号Ｖｉｎ１の移相量を規定する第１デジタル制御信号Ｃ１［０：Ｎ−１］とが入力され、入力信号Ｖｉｎ１と、第１デジタル制御信号Ｃ１［０：Ｎ−１］に基づいて算出される乗算値とを乗算して第１出力信号を出力する第１乗算部１０４と、入力信号Ｖｉｎ１と位相が直交する直交入力信号と、移相量を規定する第２デジタル制御信号Ｃ２［０：Ｎ−１］とが入力され、直交入力信号と、第２デジタル制御信号Ｃ２［０：Ｎ−１］に基づいて算出される乗算値とを乗算して第２出力信号を出力する第２乗算部１０８と、移相量に対応する第３デジタル制御信号Ｃ３［０：１］に基づいて、第１出力信号と第２出力信号との加算、または、減算を行う加減算部１１０とを備える移相器が提供される。 （もっと読む）

【課題】遅延時間を所望の値に容易に設定することが可能な遅延回路を提供する。
【解決手段】遅延回路１００は、入力端子１に入力が接続された第１のインバータ３と、この第１のインバータ３の出力に一端が接続された抵抗４と、この抵抗４の他端と接地電位ＶＳＳとの間に接続された容量５と、抵抗４の他端に入力が接続され、出力端子２に出力が接続された第２のインバータ６と、を備える。第２のインバータ６は、切り替え可能な２つの異なる回路しきい値を有する。 （もっと読む）

【課題】ＭＯＳトランジスタにより構成されるトランスコンダクタンス回路のトランスコンダクタンスの可変域を大きくする。
【解決手段】トランスコンダクタンス装置１が、第１のトランスコンダクタ１１と第２のトランスコンダクタ２１が逆相となるように並列接続される。このため、前記トランスコンダクタ回路１のトランスコンダクタンスは、前記第２のトランスコンダクタ２１に供給するバイアス電流を増加させれば下げることができる。 （もっと読む）

【課題】低価格で校正時間が短いＲＣキャリブレーション回路を提供する。
【解決手段】このＲＣキャリブレーション回路では、基準クロック信号ＲｅｆＣＬＫを２分周して分周信号ＶＩＮを生成し、分周信号ＶＩＮの立ち上がりエッジに応答してキャパシタを充電し、キャパシタの端子間電圧ＶＯＵＴが基準電圧Ｖｒｅｆを超えたとき、基準クロック信号ＲｅｆＣＬＫのレベルに応じてカウント値Ｃ１〜ＣＮが増加または減少し、カウント値Ｃ１〜ＣＮによってＲＣフィルタ回路およびＲＣリファレンス回路３の時定数を制御する。したがって、従来の遅延器７５やラッチ回路７６が不要となる。 （もっと読む）

【課題】ＯＣＤ機能を有する半導体集積回路に対して、外部伝送路のシリーズ抵抗の有無に関わらず、ＯＣＤ機能を実現する。
【解決手段】比較回路３０と、インピーダンス制御回路３２とを具備する出力インピーダンス調整回路を用いる。比較回路３０は、第１伝送路２４−３６−３９の第１出力と第１伝送路を模擬する第２伝送路４１−２５−４０の第２出力とを比較する。ここで、第１伝送路は、外部半導体集積回路２に設けられ、出力インピーダンス調整対象の第１出力回路２４を含む。第２伝送路は、設定された出力インピーダンスを有し、第１出力回路２４を模擬する第２出力回路４１を含む。インピーダンス制御回路３２は、比較回路３０の比較結果に基づいて、第１出力と第２出力とが等しくなるように、第１出力回路２４の出力インピーダンスを調整する制御信号を外部半導体集積回路２へ出力する。 （もっと読む）

【課題】回路面積が縮小されたインピーダンス制御装置を提供できる。
【解決手段】本発明による半導体装置は、制御対象回路１０に含まれる第１のトランジスタＰ１に対応して形成される第１のレプリカトランジスタＰ２と、第１のトランジスタＰ１に第１の基板バイアス電圧Ｖ_ｂ１を供給し、制御対象回路１０におけるインピーダンスを制御する第１の基板バイアス制御回路２０とを具備する。第１の基板バイアス電圧Ｖ_ｂ１は、第１のレプリカトランジスタＰ２を介して第１の基板バイアス制御回路２０に帰還され、制御対象回路１０の出力インピーダンスを制御する。 （もっと読む）

【課題】減衰器、移相器の動作制御に用いられ、減衰量および移相量を切替えるのに制御電圧が１つで済むことより、ＩＣの小型化、低コスト化が可能なスイッチ回路を提供する。
【解決手段】スイッチ回路は、回路部１、２と、抵抗Ｒ１１〜Ｒ１４、ＲＴ０と、キャパシタＣ１、Ｃ２と、ＮＭＯＳトランジスタＴ０とから構成されている。また、ＲＦ入出力端子Ｖｉｏ１、Ｖｉｏ２から信号の入出力が行われる。Ｖｒｅｆは基準となる電位であり、定電位に保持されている。また、不図示の制御手段により制御電圧Ｖｃを変える事によりＮＭＯＳトランジスタＴ０のドレインーソース間抵抗が制御される。 （もっと読む）

【課題】ジャイレータのソースやゲートの電位の収束性を向上させ、かつ、Ｑの温度補償が可能なＣＭＯＳアクティブインダクタを提供する。
【解決手段】 本発明のＣＭＯＳアクティブインダクタは、一方の差動増幅回路Ｍ_１、Ｍ_２の各ゲートと他方の差動増幅回路Ｍ_３、Ｍ_４の各ドレインとを極性反転したジャイレータ４１０と、インダクタンス値を定める参照電流を制御する参照電流源４１２と、参照電流のカレントミラーにより、ジャイレータの各ソースにバイアス電流を供給する第１電流源回路４１４と、基準電圧を生成する基準電圧源４２２と、ジャイレータの各ソースの同相電位を基準電圧と比較する比較器４２４と、比較器の出力をフィードバックした電流のカレントミラーによりジャイレータの各ドレインにバイアス電流を供給する第２電流源回路４２６と、を備えることを特徴とする。 （もっと読む）

【課題】非線形的な電荷転送動作およびＦＥＴドレイン電圧Ｖ_５の変化という２つの誤差要因による影響が大幅に低減されている電荷転送回路を提供する。
【解決手段】入力電荷を保持する入力電荷保持素子５１と、出力電荷を保持する出力電荷保持素子５３と、入力端子５４、出力端子５５およびゲート端子５７を有する電荷転送素子５２であって、入力端子５４は、入力電荷保持素子５１からの電荷を受け取るように連結されおり、出力端子５５は、ゲート端子５７に印加される電荷転送制御信号によって制御されて出力電荷保持素子５３に電荷を提供するように、連結されている、電荷転送素子５２と、入力電荷保持素子５１に連結されている入力端子、および、電荷転送素子５２のゲート端子５７に連結されている出力端子を有し、電荷転送制御信号を提供する増幅器５６，５８とを備える。 （もっと読む）

【課題】特定された周波数であるが、異なる入力位相を有する幾つかの入力信号の加重重ね合せによる制御信号に依存する位相と、特定した周波数を有する電気出力信号を発生させるに際し、その態様を特定し、それによりより高い線形性条件を充足することを可能とする。
【解決手段】各々が制御信号ｘ、ｘ＊により調節され、入力信号ｓ１、ｓ２及びｓ１＊、ｓ２＊のうちの各１つが供給される調節可能なトランスコンダクタンス段の並列スイッチングに対して位相補間を使用する。第一入力ｓ１の位相と、第二入力ｓ２の位相との間に存在しており、その第二位相が位相差分大きいものである位相Ｐを具備する出力信号ｓｏｕｔを発生する場合に、第一入力ｓ１及び第二入力ｓ２、及び２つの更なる入力信号ｓ１＊、ｓ２＊が加重した態様で重ね合わされ、後者が前者に対し位相差分の半分だけ位相シフトされている。 （もっと読む）

【課題】小さな回路規模で、フィルタの周波数特性を精度よく調整できる自動調整機能付きフィルタを実現する。
【解決手段】基準信号発生器１０１から出力される基準信号を５次ＬＰＦ１０２と位相比較器１０３に入力し、位相比較器１０３にはさらに５次ＬＰＦ１０２の出力信号を入力する。フィルタ調整の開始時において、５次ＬＰＦ１０２の周波数特性は、その周波数特性が該フィルタの通過帯域となるように設定されている。また、位相比較器１０３は、上記基準信号と５次ＬＰＦ１０２の出力信号との位相差を検出し、５次ＬＰＦ１０２の周波数特性は、検出された位相差が減少する方向へ変化させられ、該位相差が０となった状態でその周波数特性が保持される。 （もっと読む）