【課題】 従来は、インピーダンスの整合を適切なタイミングで行うことにより、ノイズの影響を受けにくくする方法については考慮されていない。
【解決手段】 インピーダンス整合のための基準となる抵抗値を有する外部抵抗器２６０，２６１と、外部抵抗器が接続された端子の出力インピーダンスを、その外部抵抗器の抵抗値に対応して整合させるインピーダンス整合回路と、インピーダンス整合回路でインピーダンス整合を行わせるか否かを制御する制御信号２８０を生成する信号生成回路とを有する。 （もっと読む）

【課題】回路規模を縮減するインピーダンス調整回路の提供。
【解決手段】外付抵抗３と、被調整抵抗５のレプリカをなすレプリカ抵抗４の抵抗値の大小を比較するコンパレータ２と、抵抗制御回路１０と、を備え、抵抗制御回路１０は、コンパレータ２での比較結果に基づきカウント値をアップ・ダウンしレプリカ抵抗への制御信号を出力するレプリカ抵抗制御カウンタ１１と、被調整抵抗５へ与える制御信号を保持する被調整抵抗制御信号保持回路１２と、前記カウンタの状態と、前記保持回路の出力を入力し、レプリカ抵抗制御カウンタ１１のカウント状態と被調整抵抗制御信号保持回路１２の出力（Ｙ）との値の差（｜Ｘ−Ｙ｜）が予め定められた所定範囲内にあるときは、被調整抵抗制御信号保持回路１２の出力（Ｙ）を被調整抵抗制御信号保持回路（１２）への入力（Ｚ）として供給する監視回路１３を備えている。 （もっと読む）

【課題】容量素子の小型化を図る低域ろ波回路（ループフィルタ）において、容量素子としてＭＯＳ容量を使用した場合の電圧依存によるＰＬＬ応答特性のばらつきと、ＭＯＳ容量として薄膜ゲートトランジスタを使用した場合のゲートリーク電流によるジッタ特性の劣化を抑制する。
【解決手段】ループフィルタは、第１の容量素子３１と、この容量素子３１に直列に接続された抵抗素子３２及び第２の容量素子３３とを備える。前記第１の容量素子３１の一端に接続された第１の入力端ＩＮ１に第１の電流（Ｉｐ／１０）を与え、前記第１の容量素子３１の他端に接続された第２の入力端ＩＮ２に第２の電流（Ｉｐ／１０）を与えることにより、第１の容量素子３１の小型化が図られる。前記抵抗素子３２に直列に接続された可変電圧電源３５は、電圧制御端子３６から、第１の容量素子３１の両端の印加電圧が一定になるように制御される。 （もっと読む）

【課題】
本発明は、誘導結合(inductive coupling)送受信装置に関する。
【解決手段】
本発明の一実施例による誘導結合送受信装置は、データを送信及び/又は受信する誘導結合送受信器と、前記誘導結合送受信器に接続されたインダクタ(inductor)と、前記誘導結合送受信器及び前記インダクタに接続されて前記インダクタのインダクタンス(inductance)変化を補償する共振補償装置を含む。 （もっと読む）

【課題】出力端子に高電圧が入力された場合でもその影響をより少なくするとともに、広帯域なアイソレーション特性を持つ広帯域分配器を提供する。
【解決手段】入力端子１に一端が接続された第１の容量５と、前記第１の容量の他端にゲート端子が接続された第１のＦＥＴ６と、前記第１のＦＥＴのドレイン端子と第１の容量の一端の間に接続された第１のフィードバック回路４と、第１のＦＥＴのソース端子６Ｓとグランド間に接続された第１のソース回路７と、第１のＦＥＴのドレイン端子と第１の出力端子２間に接続された第２の容量８とからなる第１の増幅器と、前記入力端子と第２の出力端子３間に接続され、第３の容量１０、第２のＦＥＴ１１、第２のフィードバック回路９、第２のソース回路１２及び第４の容量１３からなる第２の増幅器と、第１のＦＥＴのソース６Ｓと第２のＦＥＴのソース１１Ｓ間に接続されたアイソレーション回路１４により構成される。 （もっと読む）

【課題】インピーダンスを十分な精度で調整する。
【解決手段】一端を電源Ｖｄｄに接続する抵抗１１、１２のそれぞれの他端をそれぞれ接続する端子１３、１４と、一端をスイッチ素子１７を介して端子１３に接続し他端を接地する可変抵抗素子１９と、一端をスイッチ素子１８を介して端子１４に接続し他端を可変抵抗素子１９の一端に接続する可変抵抗素子２０とを備える。スイッチ素子１７をオンとし、スイッチ素子１８をオフとし、可変抵抗素子１９の一端の電位が基準電圧となるように可変抵抗素子１９の抵抗値を調整し、調整された可変抵抗素子１９の抵抗値を維持して、スイッチ素子１７をオフとし、スイッチ素子１８をオンとし、可変抵抗素子２０の一端の電位が基準電圧となるように可変抵抗素子２０の抵抗値を調整する。 （もっと読む）

【課題】ＩＣチップ化が可能な無限移相器。
【解決手段】１．Ａの無限移相器１００においては、位相調整回路１０に高周波が入力され、位相が０以上π／４未満の任意量で変化される。４相発生回路２０では入力された高周波に対し、位相が一致した高周波、位相がπ／２、π及び３π／２進んだ高周波の４つが同時に生成される。ベクトル合成回路３０では、入力された４つの高周波のうちの１つが利得調整回路４０に出力されるか、位相がπ／２異なる２つの高周波のベクトル和が利得調整回路４０に出力される。利得調整回路４０では、ベクトル合成回路３０に入力された４つの高周波のうちの１つが出力された場合の利得を基準として、ベクトル合成回路３０に入力された４つの高周波のうちの２つの高周波の和が出力された場合の利得を１．５ｄＢ低くする。１．Ｂの無限移相器１５０は接続順序を替えたものである。 （もっと読む）

【課題】温度が変化しても中心発振周波数が安定している電圧制御発振器等を、簡単な構成で提供する。
【解決手段】入力信号Ｖｉに遅延量τｄを加えて出力信号Ｖｏとする遅延発生部１１と、遅延τｄを制御する遅延制御部１２とを備えている。遅延制御部１２は、遅延量τｄを調節する第一の制御信号としての制御信号Ｓ１を出力する遅延調節回路１３と、温度による特性変化を補償する第二の制御信号としての制御信号Ｓ２を出力する温度補償回路１４とを有し、制御信号Ｓ１と制御信号Ｓ２とを合成して得た第三の制御信号としての制御信号Ｓ３を遅延発生部１１へ出力することにより遅延量τｄを制御する。遅延制御部１２は、遅延調節回路１３と温度補償回路１４とを直列に接続することにより、制御信号Ｓ３を得ている。 （もっと読む）

【課題】キャパシタの一端が接地電位へ接続される集積化に適した周波数補償回路を提供する。
【解決手段】集積回路内部の周波数補償回路であって、基準電圧を受ける第１入力３１、入力電圧および入力電流を受ける第２入力３２、第１出力電流を出力する第１出力３３、および第２出力電流を出力する第２出力３４、３５、を含む相互コンダクタンス増幅器３０と、前記相互コンダクタンス増幅器３０の前記第２出力３４へ接続される補償回路と、を有し、前記第１出力３３は、前記第２入力３２へ接続される、周波数補償回路である。 （もっと読む）

本発明の実施形態は、電力レールと、接地レールとを含む、電力システム内のノイズを制御するシステムを提供する。システムは、電力レールと接地レールとの間でデカップリングコンデンサと直列に連結される、ＭＯＳトランジスタと、ＭＯＳトランジスタおよびデカップリングコンデンサと並列に電力レールに連結される、誘導パッケージング接続とを含む。ＭＯＳトランジスタ、デカップリングコンデンサ、および誘導パッケージング接続の組み合わせは、共振回路を形成する。動作中、システムは、電力レール上のＶ_ｄｄ信号中にノイズが存在するかを判定する。Ｖ_ｄｄ信号中に存在するノイズに基づき、システムは、他の周波数でのスイッチングノイズの不必要な増加を引き起こすことなく、共振回路の関心周波数（ω_{ｉｎｔｅｒｅｓｔ}）付近の周波数範囲内のノイズを低減するように、ＭＯＳトランジスタのインピーダンスを調整する。
（もっと読む）

【課題】アッテネータの減衰特性を電圧の値によって調整していたため、降圧回路などの電圧供給用回路が新たに必要となるアッテネータの回路規模が増大するとともに、熱雑音やショットノイズがアッテネータの出力信号に混入する。
【解決手段】直列接続された第１および第２回路と、これら第１および第２回路との間にシャント状に接続された第３回とを含むＴ型の二端子対網回路と、からなるアッテネータに対し、第１および第２回路の間に第３回路とは別にシャント容量を接続する。 （もっと読む）

【課題】低消費電力で動作可能であり、フィルタ特性がリコンフィギュアラブルである、チャージドメインフィルタ回路を提供すること。
【解決手段】所定の間隔でサンプリングされる第１の信号を出力する第１の信号出力手段と、第１の信号からサンプリング間隔のｎ倍（ｎは自然数）遅れて、かつ連続したタイミングでサンプリングされる第２の信号を出力する少なくとも１つの第２の信号出力手段と、第２の信号出力手段において時間的に後にサンプリングが行われる一つの第２の信号からサンプリング間隔のｎ倍遅れたタイミングでサンプリングされる第３の信号を出力する第３の信号出力手段と、第１の信号、第２の信号、および第３の信号を加算して出力する加算手段と、を含み、第１の信号出力手段と第２の信号出力手段とに備えられるサンプリングキャパシタの容量比を連続的にまたは離散的に可変とするチャージドメインフィルタ回路が提供される。 （もっと読む）

【課題】 簡易な構造を有するノイズフィルタ回路等を提供する。
【解決手段】 ノイズフィルタ回路（１０；６０）は、入力信号（ＩＮ）を入力するラッチ回路（１４；６４）を備える。ラッチ回路（１４；６４）は、第１および第２の論理演算回路（たとえば、ＮＡＮＤ回路）を含む。第１および第２のＮＡＮＤ回路のそれぞれにおいて、セット信号（Ｓ）またはリセット（Ｒ）信号を入力するＰ型トランジスタ（Ｐ１）の能力は、セット信号（Ｓ）またはリセット（Ｒ）信号を入力するＮ型トランジスタ（Ｎ１）の能力、および、このＮ型トランジスタ（Ｎ１）と直列に接続されるＮ型トランジスタ（Ｎ２）の能力（トータルな能力）より低い。ノイズフィルタ回路（１０；６０）は、ラッチ回路（１４；６４）からの出力信号（ＯＵＴ（ＸＱ；Ｑ））を入力する波形整形回路（１６）を、備えてもよい。 （もっと読む）

【課題】広い周波数レンジでフィルタのＱ値を所望の値に設定する。
【解決手段】フィルタ回路１は、入力電圧信号を電流信号に変換する可変トランスコンダクタンスｇｍ１と、可変トランスコンダクタンスｇｍ１の後段に結合されたＲＬＣタンクと３ａを備え、ＲＬＣタンク３ａは、互いに並列に結合された可変キャパシタＣ１と可変抵抗Ｒ１とインダクタＬ１とを有し、可変キャパシタＣ１のキャパシタンス値を、フィルタ回路１の周波数特性を示す中心周波数またはカットオフ周波数の２乗に反比例して設定する周波数チューニング回路７と、可変抵抗Ｒ１の抵抗値を、可変トランスコンダクタンスｇｍ１のトランスコンダクタンス値に反比例して設定するゲインチューニング回路８とをさらに備え、可変トランスコンダクタンスｇｍ１のトランスコンダクタンス値は、中心周波数またはカットオフ周波数に依存した値に設定される。 （もっと読む）

【課題】基準精密抵抗器と、第１のＦＥＴのゲートが第２のＦＥＴのゲートに結合されている第１のＦＥＴおよび第２のＦＥＴと、第１のＦＥＴに接続されコンデンサ電圧を発生させるフィルタ・コンデンサとを含む位相ロック・ループ回路内のループ・フィルタが提供される。
【解決手段】コンデンサ電圧は、第１のＦＥＴのソース、第２のＦＥＴのソース、および仮想グラウンドとして機能する基準精密抵抗器の底部に印加される。フィルタ・コンデンサによって生成されるコンデンサ電圧は、第２のＦＥＴが集積精密抵抗器の特性を含むように、第２のＦＥＴのバイアス点を設定する。第２のＦＥＴによって生成される所定の電圧は、第１のＦＥＴのゲートに印加されて、第１のＦＥＴが集積精密抵抗器の特性を含むように、第１のＦＥＴのバイアス点を設定する。 （もっと読む）

【課題】信号経路切替機能を有するアッテネータ回路において、信号伝搬における損失を抑制することが可能な可変アッテネータ回路を提供する
【解決手段】信号が入力される信号経路に並列に設けられ抵抗値制御端子に制御電圧が入力される可変抵抗ＶＲ１、信号経路と出力端子Ｓｏｕｔ１、Ｓｏｕｔ２との間に直列に接続された可変抵抗ＶＲ２ａ、ＶＲ２ｂを有するアッテネータ回路ＡＴＴＮ、制御電圧Ｖｃｔｒｌが入力され制御電圧Ｖｃｔｒｌ２を出力するバイアス電圧発生部ＢＶＧ、一端に制御電圧Ｖｃｔｒｌが入力され、他端が可変抵抗ＶＲ２ａの抵抗値制御端子に接続され出力経路切替信号ＰＳａが与えられてオン／オフが制御される経路切替部ＰＳａ、一端に制御電圧Ｖｃｔｒｌが入力され、他端が可変抵抗ＶＲ２ｂの抵抗値制御端子に接続され出力経路切替信号ＰＳｂが与えられてオン／オフが制御される経路切替部ＰＳｂを備えることを特徴とする。 （もっと読む）

【課題】高周波で使用する１段当たりの可変減衰量が大きい可変減衰器を提供する。
【解決手段】可変減衰器は、ゲート、ドレイン、ソース、ボディを有するＭＯＳＦＥＴ１２と、減衰量制御回路１４と、温度補償回路２１とを備える。減衰量制御回路１４は、ゲート、及びドレイン、ソースに制御電圧を与える。温度補償回路２１は、ボディに温度補償電圧を与える。入力端子、出力端子は、それぞれＭＯＳＦＥＴ１２のドレイン、ソースに接続する構成をとる。温度補償回路２１は、ＭＯＳＦＥＴ１２の動作温度に応じて、ボディに供給する電圧を制御して、ホディ電圧とゲート電圧との関係で入力端子及び出力端子間に流れる電流の抵抗値を調整する。 （もっと読む）

チューナブルインピーダンス回路は、コンデンサＣ１、Ｃ２、インダクタＬ１及び、インダクタＬ１と磁気的に結合するインダクタＬ２を備える。可変な位相と振幅を持つ、制御回路１３からの制御電流Ｉ_{ｃｏｎｔｒｏｌ}は、インダクタＬ２に流れる。インダクタＬ１のインピーダンスは、制御電流Ｉ_{ｃｏｎｔｒｏｌ}の位相と振幅を変化させることによって、変化される。出力インピーダンスは、インピーダンス回路１２ａの有効インダクタンスと有効クオリティファクタを、ＲＦ ＰＡ１１の出力電流ＩＲＦに対する制御電流Ｉ_{ｃｏｎｔｒｏｌ}の位相と振幅によって、最適に設定することによって、最適なレベルに設定される。 （もっと読む）

【課題】負電圧で動作可能であり、かつ出力電圧の温度変化が大きな特性が得られる温度補償バイアス回路を提供する。
【解決手段】プラス側電圧印加端子３にドレイン端子が接続し、温度が高くなるにつれてドレイン電流が増加する傾向を示す閾値電圧Ｖｔｈ付近の電圧範囲のゲート−ソース間電圧Ｖｇｓが印加されるトランジスタ４と、一端がトランジスタ４のソース端子に接続し、他端が抵抗６の一端に接続するダイオード５と、一端が抵抗６の他端に接続すると共に、他端がマイナス側電圧印加端子１に接続し、トランジスタ４のゲート端子が抵抗６との接続部に接続する抵抗７と、ダイオード５と抵抗６との接続部に接続して出力電圧が取り出される出力電圧端子２とを備えた。 （もっと読む）

【課題】チップ占有面積が小さく低消費電力の広帯域RF信号処理回路を提供すること。
【解決手段】半導体集積回路は、第1制御端子101の第1制御信号Vc1により制御可能なキャパシタンスC_Rを有する第1キャパシタ1と、第2制御端子102の第2制御信号Vc2により制御可能なキャパシタンスC_Lを有する第2キャパシタ3を含み等価的にインダクタLをエミュレートするジャイレータ2、5とからなる共振回路を半導体チップに具備する。キャパシタンスC_RとインダクタLは、並列共振回路を構成する。並列共振周波数を変更する際に、第1と第2のキャパシタ1、3のキャパシタンスを協調的に変更する。並列共振回路は増幅素子Q1の出力電極に接続されるアクティブ負荷に好適である。 （もっと読む）