【課題】容量値の切り換えが可能なデカップリング回路を提供すること。
【解決手段】本発明は、インバータ２１を有する。インバータ２１は、ゲート電極Ｇ１を有するｉ（ｉは１以上の整数）個のＰＭＯＳトランジスタ及びゲート電極Ｇ２を有するｊ（ｊは０以上の整数）個のＰＭＯＳトランジスタを有する。また、インバータ２１は、ゲート電極Ｇ３を有するｍ（ｍは１以上の整数）個のＮＭＯＳトランジスタ及びゲート電極Ｇ２を有するｎ（ｎは０以上の整数）個のＮＭＯＳトランジスタを有する。ゲート電極Ｇ１〜Ｇ４は、インバータ２１の入力端と接続される。ゲート電極Ｇ１及びＧ２の合計面積は、ゲート電極Ｇ３及びＧ４の合計面積と異なる。 （もっと読む）

【課題】減衰量の周波数依存性を改善することができる減衰器を提供すること。
【解決手段】減衰器１０は、ＦＥＴ１１〜１３、インダクタ１４及び１５、抵抗１６、入力端子１７、出力端子１８を備え、入力端子１７には、ＦＥＴ１１のドレイン電極と、ＦＥＴ１２のドレイン電極と、インダクタ１４の一方端とが接続され、出力端子１８には、ＦＥＴ１１のソース電極と、ＦＥＴ１３のドレイン電極と、インダクタ１５の一方端とが接続され、ＦＥＴ１１のドレイン電極とソース電極との間にインダクタ１４と、抵抗１６と、インダクタ１５とが直列に接続された構成を有する。 （もっと読む）

【課題】フィルタ回路の中心周波数を調整する機能を備えたフィルタ回路を提供する。
【解決手段】入力信号とフィードバック信号（信号Ｖf）の加算信号を出力するカプラー１０９、加算信号を増幅した増幅信号を生成するＡＧＣ回路１１０、増幅信号の位相をシフトさせて信号Ｖfを生成する移相器１１１を備えたフィルタコア部１０２と、基準信号（信号Ｖr）を取得する基準信号生成部１１９、信号Ｖr、信号Ｖfの振幅を比較する振幅比較回路１０１、比較の結果に基づいてＡＧＣ回路１１０の増幅率を制御するゲイン制御電圧生成部１０８、信号Ｖrの位相と信号Ｖfの位相とを比較する移相比較回路１０３、比較結果に基づいて移相器１１１の位相のシフト量を制御する移相器制御電圧生成部１１７によってフィルタ回路を構成し、増幅率、シフト量が制御される間、カプラー１０９には信号Ｖfに代えて基準信号が入力される。 （もっと読む）

【課題】再帰フィルタ回路のエミッタフォロア回路の数を低減し、回路規模が小さい再帰型フィルタ回路を提供する。
【解決手段】バイポーラトランジスタ（Ｔｒ）１０１を流れる電流Ｉinとフィードバック電流Ｉfbとを加算して電流Iを生成するノードＢ、電流Iをテール電流とし、ゲインを変更する制御信号が入力されるバイポーラＴｒ１０６及びバイポーラＴｒ１０３を含む差動対１００、バイポーラＴｒ１０６に流れる電流を電圧に変換する抵抗素子１０５を含む可変ゲイン増幅部、変換後の電圧を増幅して出力信号を生成するバイポーラＴｒ１１３を含む出力部１１５、可変容量素子１０４を含むハイパス部、ハイパス部から出力された信号をバッファリングする回路１１４、バッファリングされた信号を、可変容量素子１０９を介して周波数帯域制限するローパス部を含む移相部によって再帰型フィルタを構成する。 （もっと読む）

【課題】特性劣化を引き起こす容量結合をしないで次段増幅器と接続でき、非常に広い周波数範囲に渡って同様の特性で、入力される高周波信号の利得を適切に減衰させて次段増幅器に伝達できる可変利得減衰器を提供すること。
【解決手段】高周波信号を入力するための入力ポート１８と、高周波信号を出力するための出力ポート１９と、外部からバイアス電圧を印加するためのバイアスポート２０と、入力ポートと出力ポートとの間に直列に接続され、それぞれ同等の制御電圧により利得が制御されるＭＯＳトランジスタ１０，１１と、ＭＯＳトランジスタ１０，１１の直列接続端とグランドとの間に接続され、ＭＯＳトランジスタ１０，１１に適用する制御電圧とは逆特性の制御電圧によって利得が制御されるＭＯＳトランジスタ１２とを備え、３つのＭＯＳトランジスタの各バックゲート端子は共通にバイアスポートに接続されている。 （もっと読む）

【課題】簡易な構成により雑音を低減することができるスイッチトキャパシタフィルタ及びその制御方法を提供すること。
【解決手段】本発明では、演算増幅器ＡＭＰの反転入力は積分キャパシタＣ０の一端と、出力は積分キャパシタＣ０他端と接続される。スイッチトキャパシタは第１〜３の順に接続状態が移行する。第１の接続状態では、第１の端子は入力信号と、第２の端子は固定電圧と接続される。第２の接続状態では、第１の端子は固定電圧と、第２の端子は演算増幅器ＡＭＰの反転入力と接続される。第３の接続状態では、第１の端子は演算増幅器ＡＭＰの出力と、第２の端子は演算増幅器ＡＭＰの反転入力と接続される。第２及び第３の接続状態のスイッチトキャパシタが各１個以上存在する場合の第２の接続状態のスイッチトキャパシタの個数は常に同じであり、第３の接続状態のスイッチトキャパシタの個数も常に同じである。 （もっと読む）

【課題】従来技術の高インピーダンス回路は、温度変化等の影響を受けて、高いインピーダンスを維持することができないという問題があった。
【解決手段】本発明にかかる高インピーダンス回路は、ダイオード接続されたトランジスタ２１，２２を備え、トランジスタ２１のバックゲートとトランジスタ２２のソースとが接続され、トランジスタ２２のバックゲートとトランジスタ２１のソースとが接続される。このような回路構成により、温度変化等の影響を抑え、高いインピーダンスを維持することができる。 （もっと読む）

【課題】 従来の可変減衰器では、高周波信号を損失少なく通過させる基準状態と、所望の減衰量を得る減衰状態との間で、通過位相差を生じてしまうという課題があった。
【解決手段】 入出力間ＦＥＴ３と並列、定位相可変減衰器４と直列に位相補正用ＦＥＴ５を設置することで、入出力間ＦＥＴ３がオン状態のときは位相補正用ＦＥＴ５をオフ状態とし、入出力間ＦＥＴ３がオフ状態のときは位相補正用ＦＥＴ５をオン状態とすることによって、基準状態と減衰状態との間で通過位相を等しくすることができる。 （もっと読む）

【課題】ｇｍ−Ｃフィルタの周波数補正方法を提供する。
【解決手段】周波数補正方法は、周波数補正回路が、ｇｍ−Ｃオシレータから出力され、工程変化を表わすオシレーション信号の周波数と基準コードとによって、ｇｍ−Ｃフィルタのカットオフ周波数を調節することができる補正コードを生成する段階と、周波数補正回路が生成された補正コードが、基準コードの範囲内に属するか否かを判断する段階と、周波数補正回路が、判断結果によって生成された補正コードをｇｍ−Ｃフィルタに出力するか、またはｇｍ−Ｃオシレータのトランスコンダクタンスとｇｍ−Ｃフィルタのトランスコンダクタンスとを調節するための可変電流を生成する段階と、を含む。 （もっと読む）

【課題】電源ノイズにより遅延時間が影響を受けにくい遅延回路及び遅延回路を用いた電圧制御発振回路を提供する。
【解決手段】第１及び第２の電源端子と一対の差動信号入力端子と一対の差動信号出力端子とを備え、一対の差動信号入力端子から入力した信号を遅延させて一対の差動信号出力端子から出力する遅延部と、電流制御端子により制御された電源電流を遅延部の第１の電源端子と第２の電源端子との間に流すように制御する電流制御部と、第１及び第２の電源端子の電圧が一定の電圧になるように制御する電圧制御部と、を備える。 （もっと読む）

【課題】電圧制御発振回路の回路規模の増大を抑制する。
【解決手段】電圧制御発振回路は、発振信号を増幅する発振アンプ部３２と、発振信号の発振周波数を制御するＬＣ共振部３３と、負性抵抗成分を有する負性抵抗部３４と、を備える。ＬＣ共振部３３は、ループ状に接続されたｇｍセル２５，２６と、ループ上のノードに一端が接続された容量２８〜３１と、を有し、ｇｍセル２５，２６と容量２８，２９とに基づくインダクタンス値と、容量３０，３１の容量値と、に基づいて発振周波数を制御する。 （もっと読む）

【課題】抵抗を広い範囲で変化させることができる可変抵抗制御回路及び可変抵抗器を提供すること
【解決手段】本発明にかかる可変抵抗制御回路は、電源１０と、電源１０よりも低い電位を有する電源１１との間に設けられ、電源１０と接続される抵抗２１と、電源１０と、電源１１との間に設けられ、前記抵抗２１と直列に接続されるＭＯＳトランジスタ３１と、電源１０と、電源１１との間に設けられ、前記ＭＯＳトランジスタ３１と直列に接続されるＭＯＳトランジスタ３２と、抵抗２１とＭＯＳトランジスタ３１との節点における電圧と、制御電圧とに基づいて、ＭＯＳトランジスタ３２にゲート電圧を出力するオペアンプ４１とを備え、オペアンプ４１は、ゲート電圧に基づいて抵抗値が制御される外部の可変抵抗に対してゲート電圧を出力するものである。 （もっと読む）

【課題】高速に動作することが可能であり、周波数特性制御するためのフィルタ制御信号生成回路が小規模でしかも設計に要する時間が短時間で済むようなフィルタ回路を提供する。
【解決手段】Ｇｍ−Ｃフィルタのフィルタ制御信号生成回路を、ＭＯＳトランジスタ３２、ＭＯＳトランジスタ３２とゲート同士が接続されるＭＯＳトランジスタ３３、ＭＯＳトランジスタ３２とドレイン同士が接続されるＭＯＳトランジスタ３０、ドレインとゲートが接続され、ＭＯＳトランジスタ３０とゲート同士が接続され、ＭＯＳトランジスタ３３とドレイン同士が接続されるＭＯＳトランジスタ３１、ＭＯＳトランジスタ３０〜３３のうちの１つのソースに接続される抵抗素子３４によって構成し、ＭＯＳトランジスタ３３，３０のドレインに接続される出力端子３５または出力端子３６からフィルタ制御信号を出力させる。 （もっと読む）

高い品質係数（Ｑ）を有するローパスフィルタリングのための手法。 例示的な実施形態では、入力電流は第１のトランジスタのドレインに接続される。 1のトランジスタのドレインとゲートとは抵抗器Ｒ１によって一緒に結合され、そして、ドレインは第１キャパシタＣ１によって基準電圧に結合される。ゲートは第２のキャパシタＣ２により、基準圧に結合される。ゲートはさらに第２のトランジスタのゲートに結合され、出力電流が第２のトランジスタのドレインに接続される。別の例示的な実施形態では、さらに受動素子が奇数次のローパス伝達特性を発生するために結合されることができる。 複数のフィルタは、任意のオーダーを有するフィルタを合成するために、直列にカスケード接続することができる。
（もっと読む）

【課題】単調に減衰するだけの出力電圧特性に比べて、急峻に減衰した後に緩やかに減衰する出力電圧特性が得られる時定数回路等を提供する。
【解決手段】時定数回路１０は、抵抗素子１１１と容量素子１２１との並列回路１３１，…が第一の端子１４と第二の端子１５との間に複数直列に接続されて成る直並列回路１６と、第二の端子１５に接続された第三の端子１７と第四の端子１８との間に接続された分圧用抵抗素子１９と、を備えている。並列回路１３１は抵抗素子１１１と容量素子１２１とから成り、並列回路１３２は抵抗素子１１２と容量素子１２２とから成り、・・・、並列回路１３ｎは抵抗素子１１ｎと容量素子１２ｎとから成る。ｎは、並列回路１３１〜１３ｎの数であり、２以上の整数である。 （もっと読む）

【課題】周波数に敏感な回路のための周波数応答調節器、及び回路の周波数応答を調節する方法を提供する。
【解決手段】周波数に敏感な回路の充電状態を第１の電圧として測定し出力する時定数センサと、第１の電圧をサンプルし、第１の電圧を変換して得られる結果である第２の電圧を出力する変換器と、トリミング要素アレイと、トリミング要素アレイから少なくとも１つのトリミング要素を選択するために第２の電圧を利用するセレクタとを含んでいる。この方法は、回路の時定数を感知することと、この感知を第１の電圧として出力することと、第１の電圧を、固定された間隔にわたってサンプルすることと、サンプルした第１の電圧を、第２の電圧に変換することと、第２の電圧を使ってトリミング要素アレイから、少なくとも１つのトリミング要素を選択する。 （もっと読む）

性能を改善できるチューナブル段間整合回路について説明する。例示的な設計では、装置は、第１の能動回路（たとえば、ドライバ増幅器）と、第２の能動回路（たとえば、電力増幅器）と、第１の能動回路と第２の能動回路の間に接続されたチューナブル段間整合回路とを含む。このチューナブル段間整合回路は、第１の能動回路と第２の能動回路の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを含む。例示的な設計では、このチューナブルキャパシタは、（ｉ）並列に接続された複数のキャパシタと、（ｉｉ）この複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチとを含む。各スイッチは、関連するキャパシタを選択するためにオンにされるか、または関連するキャパシタの選択を解除するためにオフにされることができる。チューナブルキャパシタは、複数のキャパシタと並列に接続された固定キャパシタをさらに含むことができる。
（もっと読む）

【課題】回路面積の縮小を図りつつ、出力信号に含まれるオフセットを減少させることが可能なフィルタ回路を提供する。
【解決手段】フィルタ回路は、入力端子と出力端子との間に接続された第１のキャパシタと、前記出力端子と設定電位との間に接続されたバイアス回路と、を備え、前記バイアス回路は、前記出力端子と設定電位との間に接続された第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのゲートと前記出力端子との間に接続された第２のキャパシタと、前記第１のＭＯＳトランジスタのゲートに一端が接続され、第１のバイアス電位が他端に印加された抵抗素子と、を有する。 （もっと読む）

【課題】 増幅素子の電流特性の非線形性を改善し、振幅設定精度を向上させた可変利得増幅器及びそれを用いた移相器を提供する。
【解決手段】 第２定電流源１６からの電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路１７を介してエミッタ電流とする第７バイポーラトランジスタ１８と、この第７バイポーラトランジスタ１８の前記エミッタ電流に相応する第７バイポーラトランジスタ１８のベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のそれぞれのベースに入力する第３カレントミラー回路２０とを備え、第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のそれぞれの入力電流に対する出力電流を線形とし、第２定電流源１６からの電流に比例した利得を可変するようにした。 （もっと読む）

例示的な実施形態では、アナログフィルタ（４００）を備えている通信デバイスを提供する。所望の値で、または、所望の範囲内でフィルタの極の位置を管理するために、デジタル信号プロセッサ（４１０）は、アナログフィルタの利得（４２０、４４０）と、フィルタの極の位置（４３０、４８０）とを同時に設定する。さらなる実施形態では、フィルタの、利得と極の位置とを同時に設定する方法論も与える。 （もっと読む）