スイッチトキャパシタフィルタ及びスイッチトキャパシタフィルタの制御方法
【課題】簡易な構成により雑音を低減することができるスイッチトキャパシタフィルタ及びその制御方法を提供すること。
【解決手段】本発明では、演算増幅器ＡＭＰの反転入力は積分キャパシタＣ０の一端と、出力は積分キャパシタＣ０他端と接続される。スイッチトキャパシタは第１〜３の順に接続状態が移行する。第１の接続状態では、第１の端子は入力信号と、第２の端子は固定電圧と接続される。第２の接続状態では、第１の端子は固定電圧と、第２の端子は演算増幅器ＡＭＰの反転入力と接続される。第３の接続状態では、第１の端子は演算増幅器ＡＭＰの出力と、第２の端子は演算増幅器ＡＭＰの反転入力と接続される。第２及び第３の接続状態のスイッチトキャパシタが各１個以上存在する場合の第２の接続状態のスイッチトキャパシタの個数は常に同じであり、第３の接続状態のスイッチトキャパシタの個数も常に同じである。
【解決手段】本発明では、演算増幅器ＡＭＰの反転入力は積分キャパシタＣ０の一端と、出力は積分キャパシタＣ０他端と接続される。スイッチトキャパシタは第１〜３の順に接続状態が移行する。第１の接続状態では、第１の端子は入力信号と、第２の端子は固定電圧と接続される。第２の接続状態では、第１の端子は固定電圧と、第２の端子は演算増幅器ＡＭＰの反転入力と接続される。第３の接続状態では、第１の端子は演算増幅器ＡＭＰの出力と、第２の端子は演算増幅器ＡＭＰの反転入力と接続される。第２及び第３の接続状態のスイッチトキャパシタが各１個以上存在する場合の第２の接続状態のスイッチトキャパシタの個数は常に同じであり、第３の接続状態のスイッチトキャパシタの個数も常に同じである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチトキャパシタフィルタ及びスイッチトキャパシタフィルタの制御方法に関し、特に低雑音のスイッチトキャパシタフィルタ及びスイッチトキャパシタフィルタの制御方法に関する。
【背景技術】
【０００２】
スイッチトキャパシタを使用したスイッチトキャパシタフィルタでは、スイッチの熱雑音の低減化が提案されている（例えば、特許文献１）。特許文献１では、演算増幅器や制御回路を追加することで、こうした雑音を低減することができるとしている。
【０００３】
以下では、図を参照して、スイッチトキャパシタを使用した通常のスイッチトキャパシタフィルタの動作について説明する。Ｖｉｎ、Ｖｏｕｔ及びＶｎは連続時間の電圧を表し、Ｖｉｎ［ｉ］、Ｖｏｕｔ［ｉ］及びＶｎ［ｉ］は離散時間の電圧を表す。なお、入力信号及び雑音の電圧は、スイッチのＯＮ抵抗とキャパシタによるローパスフィルタ特性とを考慮した電圧とし、キャパシタにはこれらの電圧が全て掛かるものとして、キャパシタに蓄積される電荷を算出する。
【０００４】
図１１は、スイッチトキャパシタを使用した通常のスイッチトキャパシタフィルタ１０００の回路図である。スイッチトキャパシタフィルタ１０００は、積分キャパシタＣ０、スイッチトキャパシタＳＣ１、スイッチトキャパシタＳＣ２、演算増幅器ＡＭＰ、入力端子ＩＮ及び出力端子ＯＵＴにより構成される。
【０００５】
入力端子ＩＮと演算増幅器ＡＭＰの反転入力との間には、スイッチトキャパシタＳＣ１が接続されている。また、演算増幅器ＡＭＰの反転入力と演算増幅器ＡＭＰの出力との間には積分キャパシタＣ０とスイッチトキャパシタＳＣ２とが並列に接続されている。演算増幅器ＡＭＰの非反転入力は固定電圧と接続され、出力は出力端子ＯＵＴと接続される。入力端子ＩＮには入力信号Ｖｉｎが入力され、出力端子ＯＵＴから出力信号Ｖｏｕｔが出力される。
【０００６】
スイッチトキャパシタＳＣ１は、キャパシタＣ１及びスイッチＳ１１〜Ｓ１４により構成される。キャパシタＣ１の一端にはスイッチＳ１１及びスイッチＳ１３の一端が接続され、他端にはスイッチＳ１２及びスイッチＳ１４の一端が接続される。スイッチＳ１１の他端は入力端子ＩＮと接続される。スイッチＳ１２の他端は演算増幅器ＡＭＰの反転入力と接続される。スイッチＳ１３及びスイッチＳ１４の他端は固定電圧と接続される。
【０００７】
スイッチトキャパシタＳＣ２は、キャパシタＣ２及びスイッチＳ２１〜Ｓ２４により構成される。キャパシタＣ２の一端にはスイッチＳ２１及びスイッチＳ２３の一端が接続され、他端にはスイッチＳ２２及びスイッチＳ２４の一端が接続される。スイッチＳ２１の他端は演算増幅器ＡＭＰの反転入力と接続される。スイッチＳ２２の他端は出力端子ＯＵＴと接続される。スイッチＳ２３及びスイッチＳ２４の他端は固定電圧と接続される。
【０００８】
次に、スイッチトキャパシタフィルタ１０００の動作について説明する。スイッチトキャパシタフィルタ１０００は、第１の期間で入力信号を電荷としてサンプリングし、第２の期間でサンプリングした電荷を積分する。ここで、第１の期間をサンプリング期間、第２の期間を積分期間と呼ぶ。図１２は、スイッチトキャパシタフィルタ１０００の動作タイミングを示す図である。図１２に示すように、サンプリング期間Ｓａｍと積分期間Ｏｕｔとが１サイクルとなり、このサイクルを繰り返す。各スイッチには、それぞれ制御信号が入力され、動作状態に応じて制御信号が切り替わることにより、スイッチのＯＮ／ＯＦＦ制御が行われる。
【０００９】
入力信号Ｖｉｎについては、サンプリング期間終了時のサンプリング値をＶｉｎ［ｉ］（ｉは整数）、Ｖｉｎ［ｉ］をｚ変換したものをＶｉｎ（ｚ）、出力信号Ｖｏｕｔについては、積分期間終了時のサンプリング値をＶｏｕｔ［ｉ］、Ｖｏｕｔ［ｉ］をｚ変換したものをＶｏｕｔ（ｚ）とする。
【００１０】
制御信号φ１は、スイッチＳ１１、スイッチＳ１４、スイッチＳ２３及びスイッチＳ２４に供給され、サンプリング期間のときにＨｉｇｈとなり、スイッチＳ１１、スイッチＳ１４、スイッチＳ２３及びスイッチＳ２４がＯＮとなる。制御信号φ２は、スイッチＳ１２、スイッチＳ１３、スイッチＳ２１及びスイッチＳ２２に供給され、積分期間のときにＨｉｇｈとなり、スイッチＳ１２、スイッチＳ１３、スイッチＳ２１及びスイッチＳ２２がＯＮとなる。
【００１１】
続いて、入力信号の伝搬について説明する。図１３Ａ及び図１３Ｂは、スイッチトキャパシタフィルタ１０００における入力信号の伝搬を示す回路図である。まず、サンプリング期間ではスイッチＳ１１、スイッチＳ１４、スイッチＳ２３及びスイッチＳ２４がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ１０００は、図１３Ａに示す接続となる。ここで、積分キャパシタＣ０に蓄積される電荷をＱ０、キャパシタＣ１に蓄積される電荷をＱ１、キャパシタＣ２蓄積される電荷をＱ２とする。また、特に断らない限り、積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ２の容量値は、それぞれＣ０、Ｃ１及びＣ２である。サンプリング期間終了時に、キャパシタＣ１には入力信号Ｖｉｎ［ｉ］の電荷がサンプリングされる。サンプリング期間終了時に、各キャパシタに蓄積されている電荷はｚ関数を用いて以下の式で表される。
Q0 = C0・Vout(z)・Z-1
Q1 = C1・Vin(z)
Q2 = 0
【００１２】
積分期間では、スイッチＳ１２、スイッチＳ１３、スイッチＳ２１及びスイッチＳ２２がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ１０００は、図１３Ｂに示す接続となり、キャパシタＣ１に蓄積されていた入力信号の電荷は、積分キャパシタＣ０及びキャパシタＣ２に転送される。積分期間終了時に、各キャパシタに蓄積されている電荷はｚ関数を用いて以下の式で表される。
Q0 = C0・Vout(z)
Q1 = 0
Q2 = C2・Vout(z)
各キャパシタに蓄積されている、サンプリング期間終了時の電荷と、積分期間終了時の電荷と、について電荷の保存則を適用すると、以下の関係が成り立つ。
(C0 + C2)・Vout(z) = C0・Vout(z)・Z-1 + C1・Vin(z)
【００１３】
従って、スイッチトキャパシタフィルタ１０００における入力信号の出力端子への伝達関数は、式（１）で表される。
【数１】
すなわち、スイッチトキャパシタフィルタ１０００は、入力信号に対して１次のローパスフィルタ特性を有する。
【００１４】
次に、スイッチＳ２３及びスイッチＳ２４の雑音の伝搬について説明する。図１４Ａ及び図１４Ｂは、スイッチトキャパシタフィルタ１０００でのスイッチの雑音の伝搬を示す回路図である。ここで、スイッチＳ２３及びスイッチＳ２４の雑音として、スイッチＳ２３及びスイッチＳ２４と直列に電圧源Ｖｎがあるものとする。また、スイッチの雑音の伝搬のみを示すため、入力信号は常に０とする。まずサンプリング期間では、図１４Ａに示す接続となり、サンプリング期間終了時に、キャパシタＣ２にはスイッチの雑音Ｖｎ［ｉ］の電荷がサンプリングされる。ここで、雑音Ｖｎについては，入力信号と同様、サンプリング期間または積分期間終了時のサンプリング値Ｖｎ［ｉ］及びＶｎ［ｉ］をｚ変換したものを、Ｖｎ（ｚ）とする。サンプリング期間終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・Vout(z)・Z-1
Q1 = 0
Q2 = C2・Vn(z)
【００１５】
積分期間では、図１４Ｂに示す接続となり、キャパシタＣ１に蓄積されていたスイッチの雑音の電荷は、積分キャパシタＣ０及びキャパシタＣ２に転送される。積分期間終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・Vout(z)
Q1 = 0
Q2 = C2・Vout(z)
各キャパシタに蓄積されている、サンプリング期間終了時の電荷と、積分期間終了時の電荷と、について電荷の保存則を適用すると、以下の関係が成り立つ。
(C0 + C2)・Vout(z) = C0・Vout(z)・Z-1 + C2・Vn(z)
【００１６】
従って、スイッチトキャパシタフィルタ１０００におけるスイッチＳ２３及びスイッチＳ２４の雑音の出力端子への伝達関数は、式（２）で表される。
【数２】
【００１７】
次に、スイッチＳ１２及びスイッチＳ１３の雑音の伝搬について説明する。図１５Ａ及び図１５Ｂは、スイッチトキャパシタフィルタ１０００でのスイッチの雑音の伝搬を示す回路図である。ここで、スイッチＳ１２及びスイッチＳ１３の雑音として、スイッチＳ１２及びスイッチＳ１３と直列に電圧源Ｖｎがあるものとする。また、スイッチの雑音の伝搬のみを示すため、入力信号は常に０とする。まずサンプリング期間では、図１５Ａに示す接続となり、キャパシタＣ１及びキャパシタＣ２に蓄積されていた電荷は放電され、積分キャパシタＣ０に蓄積されていた電荷はそのまま保持される。サンプリング期間終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・Vout(z)・Z-1
Q1 = 0
Q2 = 0
【００１８】
積分期間では、図１５Ｂに示す接続となり、サンプリング期間終了時にキャパシタＣ１にはスイッチＳ１２及びスイッチＳ１３の雑音Ｖｎ［ｉ］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ２にも合わせて同じだけの雑音の電荷が転送される。積分期間終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・Vout(z)
Q1 = -C1・Vn(z)
Q2 = C2・Vout(z)
各キャパシタに蓄積されている、サンプリング期間終了時の電荷と、積分期間終了時の電荷と、について電荷の保存則を適用すると、以下の関係が成り立つ。
(C0 + C2)・Vout(z) = C0・Vout(z)・Z-1 + C1・Vn(z)
【００１９】
従って、スイッチトキャパシタフィルタ１０００におけるスイッチの雑音の出力端子への伝達関数は、式（３）で表される。
【数３】
【００２０】
次に、演算増幅器の雑音の伝搬について説明する。図１６及び図１６Ｂは、スイッチトキャパシタフィルタ１０００における演算増幅器の雑音の伝搬を示す回路図である。ここで、演算増幅器の雑音として、演算増幅器の反転入力に電圧源Ｖｎがあるものとする。また、演算増幅器の雑音の伝搬のみを示すために、入力信号は常に０とする。まずサンプリング期間では、図１６Ａに示す接続となり、キャパシタＣ１及びキャパシタＣ２に蓄積されていた電荷は放電され、積分キャパシタＣ０に蓄積されていた電荷はそのまま保持される。サンプリング期間終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{Vout(z) - Vn(z)}・Z-1
Q1 = 0
Q2 = 0
【００２１】
積分期間では、図１６Ｂに示す接続となり、積分期間終了時に、キャパシタＣ１には演算増幅器の雑音Ｖｎ［ｉ］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ２にも合わせて同じだけの雑音の電荷が転送される。積分期間終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{Vout(z) - Vn(z)}
Q1 = -C1・Vn(z)
Q2 = C2・{Vout(z) - Vn(z)}
各キャパシタに蓄積されている、サンプリング期間終了時の電荷と、積分期間終了時の電荷と、について電荷の保存則を適用すると、以下の関係が成り立つ。
(C0 + C2)・{Vout(z) - Vn(z)} = C0・{Vout(z) - Vn(z)}・Z-1 + C1・Vn(z)
【００２２】
従って、スイッチトキャパシタフィルタ１０００における演算増幅器の雑音の出力端子への伝達関数は、式（４）で表される。
【数４】
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】米国特許出願公開第２００５／０２３７６９４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００２４】
特許文献１のように演算増幅器や制御回路を追加する手法では、演算増幅器や制御回路は複雑な構成を有するため、スイッチトキャパシタフィルタの専有面積が大きくなってしまう。そのため、雑音が低減できたとしても適用対象が限定される。また、コスト低減の観点からも不利である。さらに、スイッチトキャパシタフィルタの専有面積を小さくしようとすると、十分な機能を有する演算増幅器や制御回路の構成することが困難となり、十分な雑音低減効果を実現することができない。
【課題を解決するための手段】
【００２５】
本発明の一態様であるスイッチトキャパシタフィルタは、入力信号を積分する積分キャパシタと、少なくとも反転入力が前記積分キャパシタの一端と接続され、出力が前記積分キャパシタの他端と接続される演算増幅器と、複数のスイッチにより少なくとも第１〜３の接続状態に切り替わる複数のスイッチトキャパシタと、を少なくとも備え、前記複数のスイッチトキャパシタのそれぞれは、第１の端子及び第２の端子を有するキャパシタを少なくとも備え、前記複数のスイッチトキャパシタのそれぞれは、前記第１の接続状態から前記第２の接続状態を経て前記第３の接続状態に移行し、前記第１の接続状態では、前記第１の端子は入力信号と接続され、前記第２の端子は第１の電圧と接続され、前記第２の接続状態では、前記第１の端子は第２の電圧と接続され、前記第２の端子は前記演算増幅器の前記反転入力と接続され、前記第３の接続状態では、前記第１の端子は前記演算増幅器の前記出力と接続され、前記第２の端子は前記演算増幅器の前記反転入力と接続され、 前記第２の接続状態又は前記第３の接続状態の前記スイッチトキャパシタが１個以上存在する場合には、前記第２の接続状態及び前記第３の接続状態の前記スイッチトキャパシタは、それぞれ１個以上存在し、前記第２の接続状態の前記スイッチトキャパシタが１個以上存在する場合の当該第２の接続状態の前記スイッチトキャパシタの個数は常に同じであり、前記第３の接続状態の前記スイッチトキャパシタが１個以上存在する場合の当該第３の接続状態の前記スイッチトキャパシタの個数は常に同じであるものである。
【００２６】
本発明の一態様であるスイッチトキャパシタフィルタでは、前記第１の接続状態において、前記複数のスイッチトキャパシタのいずれかの前記キャパシタには、入力信号が電荷（信号電荷）としてサンプリングされる。その後の前記第２の接続状態においては、前記信号電荷が前記積分キャパシタ及び前記第３の接続状態である他のスイッチトキャパシタの前記キャパシタに転送される。また、前記信号電荷を転送した当該キャパシタには、前記複数のスイッチの雑音及び前記演算増幅器の雑音が電荷（雑音電荷）としてサンプリングされる。それとともに、前記積分キャパシタ及び前記第３の接続状態である他のスイッチトキャパシタの前記キャパシタの前記演算増幅器の前記反転入力側端には、当該キャパシタの前記演算増幅器の反転入力側端に蓄積された雑音電荷とは逆符号の電荷が蓄積される。また、前記積分キャパシタ及び前記第３の接続状態である他のスイッチトキャパシタの前記キャパシタの前記演算増幅器の前記出力側端には、前記反転入力側端とは逆符号の電荷が蓄積される。その後の前記第３の接続状態においては、当該キャパシタの前記第１の端子は前記演算増幅器の前記出力と接続され、前記第２の端子は前記演算増幅器の前記反転入力と接続される。これにより、前記第３の接続状態において前記積分キャパシタに転送される雑音電荷は、前記第２の接続状態において前記積分キャパシタに転送された雑音電荷に対して逆符号となる。従って、前記積分キャパシタにおける雑音電荷はキャンセルされる。また、本構成では、前記第２の接続状態で入力信号をサンプリングした電荷を転送することにより、転送元のスイッチトキャパシタを放電させる。よって、通常のスイッチトキャパシタフィルタのように、放電のみを目的とする接続状態を有しない。従って、放電を目的とする接続状態において雑音電荷がサンプリングされることを防ぐことができる。
【００２７】
本発明の一態様であるスイッチトキャパシタフィルタの制御方法は、複数のスイッチにより接続状態が切り替わる複数のスイッチトキャパシタのそれぞれに設けられたキャパシタの第１の端子を入力信号と接続し、第２の端子を第１の電圧と接続して第１の接続状態を形成し、前記第１の端子を、第２の電圧と接続し、前記第２の端子を、入力信号を積分する積分キャパシタの一端と接続される演算増幅器の反転入力と接続して、第２の接続状態を形成し、前記スイッチトキャパシタの前記第１の端子を、前記積分キャパシタの他端と接続される前記演算増幅器の出力と接続し、前記第２の端子を、前記演算増幅器の前記反転入力と接続して、第３の接続状態を形成し、前記第２の接続状態又は前記第３の接続状態の前記スイッチトキャパシタを１個以上形成する場合には、前記第２の接続状態及び前記第３の接続状態の前記スイッチトキャパシタを、それぞれ１個以上形成し、前記第２の接続状態を１個以上形成する場合には、常に同じ個数の当該第２の接続状態を形成し、前記第３の接続状態を１個以上形成する場合には、常に同じ個数の当該第３の接続状態を形成するものである。
【００２８】
本発明の一態様であるスイッチトキャパシタフィルタの制御方法では、前記第１の接続状態を形成して、前記複数のスイッチトキャパシタのいずれかの前記キャパシタに、入力信号を電荷（信号電荷）としてサンプリングする。その後、前記第２の接続状態を形成して、前記信号電荷を前記積分キャパシタ及び前記第３の接続状態にある他のスイッチトキャパシタの前記キャパシタに転送する。また、前記信号電荷を転送した当該キャパシタには、前記複数のスイッチの雑音及び前記演算増幅器の雑音の電荷（雑音電荷）がサンプリングされる。それとともに、前記積分キャパシタ及び前記第３の接続状態にある他のスイッチトキャパシタの前記キャパシタの前記演算増幅器の前記反転入力側端には、当該キャパシタの前記演算増幅器の反転入力側端に蓄積された雑音電荷とは逆符号の電荷が蓄積される。また、前記積分キャパシタ及び前記第３の接続状態にある他のスイッチトキャパシタの前記キャパシタの前記演算増幅器の前記出力側端には、前記反転入力側端とは逆符号の電荷が蓄積される。その後、前記第３の接続状態を形成し、当該キャパシタの前記第１の端子を前記演算増幅器の前記出力と接続し、前記第２の端子を前記演算増幅器の前記反転入力と接続する。これにより、前記第３の接続状態を形成することにより前記積分キャパシタに転送される雑音電荷は、前記第２の接続状態を形成することにより前記積分キャパシタに転送された雑音電荷に対して逆符号となる。従って、前記積分キャパシタにおける雑音電荷はキャンセルされる。また、本構成では、前記第２の接続状態を形成して入力信号をサンプリングした電荷を転送することにより、転送元のスイッチトキャパシタを放電させる。よって、通常のスイッチトキャパシタフィルタのように、放電のみを目的とする接続状態を有しない。従って、放電を目的とする接続状態において雑音電荷がサンプリングされることを防ぐことができる。
【発明の効果】
【００２９】
本発明によれば、簡易な構成により雑音を低減することができるスイッチトキャパシタフィルタ及びスイッチトキャパシタフィルタの制御方法を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】実施の形態１にかかるスイッチトキャパシタフィルタの回路図である。
【図２】実施の形態１にかかるスイッチトキャパシタフィルタの動作タイミングを示す図である。
【図３Ａ】実施の形態１にかかるスイッチトキャパシタフィルタのサンプリング期間Ａにおける入力信号の伝搬を示す回路図である。
【図３Ｂ】実施の形態１にかかるスイッチトキャパシタフィルタの積分期間Ａにおける入力信号の伝搬を示す回路図である。
【図３Ｃ】実施の形態１にかかるスイッチトキャパシタフィルタのサンプリング期間Ｂにおける入力信号の伝搬を示す回路図である。
【図３Ｄ】実施の形態１にかかるスイッチトキャパシタフィルタの積分期間Ｂにおけるにおける入力信号の伝搬を示す回路図である。
【図４Ａ】実施の形態１にかかるスイッチトキャパシタフィルタのサンプリング期間Ａにおけるスイッチの雑音の伝搬を示す回路図である。
【図４Ｂ】実施の形態１にかかるスイッチトキャパシタフィルタの積分期間Ａにおけるスイッチの雑音の伝搬を示す回路図である。
【図４Ｃ】実施の形態１にかかるスイッチトキャパシタフィルタのサンプリング期間Ｂにおけるスイッチの雑音の伝搬を示す回路図である。
【図４Ｄ】実施の形態１にかかるスイッチトキャパシタフィルタの積分期間Ｂにおけるスイッチの雑音の伝搬を示す回路図である。
【図５Ａ】実施の形態１にかかるスイッチトキャパシタフィルタのサンプリング期間Ａにおける演算増幅器の雑音の伝搬を示す回路図である。
【図５Ｂ】実施の形態１にかかるスイッチトキャパシタフィルタの積分期間Ａにおける演算増幅器の雑音の伝搬を示す回路図である。
【図５Ｃ】実施の形態１にかかるスイッチトキャパシタフィルタのサンプリング期間Ｂにおける演算増幅器の雑音の伝搬を示す回路図である。
【図５Ｄ】実施の形態１にかかるスイッチトキャパシタフィルタの積分期間Ｂにおける演算増幅器の雑音の伝搬を示す回路図である。
【図６】実施の形態２にかかるスイッチトキャパシタフィルタの回路図である。
【図７】実施の形態２にかかるスイッチトキャパシタフィルタの動作タイミングを示す図である。
【図８Ａ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ａにおける入力信号の伝搬を示す回路図である。
【図８Ｂ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ａにおける入力信号の伝搬を示す回路図である。
【図８Ｃ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ｂにおける入力信号の伝搬を示す回路図である。
【図８Ｄ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ｂにおける入力信号の伝搬を示す回路図である。
【図８Ｅ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ｃにおける入力信号の伝搬を示す回路図である。
【図８Ｆ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ｃにおける入力信号の伝搬を示す回路図である。
【図９Ａ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ａにおけるスイッチの雑音の伝搬を示す回路図である。
【図９Ｂ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ａにおけるスイッチの雑音の伝搬を示す回路図である。
【図９Ｃ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ｂにおけるスイッチの雑音の伝搬を示す回路図である。
【図９Ｄ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ｂにおけるスイッチの雑音の伝搬を示す回路図である。
【図９Ｅ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ｃにおけるスイッチの雑音の伝搬を示す回路図である。
【図９Ｆ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ｃにおけるスイッチの雑音の伝搬を示す回路図である。
【図１０Ａ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ａにおける演算増幅器の雑音の伝搬を示す回路図である。
【図１０Ｂ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ａにおける演算増幅器の雑音の伝搬を示す回路図である。
【図１０Ｃ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ｂにおける演算増幅器の雑音の伝搬を示す回路図である。
【図１０Ｄ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ｂにおける演算増幅器の雑音の伝搬を示す回路図である。
【図１０Ｅ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ｃにおける演算増幅器の雑音の伝搬を示す回路図である。
【図１０Ｆ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ｃにおける演算増幅器の雑音の伝搬を示す回路図である。
【図１１】通常のスイッチトキャパシタフィルタの回路図である。
【図１２】通常のスイッチトキャパシタフィルタの動作タイミングを示す図である。
【図１３Ａ】通常のスイッチトキャパシタフィルタのサンプリング期間における入力信号の伝搬を示す回路図である。
【図１３Ｂ】通常のスイッチトキャパシタフィルタの積分期間における入力信号の伝搬を示す回路図である。
【図１４Ａ】通常のスイッチトキャパシタフィルタのサンプリング期間におけるスイッチの雑音の伝搬を示す回路図である。
【図１４Ｂ】通常のスイッチトキャパシタフィルタの積分期間におけるスイッチの雑音の伝搬を示す回路図である。
【図１５Ａ】通常のスイッチトキャパシタフィルタのサンプリング期間におけるスイッチの雑音の伝搬を示す回路図である。
【図１５Ｂ】通常のスイッチトキャパシタフィルタの積分期間におけるスイッチの雑音の伝搬を示す回路図である。
【図１６Ａ】通常のスイッチトキャパシタフィルタのサンプリング期間における演算増幅器の雑音の伝搬を示す回路図である。
【図１６Ｂ】通常のスイッチトキャパシタフィルタの積分期間における演算増幅器の雑音の伝搬を示す回路図である。
【発明を実施するための形態】
【００３１】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。以下では、Ｖｉｎ、Ｖｏｕｔ及びＶｎは連続時間の電圧を表し、Ｖｉｎ［ｉ］、ＶｉｎＡ［ｉ］、ＶｉｎＢ［ｉ］、Ｖｏｕｔ［ｉ］、ＶｏｕｔＡ［ｉ］、ＶｏｕｔＢ［ｉ］、Ｖｎ［ｉ］、ＶｎＡ［ｉ］及びＶｎＢ［ｉ］は離散時間の電圧を表す。なお、入力信号及び雑音の電圧は、スイッチのＯＮ抵抗とキャパシタによるローパスフィルタ特性を考慮した電圧とし、キャパシタには、これらの電圧が全て掛かるものとして、キャパシタに蓄積される電荷を算出する。
【００３２】
図１は、実施の形態１にかかるスイッチトキャパシタフィルタ１００の回路図である。実施の形態１にかかるスイッチトキャパシタフィルタ１００は、積分キャパシタＣ０、スイッチトキャパシタＳＣ１、スイッチトキャパシタＳＣ２、演算増幅器ＡＭＰ、入力端子ＩＮ及び出力端子ＯＵＴにより構成される。入力端子ＩＮには入力Ｖｉｎが入力され、出力端子ＯＵＴから出力Ｖｏｕｔが出力される。
【００３３】
積分キャパシタＣ０は、演算増幅器ＡＭＰの反転入力と演算増幅器ＡＭＰの出力との間に接続される。演算増幅器ＡＭＰの非反転入力は固定電圧と接続され、演算増幅器ＡＭＰの出力は出力端子ＯＵＴと接続される。
【００３４】
スイッチトキャパシタＳＣ１は、キャパシタＣ１及びスイッチＳ１１〜Ｓ１５により構成される。スイッチＳ１１〜Ｓ１５には、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられる。キャパシタＣ１の一端にはスイッチＳ１１、スイッチＳ１３及びスイッチＳ１５の一端が接続される。スイッチＳ１１の他端は入力端子ＩＮと接続される。スイッチＳ１３の他端は固定電圧と接続される。スイッチＳ１５の他端は積分キャパシタＣ０の演算増幅器ＡＭＰの出力側の端子と接続される。キャパシタＣ１の他端にはスイッチＳ１２及びスイッチＳ１４の一端が接続される。スイッチＳ１２の他端は積分キャパシタＣ０の演算増幅器ＡＭＰの反転入力側の端子と接続される。スイッチＳ１４の他端は固定電圧と接続される。
【００３５】
スイッチトキャパシタＳＣ２は、スイッチトキャパシタＳＣ１と同様の構成を有する。スイッチトキャパシタＳＣ２は、キャパシタＣ２及びスイッチＳ２１〜Ｓ２５により構成される。スイッチＳ２１〜Ｓ２５には、例えばＭＯＳＦＥＴが用いられる。キャパシタＣ２の一端にはスイッチＳ２１、スイッチＳ２３及びスイッチＳ２５の一端が接続される。スイッチＳ２１の他端は入力端子ＩＮと接続される。スイッチＳ２３の他端は固定電圧と接続される。スイッチＳ２５の他端は積分キャパシタＣ０の演算増幅器ＡＭＰの出力側の端子と接続される。キャパシタＣ２の他端にはスイッチＳ２２及びスイッチＳ２４の一端が接続される。スイッチＳ２２の他端は積分キャパシタＣ０の演算増幅器ＡＭＰの反転入力側の端子と接続される。スイッチＳ２４の他端は固定電圧と接続される。
【００３６】
次に、スイッチトキャパシタフィルタ１００の動作について説明する。スイッチトキャパシタフィルタ１００は、第１の期間で入力信号を電荷としてサンプリングし、第２の期間でサンプリングした電荷を積分する。ここで、第１の期間をサンプリング期間、第２の期間を積分期間と呼ぶ。スイッチトキャパシタフィルタ１００は、サンプリング期間Ａ→→積分期間Ａ→サンプリング期間Ｂ→積分期間Ｂを１サイクルとする。図２は、スイッチトキャパシタフィルタ１００の動作タイミングを示す図である。図２に示すように、サンプリング期間Ａ（ＳＡ）、積分期間Ａ（ＯＡ）、サンプリング期間Ｂ（ＳＢ）、積分期間Ｂ（ＯＢ）からなるサイクルを繰り返す。各スイッチには、それぞれ制御信号が入力され、動作状態に応じて制御信号が切り替わることにより、スイッチのＯＮ／ＯＦＦ制御が行われる。
【００３７】
入力信号Ｖｉｎについては、サンプリング期間Ａ及びサンプリング期間Ｂ終了時のサンプリング値をＶｉｎ［ｉ］（ｉは整数）、出力信号Ｖｏｕｔについては、積分期間Ａ及び積分期間Ｂ終了時のサンプリング値をＶｏｕｔ［ｉ］とする。また、実施の形態１では、サンプリング期間Ａ及び積分期間Ａによる伝達関数と、サンプリング期間Ｂ及び積分期間Ｂによる伝達関数が異なるため、サンプリング期間Ａ終了時の入力信号をＶｉｎＡ［ｉ］、積分期間Ａ終了時の出力信号をＶｏｕｔＡ［ｉ］、サンプリング期間Ｂ終了時の入力信号をＶｉｎＢ［ｉ］、積分期間Ｂ終了時の出力信号をＶｏｕｔＢ［ｉ］とする。なお、上記は、サンプリング期間Ａ終了時及び積分期間Ａ終了時を２ｊ−１番目（ｊは整数）のサンプリング、サンプリング期間Ｂ終了時及び積分期間Ｂ終了時を２ｊ番目のサンプリングとすると、以下の式で表される。
VinA[2j-1] = Vin[2j-1]
VinA[2j] = 0
VinB[2j-1] = 0
VinB[2j] = Vin[2j]
Vin[i] = VinA[i] + VinB[i]
VoutA[2j-1] = Vout[2j-1]
VoutA[2j] = 0
VoutB[2j-1] = 0
VoutB[2j] = Vout[2j]
Vout[i] = VoutA[i] + VoutB[i]
また、Ｖｉｎ［ｉ］、ＶｉｎＡ［ｉ］、ＶｉｎＢ［ｉ］、Ｖｏｕｔ［ｉ］、ＶｏｕｔＡ［ｉ］、ＶｏｕｔＢ［ｉ］をｚ変換したものを、それぞれＶｉｎ（ｚ）、ＶｉｎＡ（ｚ）、ＶｉｎＢ（ｚ）、Ｖｏｕｔ（ｚ）、ＶｏｕｔＡ（ｚ）、ＶｏｕｔＢ（ｚ）とする。
【００３８】
雑音Ｖｎについては、サンプリング期間または積分期間終了時のサンプリング値をＶｎ［ｉ］（ｉは整数）、Ｖｎ［ｉ］をｚ変換したものをＶｎ（ｚ）とする。また、実施の形態１では、サンプリング期間Ａ及び積分期間Ａによる伝達関数と、サンプリング期間Ｂ及び積分期間Ｂによる伝達関数が異なるため、サンプリング期間Ａまたは積分期間Ａ終了時の雑音をＶｎＡ［ｉ］、サンプリング期間Ｂまたは積分期間Ｂ終了時の雑音をＶｎＢ［ｉ］とする。なお、上記は、サンプリング期間Ａ終了時及び積分期間Ａ終了時を２ｊ−１番目（ｊは整数）のサンプリング、サンプリング期間Ｂ終了時及び積分期間Ｂ終了時を２ｊ番目のサンプリングとすると、以下の式で表される。
VnA[2j-1] = Vn[2j-1]
VnA[2j] = 0
VnB[2j-1] = 0
VnB[2j] = Vin[2j]
Vn[i] = VnA[i] + VnB[i]
また、Ｖｎ［ｉ］、ＶｎＡ［ｉ］、ＶｎＢ［ｉ］をｚ変換したものを、それぞれＶｎ（ｚ）、ＶｎＡ（ｚ）、ＶｎＢ（ｚ）とする。
【００３９】
制御信号φ１Ａは、スイッチＳ１１及びスイッチＳ１４に供給され、サンプリング期間ＡのときにＨｉｇｈとなり、スイッチＳ１１及びスイッチＳ１４がＯＮとなる。制御信号φ２Ａは、スイッチＳ１３及びスイッチＳ２５に供給され、積分期間ＡのときにＨｉｇｈとなり、スイッチＳ１３及びスイッチＳ２５がＯＮとなる。制御信号φ１Ｂは、スイッチＳ２１及びスイッチＳ２４に供給され、サンプリング期間ＢのときにＨｉｇｈとなり、スイッチＳ２１及びスイッチＳ２４がＯＮとなる。制御信号φ２Ｂは、スイッチＳ２３及びスイッチＳ１５に供給され、積分期間ＢのときにＨｉｇｈとなり、スイッチＳ２３及びスイッチＳ１５がＯＮとなる。制御信号φ２は、スイッチＳ１２及びスイッチＳ２２に供給され、積分期間Ａ及び積分期間ＢのときにＨｉｇｈとなり、スイッチＳ１２及びスイッチＳ２２がＯＮとなる。
【００４０】
続いて、入力信号の伝搬について説明する。図３Ａ〜Ｄは、スイッチトキャパシタフィルタ１００における入力信号の伝搬を示す回路図である。まず、サンプリング期間Ａでは、スイッチＳ１１及びスイッチＳ１４がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ１００は、図３Ａに示す接続となる。ここで、積分キャパシタＣ０に蓄積される電荷をＱ０、キャパシタＣ１に蓄積される電荷をＱ１、キャパシタＣ２蓄積される電荷をＱ２とする。また、特に断らない限り、積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ２の容量値は、それぞれＣ０、Ｃ１及びＣ２である。サンプリング期間Ａ終了時に、キャパシタＣ１に入力信号ＶｉｎＡ［２ｊ−１］の電荷がサンプリングされる。サンプリング期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)・Z-1
Q1 = C1・VinA(z)
Q2 = 0
【００４１】
積分期間Ａでは、スイッチＳ１２、スイッチＳ１３、スイッチＳ２２及びスイッチＳ２５がＯＮとなり、それ以外のスイッチはＯＦＦとなる．従って、スイッチトキャパシタフィルタ１００は、図３Ｂに示す接続となり、キャパシタＣ１に蓄積されていた入力信号の電荷は、積分キャパシタＣ０及びキャパシタＣ２に転送される。積分期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)
Q1 = 0
Q2 = C2・VoutA(z)
各キャパシタに蓄積されている、サンプリング期間Ａ終了時の電荷と、積分期間Ａ終了時の電荷と、について電荷の保存則を適用すると、以下の式（５）が成り立つ。
(C0 + C2)・VoutA(z) = C0・VoutB(z)・Z-1 + C1・VinA(z) ・・・（５）
【００４２】
サンプリング期間Ｂでは、スイッチＳ２１及びスイッチＳ２４がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ１００は、図３Ｃに示す接続となり、サンプリング期間Ｂ終了時に、キャパシタＣ２に入力信号ＶｉｎＢ［２ｊ］の電荷がサンプリングされる。サンプリング期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)・Z-1
Q1 = 0
Q2 = C2・VinB(z)
【００４３】
積分期間Ｂでは、スイッチＳ１２、スイッチＳ１５、スイッチＳ２２及びスイッチＳ２３がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ１００は、図３Ｄに示す接続となり、キャパシタＣ２に蓄積されていた入力信号の電荷は、積分キャパシタＣ０及びキャパシタＣ１に転送される。積分期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)
Q1 = C1・VoutB(z)
Q2 = 0
各キャパシタに蓄積されている、サンプリング期間Ｂ終了時の電荷と、積分期間Ｂ終了時の電荷と、について電荷の保存則を適用すると、以下の式（６）が成り立つ。
(C0 + C1)・VoutB(z) = C0・VoutA(z)・Z-1 + C2・VinB(z) ・・・（６）
【００４４】
ここで、キャパシタＣ１とキャパシタＣ２の容量値が等しい（Ｃ１＝Ｃ２）とすると、
式（５）及び式（６）より、スイッチトキャパシタ１００における入力信号の出力端子への伝達関数は、式（７）で表される。
【数５】
よって、スイッチトキャパシタフィルタ１００は、入力信号に対して１次のローパスフィルタ特性を有する。なお、式（１）においてＣ１＝Ｃ２とすれば、式（７）と式（１）とは同じ式となる。よって、Ｃ１＝Ｃ２の条件では、スイッチトキャパシタフィルタ１００の入力信号に対する伝達特性は、スイッチトキャパシタフィルタ１０００の入力信号に対する伝達特性と同一である。
【００４５】
次に、スイッチＳ１２及びスイッチＳ１３の雑音の伝搬について説明する。図４Ａ〜Ｄは、スイッチトキャパシタフィルタ１００でのスイッチの雑音の伝搬を示す回路図である。ここで、スイッチＳ１２及びスイッチＳ１３の雑音として、スイッチＳ１２及びスイッチＳ１３と直列に電圧源Ｖｎがあるものとする。また、スイッチの雑音の伝搬のみを示すために、入力信号は常に０とする。まず、サンプリング期間Ａでは、図４Ａに示す接続となり、キャパシタＣ１に蓄積されていた電荷は放電され、積分キャパシタＣ０及びキャパシタＣ２に蓄積されていた電荷はそのまま保持される。なお、積分キャパシタＣ０及びキャパシタＣ２に蓄積されていた電荷とは、積分期間Ｂ終了時（図４Ｄ）の電荷のことである。サンプリング期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)・Z-1
Q1 = 0
Q2 = 0
【００４６】
積分期間Ａでは、図４Ｂに示す接続となり、積分期間Ａの終了時に、キャパシタＣ１にスイッチＳ１２及びスイッチＳ１３の雑音ＶｎＡ［２ｊ−１］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ２にも合わせて同じだけの雑音の電荷が転送される。積分期間Ａの終了時に各キャパシタに蓄積されている雑音電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)
Q1 = -C1・VnA(z)
Q2 = C2・VoutA(z)
各キャパシタに蓄積されている、サンプリング期間Ａ終了時の電荷と、積分期間Ａ終了時の電荷と、について電荷の保存則を適用すると、以下の式（８）が成り立つ。
(C0 + C2)・VoutA(z) = C0・VoutB(z)・Z-1 + C1・VnA(z) ・・・（８）
【００４７】
サンプリング期間Ｂでは、図４Ｃに示す接続となり、キャパシタＣ２に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ１に蓄積されていた電荷はそのまま保持される。このように、積分期間Ａ終了時に、キャパシタＣ１にサンプリングされた雑音の電荷はそのまま保持される。サンプリング期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)・Z-1
Q1 = -C1・VnA(z)・Z-1
Q2 = 0
【００４８】
積分期間Ｂでは、図４Ｄに示す接続となり、積分期間Ａ終了時にキャパシタＣ１にサンプリングされて保持されてきた雑音の電荷は、キャパシタＣ１と積分キャパシタＣ０に分配される。なお、積分キャパシタＣ０に分配される雑音の電荷は、積分期間Ａ終了時とは逆符号であり、積分期間Ａ終了時に積分キャパシタＣ０で積分された雑音の電荷をキャンセルする。積分期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)
Q1 = C1・VoutB(z)
Q2 = 0
各キャパシタに蓄積されている、サンプリング期間Ｂ終了時の電荷と、積分期間Ｂ終了時の電荷と、について電荷の保存則を適用すると、以下の式（９）が成り立つ。
(C0 + C1)・VoutB(z) = C0・VoutA(z)・Z-1 - C1・VnA(z)・Z-1 ・・・（９）
【００４９】
従って、キャパシタＣ１とキャパシタＣ２の容量値が等しい（Ｃ１＝Ｃ２）とすると、式（８）及び式（９）より、スイッチトキャパシタ１００におけるスイッチＳ１２及びスイッチＳ１３の雑音の出力端子への伝達関数は、式（１０）で表される．
【数６】
よって、スイッチトキャパシタフィルタ１００では、スイッチＳ１２及びスイッチＳ１３の雑音には１次の微分係数（１−Ｚ−１）が掛かって出力される。よって、スイッチトキャパシタフィルタ１００は、スイッチＳ１２及びスイッチＳ１３の雑音の低周波成分を減衰させることができる。ここで、微分係数（１−Ｚ−１）は直流で０であり、ナイキスト周波数で２となる。
【００５０】
また、上記ではスイッチＳ１２及びスイッチＳ１３の雑音の伝搬について述べたが、 これはスイッチＳ２２及びスイッチＳ２３の雑音の伝搬についても同様である。
【００５１】
ここで、スイッチトキャパシタフィルタ１００及びスイッチトキャパシタフィルタ１０００のスイッチの雑音の伝搬量について比較を行う。なお、スイッチトキャパシタフィルタ１０００については、入力信号の出力への伝達関数がスイッチトキャパシタフィルタ１００と同じになるように、Ｃ１＝Ｃ２とする。比較の対象となるスイッチの雑音は、以下の通りである。
スイッチトキャパシタフィルタ１００：
・スイッチＳ１２及びスイッチＳ１３の雑音 → 式（１０）
・スイッチＳ２２及びスイッチＳ２３の雑音 → 式（１０）
スイッチトキャパシタフィルタ１０００：
・スイッチＳ１２及びスイッチＳ１３の雑音 → 式（２）
・スイッチＳ２３及びスイッチＳ２４の雑音 → 式（３）
なお、これ以外のスイッチの雑音の伝搬量については、スイッチトキャパシタフィルタ１００とスイッチトキャパシタフィルタ１０００とで同じである。
【００５２】
スイッチの雑音ＶｎはスイッチのＯＮ抵抗に起因する雑音である。この雑音に対して、スイッチのＯＮ抵抗とキャパシタによるローパスフィルタ特性及びサンプリングによる折り返しを考慮すると、キャパシタにサンプリングされるナイキスト周波数までの全帯域の雑音はｋＴ／Ｃで決定され、その周波数分布はほぼ均一となる。ここで、ｋはボルツマン定数、Ｔは温度、Ｃは容量値を表す。なお、式（１０）の雑音であるＶｎＡ（ｚ）は、ＶｎＡ［２ｊ−１］＝Ｖｎ［２ｊ−１］、ＶｎＡ［２ｊ］＝０という雑音であるが、ナイキスト周波数までの全帯域の雑音で考えると、Ｖｎ（ｚ）とほぼ同じ雑音であると考えられる。
【００５３】
また、各スイッチの雑音はスイッチのＯＮ抵抗に起因する雑音であるため相関が無い。よって、雑音電圧の和は，各雑音電圧の２乗和の平方根となる。
【００５４】
以上より、スイッチトキャパシタフィルタ１００及びスイッチトキャパシタフィルタ１０００の、対象となるスイッチの雑音の伝搬量は以下の関係を持つ。
（スイッチトキャパシタフィルタ１００の伝搬量）：（スイッチトキャパシタフィルタ１０００の伝搬量）
＝ √２・（１−ｚ−１）：√２
これより、直流では０：√２、（ナイキスト周波数／３）では√２：√２、ナイキスト周波数では２√２：√２となる。（ナイキスト周波数／３）以上の周波数では、スイッチトキャパシタフィルタ１００の伝搬量のほうが大きくなるが、（ナイキスト周波数／３）以上の周波数成分については、ローパスフィルタが掛かるため影響は小さい。従って、本構成によれば、スイッチトキャパシタを適切に接続することで、演算増幅器や制御回路を追加することなく、スイッチの雑音を低減できるスイッチトキャパシタフィルタを実現することができる。
【００５５】
次に、演算増幅器の雑音の伝搬について説明する。図５Ａ〜Ｄは、スイッチトキャパシタフィルタ１００における演算増幅器の雑音の伝搬を示す回路図である。ここで、演算増幅器の雑音として、演算増幅器の反転入力に電圧源Ｖｎがあるものとする。また、演算増幅器の雑音の伝搬のみを示すために、入力信号は常に０とする。まずサンプリング期間Ａでは、図５Ａに示す接続となり、キャパシタＣ１に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ２に蓄積されていた電荷はそのまま保持される。なお、積分キャパシタＣ０、キャパシタＣ２に蓄積されていた電荷とは、積分期間Ｂ終了時（図５Ｄ）の電荷のことである。特に、キャパシタＣ２に蓄積されている電荷は、積分期間Ｂ終了時にサンプリングされた雑音の電荷であり、このように、そのまま保持される。サンプリング期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutB(z) - VnB(z)}・Z-1
Q1 = 0
Q2 = -C2・VnB(z)・Z-1
【００５６】
積分期間Ａでは、図５Ｂに示す接続となり、積分期間Ａ終了時に、キャパシタＣ１に演算増幅器の雑音ＶｎＡ［２ｊ−１］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ２にも合わせて同じだけの雑音の電荷が転送される。また、積分期間Ｂ終了時にキャパシタＣ２でサンプリングされて保持されてきた雑音の電荷は、キャパシタＣ２と積分キャパシタＣ０とに分配される。なお、積分キャパシタＣ０に分配される雑音の電荷は、積分期間Ｂ終了時とは逆符号であり、積分期間Ｂ終了時に積分キャパシタＣ０で積分された雑音の電荷をキャンセルする。積分期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutA(z) - VnA(z)}
Q1 = -C1・VnA(z)
Q2 = C2・{VoutA(z) - VnA(z)}
各キャパシタに蓄積されている、サンプリング期間Ａ終了時の電荷と、積分期間Ａ終了時の電荷と、について電荷の保存則を適用すると、以下の式（１１）が成り立つ。
(C0 + C2)・{VoutA(z) - VnA(z)}
= C0・{VoutB(z) - VnB(z)}・Z-1 - C2・VnB(z)・Z-1 + C1・VnA(z) ・・・（１１）
【００５７】
サンプリング期間Ｂでは、図５Ｃに示す接続となり、キャパシタＣ２に蓄積されていた電荷は放電され、積分キャパシタＣ０及びキャパシタＣ１に蓄積されていた電荷はそのまま保持される。特に、キャパシタＣ１に蓄積されている電荷は、積分期間Ａ終了時にサンプリングされた雑音の電荷であり、このように、そのまま保持される。サンプリング期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutA(z) - VnA(z)}・Z-1
Q1 = -C1・VnA(z)・Z-1
Q2 = 0
【００５８】
積分期間Ｂでは、図５Ｄに示す接続となり、積分期間Ｂ終了時に、キャパシタＣ２に演算増幅器の雑音ＶｎＢ［２ｊ］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ１にも合わせて同じだけの雑音の電荷が転送される。また、積分期間Ａ終了時にキャパシタＣ１にサンプリングされて保持されてきた雑音の電荷は、キャパシタＣ１と積分キャパシタＣ０に分配される。なお、積分キャパシタＣ０に分配される雑音の電荷は、積分期間Ａ終了時とは逆符号であり、積分期間Ａ終了時に積分キャパシタＣ０で積分された雑音の電荷をキャンセルする。積分期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutB(z) - VnB(z)}
Q1 = C1・{VoutB(z) - VnB(z)}
Q2 = -C2・VnB(z)
各キャパシタに蓄積されている、サンプリング期間Ｂ終了時の電荷と、積分期間Ｂ終了時の電荷と、について電荷の保存則を適用すると、以下の式（１２）が成り立つ。
(C0 + C1)・{VoutB(z) - VnB(z)}
= C0・{VoutA(z) - VnA(z)}・Z-1 - C1・VnA(z)・Z-1 + C2・VnB(z) ・・・（１２）
【００５９】
従って、キャパシタＣ１とキャパシタＣ２の容量値が等しい（Ｃ１＝Ｃ２）とすると、式（１１）及び式（１２）より、スイッチトキャパシタ１００における演算増幅器の雑音の出力端子への伝達関数は、式（１３）で表される。
【数７】
【００６０】
ここで、スイッチトキャパシタフィルタ１００とスイッチトキャパシタフィルタ１０００の演算増幅器の雑音の伝搬量について比較を行う。なお、スイッチトキャパシタフィルタ１０００については、入力信号の出力への伝達関数がスイッチトキャパシタフィルタ１００と同じになるように、Ｃ１＝Ｃ２とする。スイッチトキャパシタフィルタ１００の伝搬量である式（１３）と、スイッチトキャパシタフィルタ１０００の伝搬量である式（４）は、以下の関係を有する。
（スイッチトキャパシタフィルタ１００の伝搬量）：（スイッチトキャパシタフィルタ１０００の伝搬量）
= (2 - z-1) + (C0/C2)(1 - z-1) : 2 + (C0/C2)・(1 - z-1)
これより、直流では１：２となり、スイッチトキャパシタフィルタ１００の伝搬量をスイッチトキャパシタフィルタ１０００の伝搬量の半分に低減できる。また、伝搬量の比は（Ｃ０／Ｃ２）で決定されるが、ナイキスト周波数の約２１／５０倍の周波数以下の周波数では、スイッチトキャパシタフィルタ１００の伝搬量をスイッチトキャパシタフィルタ１０００に対して低減することができる。それ以上の周波数では、スイッチトキャパシタフィルタ１００の伝搬量のほうが大きくなるが、通常での使用機会が多いＣ０＞＝Ｃ２の場合には、ほぼ同等の伝搬量となる。従って、本構成によれば、スイッチトキャパシタを適切に接続することで、演算増幅器や制御回路を追加することなく、演算増幅器の雑音をも低減できるスイッチトキャパシタフィルタを実現することができる。
【００６１】
すなわち、本構成によれば、サンプリング期間Ａにおいて、スイッチトキャパシタＳＣ１のキャパシタＣ１には、入力信号が電荷（信号電荷）としてサンプリングされる。その後の積分期間Ａにおいては、信号電荷が積分キャパシタＣ０及びスイッチトキャパシタＳＣ２のキャパシタＣ２に転送される。また、キャパシタＣ１には、スイッチＳ１２及びＳ１３の雑音及び演算増幅器ＡＭＰの雑音が電荷（雑音電荷）としてサンプリングされる。それとともに、積分キャパシタＣ０及びキャパシタＣ２の演算増幅器ＡＭＰ反転入力側端には、キャパシタＣ１の演算増幅器ＡＭＰの反転入力側端に蓄積された雑音電荷とは逆符号の電荷が蓄積される。また、積分キャパシタＣ０及びキャパシタＣ２の演算増幅器ＡＭＰの出力側端には、反転入力側端とは逆符号の電荷が蓄積される。その後の積分期間Ｂでは、キャパシタＣ１のスイッチＳ１５側の端子は演算増幅器ＡＭＰの出力と接続され、スイッチＳ１２側の端子は演算増幅器ＡＭＰの反転入力と接続される。これにより、積分期間Ｂにおいて積分キャパシタＣ０に転送される雑音電荷は、積分期間Ａにおいて積分キャパシタＣ０に転送された雑音電荷に対して逆符号となる。従って、積分キャパシタＣ０における雑音電荷はキャンセルされる。また、本構成では、積分期間Ａで入力信号をサンプリングした電荷を転送することにより、スイッチトキャパシタＳＣ１を放電させる。よって、通常のスイッチトキャパシタフィルタのように、放電のみを目的とする接続状態を有しない。従って、放電を目的とする接続状態において雑音電荷がサンプリングされることを防ぐことができる。なお、以上はスイッチトキャパシタＳＣ１について述べたが、雑音低減の効果はスイッチトキャパシタＳＣ２でも同様である。
【００６２】
従って、本構成によれば、簡易な構成によりスイッチの雑音及び演算増幅器の雑音を低減することができるスイッチトキャパシタフィルタを提供することができる。また、本構成にかかるスイッチトキャパシタを用いることにより、スイッチの雑音及び演算増幅器の雑音を低減することができるスイッチトキャパシタフィルタの制御方法を提供することができる。
【００６３】
実施の形態２
次に、実施の形態２にかかるスイッチトキャパシタフィルタについて説明する。図６は、実施の形態２にかかるスイッチトキャパシタフィルタ２００の回路図である。実施の形態２にかかるスイッチトキャパシタフィルタ２００は、図１に示すスイッチトキャパシタフィルタ１００にスイッチトキャパシタＳＣ３が追加され、合計３つのスイッチトキャパシタを備えている。スイッチトキャパシタＳＣ３の追加以外のスイッチトキャパシタフィルタ２００の構成は、図１のスイッチトキャパシタフィルタ１００と同様であるので説明を省略する。
【００６４】
スイッチトキャパシタＳＣ３は、スイッチトキャパシタＳＣ１及びスイッチトキャパシタＣ２と同様の構成を有する。スイッチトキャパシタＳＣ３は、キャパシタＣ３及びスイッチＳ３１〜Ｓ３５により構成される。スイッチＳ３１〜Ｓ３５には、例えばＭＯＳＦＥＴが用いられる。キャパシタＣ３の一端にはスイッチＳ３１、スイッチＳ３３及びスイッチＳ３５の一端が接続される。スイッチＳ３１の他端は入力端子ＩＮと接続される。スイッチＳ３３の他端は固定電圧と接続される。スイッチＳ３５の他端は積分キャパシタＣ０の出力端子ＯＵＴ側の端子と接続される。キャパシタＣ３の他端にはスイッチＳ３２及びスイッチＳ３４の一端が接続される。スイッチＳ３２の他端は積分キャパシタＣ０の演算増幅器ＡＭＰ側の端子と接続される。スイッチＳ３４の他端は固定電圧と接続される。なお、ここで、キャパシタＣ３は、キャパシタＣ１及びキャパシタＣ２と等しい容量を有する。
【００６５】
次に、スイッチトキャパシタフィルタ２００の動作について説明する。スイッチトキャパシタフィルタ２００は、スイッチトキャパシタフィルタ１００と同様に、サンプリング期間で入力信号を電荷としてサンプリングし、積分期間でサンプリングした電荷を積分する。スイッチトキャパシタフィルタ２００は、サンプリング期間Ａ→→積分期間Ａ→サンプリング期間Ｂ→積分期間Ｂ→サンプリング期間Ｃ→積分期間Ｃを１サイクルとする。 図７は、スイッチトキャパシタフィルタ２００の動作タイミングを示す図である。図７に示すように、スイッチトキャパシタフィルタ２００は、サンプリング期間Ａ（ＳＡ）、積分期間Ａ（ＯＡ）、サンプリング期間Ｂ（ＳＢ）、積分期間Ｂ（ＯＢ）、サンプリング期間Ｃ（ＳＣ）、積分期間Ｃ（ＯＣ）からなるサイクルを繰り返す。各スイッチには、それぞれ制御信号が入力され、動作状態に応じて制御信号が切り替わることにより、スイッチのＯＮ／ＯＦＦ制御が行われる。
【００６６】
入力信号Ｖｉｎについては、サンプリング期間Ａ〜Ｃ終了時のサンプリング値をＶｉｎ［ｉ］（ｉは整数）、出力信号Ｖｏｕｔについては、積分期間Ａ〜Ｃ終了時のサンプリング値をＶｏｕｔ［ｉ］とする。また、実施の形態２では、サンプリング期間Ａ及び積分期間Ａによる伝達関数、サンプリング期間Ｂ及び積分期間Ｂによる伝達関数、サンプリング期間Ｃ及び積分期間Ｃによる伝達関数はそれぞれ異なるため、サンプリング期間Ａ終了時の入力信号をＶｉｎＡ［ｉ］、積分期間Ａ終了時の出力信号をＶｏｕｔＡ［ｉ］、サンプリング期間Ｂ終了時の入力信号をＶｉｎＢ［ｉ］、積分期間Ｂ終了時の出力信号をＶｏｕｔＢ［ｉ］、サンプリング期間Ｃ終了時の入力信号をＶｉｎＣ［ｉ］、積分期間Ｃ終了時の出力信号をＶｏｕｔＣ［ｉ］とする。なお、上記は、サンプリング期間Ａ終了時及び積分期間Ａ終了時を［３ｊ−２］番目（ｊは整数）のサンプリング、サンプリング期間Ｂ終了時及び積分期間Ｂ終了時を［３−ｊ］番目のサンプリング、サンプリング期間Ｃ終了時及び積分期間Ｃ終了時を［３ｊ］番目のサンプリングとすると、以下の式で表される。
VinA[3j-2] = Vin[3j-2]
VinA[3j-1] = VinA[3j] = 0
VinB[3j-1] = Vin[3j-1]
VinB[3j-2] = VinB[3j] = 0
VinC[3j] = Vin[3j]
VinC[3j-2] = VinC[3j-1] = 0
Vin[i] = VinA[i] + VinB[i] + VinC[i]
VoutA[3j-2] = Vout[3j-2]
VoutA[3j-1] = VoutA[3j] = 0
VoutB[3j-1] = Vout[3j-1]
VoutB[3j-2] = VoutB[3j] = 0
VoutC[3j] = Vout[3j]
VoutC[3j-2] = VoutC[3j-1] = 0
Vout[i] = VoutA[i] + VoutB[i] + VoutC[i]
また、Ｖｉｎ［ｉ］、ＶｉｎＡ［ｉ］、ＶｉｎＢ［ｉ］、ＶｉｎＣ［ｉ］、Ｖｏｕｔ［ｉ］、ＶｏｕｔＡ［ｉ］、ＶｏｕｔＢ［ｉ］、ＶｏｕｔＣ［ｉ］をｚ変換したものを、それぞれＶｉｎ（ｚ）、ＶｉｎＡ（ｚ）、ＶｉｎＢ（ｚ）、ＶｉｎＣ（ｚ）、Ｖｏｕｔ（ｚ）、ＶｏｕｔＡ（ｚ）、ＶｏｕｔＢ（ｚ）、ＶｏｕｔＣ（ｚ）とする。
【００６７】
雑音Ｖｎについては、サンプリング期間または積分期間終了時のサンプリング値をＶｎ［ｉ］（ｉは整数）、Ｖｎ［ｉ］をｚ変換したものをＶｎ（ｚ）とする。また、実施の形態１では、サンプリング期間Ａ及び積分期間Ａによる伝達関数、サンプリング期間Ｂ及び積分期間Ｂによる伝達関数、サンプリング期間Ｃ及び積分期間Ｃによる伝達関数はそれぞれ異なるため、サンプリング期間Ａまたは積分期間Ａ終了時の雑音をＶｎＡ［ｉ］、サンプリング期間Ｂまたは積分期間Ｂ終了時の雑音をＶｎＢ［ｉ］、サンプリング期間Ｃまたは積分期間Ｃ終了時の雑音をＶｎＣ［ｉ］とする。なお、上記は、サンプリング期間Ａ終了時及び積分期間Ａ終了時を［３ｊ−２］番目（ｊは整数）のサンプリング、サンプリング期間Ｂ終了時及び積分期間Ｂ終了時を［３ｊ−１］番目のサンプリング、サンプリング期間Ｃ終了時及び積分期間Ｃ終了時を［３ｊ］番目のサンプリングとすると、以下の式で表される。
VnA[3j-2] = Vn[3j-2]
VnA[3j-1] = VnA[3j] = 0
VnB[3j-1] = Vn[3j-1]
VnB[3j-2] = VnB[3j] = 0
VnC[3j] = Vn[3j]
VnC[3j-2] = VnC[3j-1] = 0
Vn[i] = VnA[i] + VnB[i] + VnC[i]
また、Ｖｎ［ｉ］、ＶｎＡ［ｉ］、ＶｎＢ［ｉ］、ＶｎＣ［ｉ］をｚ変換したものを、それぞれＶｎ（ｚ）、ＶｎＡ（ｚ）、ＶｎＢ（ｚ）、ＶｎＣ（ｚ）とする。
【００６８】
制御信号φ１Ａは、スイッチＳ１１及びスイッチＳ１４に供給され、サンプリング期間ＡのときにＨｉｇｈとなり、スイッチＳ１１及びスイッチＳ１４がＯＮとなる。制御信号φ２Ａは、スイッチＳ１３及びスイッチＳ３５に供給され、積分期間ＡのときにＨｉｇｈとなり、スイッチＳ１３及びスイッチＳ３５がＯＮとなる。制御信号φ１Ｂは、スイッチＳ２１及びスイッチＳ２４に供給され、サンプリング期間ＢのときにＨｉｇｈとなり、スイッチＳ２１及びスイッチＳ２４がＯＮとなる。制御信号φ２Ｂは、スイッチＳ２３及びスイッチＳ１５に供給され、積分期間ＢのときにＨｉｇｈとなり、スイッチＳ２３及びスイッチＳ１５がＯＮとなる。制御信号φ１Ｃは、スイッチＳ３１及びスイッチＳ３４に供給され、サンプリング期間ＣのときにＨｉｇｈとなり、スイッチＳ３１及びスイッチＳ３４がＯＮとなる。制御信号φ２Ｃは、スイッチＳ２５及びスイッチＳ３３に供給され、積分期間ＢのときにＨｉｇｈとなり、スイッチＳ２５及びスイッチＳ３３がＯＮとなる。制御信号φ２は、スイッチＳ１２、スイッチＳ２２及びスイッチＳ３２に供給され、積分期間Ａ〜ＣのときにＨｉｇｈとなり、スイッチＳ１２、スイッチＳ２２及びスイッチＳ３２がＯＮとなる。
【００６９】
続いて、入力信号の伝搬について説明する。図８Ａ〜Ｆは、スイッチトキャパシタフィルタ２００における入力信号の伝搬を示す回路図である。まず、サンプリング期間ＡではスイッチＳ１１及びスイッチＳ１４がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ１００は、図８Ａに示す接続となり、入力信号ＶｉｎＡ［３ｊ−２］（ｊは整数）がキャパシタＣ１でサンプリングされる。ここで、積分キャパシタＣ０に蓄積される電荷をＱ０、キャパシタＣ１に蓄積される電荷をＱ１、キャパシタＣ２蓄積される電荷をＱ２、キャパシタＣ２蓄積される電荷をＱ３とする。また、特に断らない限り、積分キャパシタＣ０、キャパシタＣ１〜Ｃ３の容量値は、それぞれＣ０、Ｃ１〜Ｃ３である。サンプリング期間Ａ終了時に、キャパシタＣ１に入力信号ＶｉｎＡ［３ｊ−２］の電荷がサンプリングされる。サンプリング期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutC(z)・Z-1
Q1 = C1・VinA(z)
Q2 = C2・VoutC(z)・Z-1
Q3 = 0
【００７０】
積分期間Ａでは、スイッチＳ１２、スイッチＳ１３、スイッチＳ２２、スイッチＳ３２及びスイッチＳ３５がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ２００は、図８Ｂに示す接続となり、キャパシタＣ１に蓄積されていた入力信号の電荷は積分キャパシタＣ０、キャパシタＣ２及びキャパシタＣ３に転送される。積分期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)
Q1 = 0
Q2 = C2・VoutC(z)・Z-1
Q3 = C3・VoutA(z)
各キャパシタに蓄積されている、サンプリング期間Ａ終了時の電荷と、積分期間Ａ終了時の電荷と、について電荷の保存則を適用すると、以下の式（１４）が成り立つ。
(C0 + C3)・VoutA(z) = C0・VoutC(z)・Z-1 + C1・VinA(z) ・・・（１４）
【００７１】
サンプリング期間Ｂでは、スイッチＳ２１及びスイッチＳ２４がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ２００は、図８Ｃに示す接続となり、サンプリング期間Ｂ終了時に、キャパシタＣ２に入力信号ＶｉｎＢ［３ｊ−１］の電荷がサンプリングされる。サンプリング期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)・Z-1
Q1 = 0
Q2 = C2・VinB(z)
Q3 = C3・VoutA(z)・Z-1
【００７２】
積分期間Ｂでは、スイッチＳ１２、スイッチＳ１５、スイッチＳ２２、スイッチＳ２３及びスイッチＳ３２がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ２００は、図８Ｄに示す接続となり、キャパシタＣ２に蓄積された電荷は積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ３に転送される。積分期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)
Q1 = C1・VoutB(z)
Q2 = 0
Q3 = C3・VoutA(z)・Z-1
各キャパシタに蓄積されている、サンプリング期間Ｂ終了時の電荷と、積分期間Ｂ終了時の電荷と、について電荷の保存則を適用すると、以下の式（１５）が成り立つ。
(C0 + C1)・VoutB(z) = C0・VoutA(z)・Z-1 + C2・VinB(z) ・・・（１５）
【００７３】
サンプリング期間Ｃでは、スイッチＳ３１及びスイッチＳ３４がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ２００は、図８Ｅに示す接続となり、サンプリング期間Ｃ終了時に、キャパシタＣ２に入力信号ＶｉｎＣ［３ｊ］の電荷がサンプリングされる。サンプリング期間Ｃ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)・Z-1
Q1 = C1・VoutB(z)・Z-1
Q2 = 0
Q3 = C3・VinC(z)
【００７４】
積分期間Ｃでは、スイッチＳ１２、スイッチＳ２２、スイッチＳ２５、スイッチＳ３２及びスイッチＳ３３がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ２００は、図８Ｆに示す接続となり、キャパシタＣ３に蓄積された電荷は積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ２に転送される。積分期間Ｃ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutC(z)
Q1 = C1・VoutB(z)・Z-1
Q2 = C2・VoutC(z)
Q3 = 0
各キャパシタに蓄積されている、サンプリング期間Ｃ終了時の電荷と、積分期間Ｃ終了時の電荷と、について電荷の保存則を適用すると、以下の関係が成り立つ。
(C0 + C2)・VoutC(z) = C0・VoutB(z)・Z-1 + C3・VinC(z) ・・・（１６）
【００７５】
ここで、キャパシタＣ１〜Ｃ３の容量は等しい（Ｃ１＝Ｃ２＝Ｃ３）とすると、式（１４）〜（１６）より、スイッチトキャパシタフィルタ２００における入力信号の出力端子への伝達関数は、式（７）で表される。よって、スイッチトキャパシタフィルタ２００は、入力信号に対してスイッチトキャパシタフィルタ１００と同じの伝達特性を有する。
【００７６】
次に、スイッチＳ１２及びスイッチＳ１３の雑音の伝搬について説明する。図９Ａ〜Ｆは、スイッチトキャパシタフィルタ２００でのスイッチの雑音の伝搬を示す回路図である。ここで、スイッチＳ１２及びスイッチＳ１３の雑音として、スイッチＳ１２及びスイッチＳ１３と直列に電圧源Ｖｎがあるものとする。また、スイッチの雑音の伝搬のみを示すために、入力信号は常に０とする。まず、サンプリング期間Ａでは、図９Ａに示す接続となり、キャパシタＣ１に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ２及びキャパシタＣ３に蓄積されていた電荷はそのまま保持される。なお、積分キャパシタＣ０、キャパシタＣ２及びキャパシタＣ３に蓄積されていた電荷とは、積分期間Ｃ終了時（図９Ｄ）の電荷のことである。サンプリング期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutC(z)・Z-1
Q1 = 0
Q2 = C2・VoutC(z)・Z-1
Q3 = 0
【００７７】
積分期間Ａでは、図９Ｂに示す接続となり、積分期間Ａの終了時に、キャパシタＣ１にスイッチＳ１２及びスイッチＳ１３の雑音ＶｎＡ［３ｊ−２］の電荷がサンプリングされ、積分キャパシタＣ０及びキャパシタＣ３にも合わせて同じだけの雑音の電荷が転送される。積分期間Ａの終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)
Q1 = -C1・VnA(z)
Q2 = C2・VoutC(z)・Z-1
Q3 = C3・VoutA(z)
各キャパシタに蓄積されている、サンプリング期間Ａ終了時の電荷と、積分期間Ａ終了時の電荷と、について電荷の保存則を適用すると、以下の式（１７）が成り立つ。
(C0 + C3)・VoutA(z) = C0・VoutC(z)・Z-1 + C1・VnA(z) ・・・（１７）
【００７８】
サンプリング期間Ｂでは、図９Ｃに示す接続となり、キャパシタＣ２に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ３に蓄積されていた電荷はそのまま保持される。このように、積分期間Ａ終了時に、キャパシタＣ１にサンプリングされた雑音の電荷はそのまま保持される。サンプリング期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)・Z-1
Q1 = -C1・VnA(z)・Z-1
Q2 = 0
Q3 = C3・VoutA(z)・Z-1
【００７９】
積分期間Ｂでは、図９Ｄに示す接続となり、積分期間Ａ終了時にキャパシタＣ１にサンプリングされて保持されてきた雑音の電荷は、キャパシタＣ１と積分キャパシタＣ０に分配される。なお、積分キャパシタＣ０に分配される雑音の電荷は、積分期間Ａ終了時とは逆符号であり、積分期間Ａ終了時に積分キャパシタＣ０で積分された雑音の電荷をキャンセルする。積分期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)
Q1 = C1・VoutB(z)
Q2 = 0
Q3 = C3・VoutA(z)・Z-1
各キャパシタに蓄積されている、サンプリング期間Ｂ終了時の電荷と、積分期間Ｂ終了時の電荷と、について電荷の保存則を適用すると、以下の式（１８）が成り立つ。
(C0 + C1)・VoutB(z) = C0・VoutA(z)・Z-1 - C1・VnA(z)・Z-1 ・・・（１８）
【００８０】
サンプリング期間Ｃでは、図９Ｅに示す接続となり、キャパシタＣ３に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ２に蓄積されていた電荷はそのまま保持される。サンプリング期間Ｃ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)・Z-1
Q1 = C1・VoutB(z)・Z-1
Q2 = 0
Q3 = 0
【００８１】
積分期間Ｃでは、図９Ｆに示す接続となる。積分期間Ｃ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutC(z)
Q1 = C1・VoutB(z)・Z-1
Q2 = C2・VoutC(z)
Q3 = 0
各キャパシタに蓄積されている、サンプリング期間Ｃ終了時の電荷と、積分期間Ｃ終了時の電荷と、について電荷の保存則を適用すると、以下の式（１９）が成り立つ。
(C0 + C2)・VoutC(z) = C0・VoutB(z)・Z-1 ・・・（１９）
【００８２】
ここで、キャパシタＣ１〜Ｃ３の容量は等しい（Ｃ１＝Ｃ２＝Ｃ３）とすると、式（１７）〜（１９）より、スイッチトキャパシタフィルタ２００におけるスイッチの雑音の伝達関数は、式（１０）で表される。よって、スイッチの雑音に対してスイッチトキャパシタフィルタ１００と同じ伝達特性を有する。
【００８３】
また、上記ではスイッチＳ１２及びスイッチＳ１３の雑音の伝搬について述べたが、 これはスイッチＳ２２及びスイッチＳ２３、スイッチＳ３２及びスイッチＳ３３の雑音の伝搬についても同様である。
【００８４】
次に、各動作状態における演算増幅器の雑音の伝搬について説明する。図１０Ａ〜Ｄは、スイッチトキャパシタフィルタ２００における演算増幅器の雑音の伝搬を示す回路図である。ここで、演算増幅器の雑音として、演算増幅器の反転入力に電圧源Ｖｎがあるものとする。また、演算増幅器の雑音の伝搬のみを示すために、入力信号は常に０とする。まず、サンプリング期間Ａでは、図１０Ａに示す接続となり、キャパシタＣ１に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ２及びキャパシタＣ３に蓄積されていた電荷はそのまま保持される。なお、積分キャパシタＣ０、キャパシタＣ２及びキャパシタＣ３に蓄積されていた電荷とは、積分期間Ｃ終了時（図１０Ｄ）の電荷のことである。特に、キャパシタＣ３に蓄積されている電荷は、積分期間Ｃ終了時にサンプリングされた雑音の電荷であり、このように、そのまま保持される。サンプリング期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutC(z) - VnC(z)}・Z-1
Q1 = 0
Q2 = C2・{VoutC(z) - VnC(z)}・Z-1
Q3 = -C3・VnC(z)・Z-1
【００８５】
積分期間Ａでは、図１０Ｂに示す接続となり、積分期間Ａ終了時に、キャパシタＣ１に演算増幅器の雑音ＶｎＡ［３ｊ−２］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ３にも合わせて同じだけの雑音の電荷が転送される。また、積分期間Ｃ終了時にキャパシタＣ３でサンプリングされて保持されてきた雑音の電荷は、キャパシタＣ３と積分キャパシタＣ０とに分配される。なお、積分キャパシタＣ０に分配される雑音の電荷は、積分期間Ｃ終了時とは逆符号であり、積分期間Ｃ終了時に積分キャパシタＣ０で積分された雑音の電荷をキャンセルする。積分期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutA(z) - VnA(z)}
Q1 = -C1・VnA(z)
Q2 = C2・{VoutC(z) - VnC(z)}・Z-1
Q3 = C3・{VoutA(z) - VnA(z)}
各キャパシタに蓄積されている、サンプリング期間Ａ終了時の電荷と、積分期間Ａ終了時の電荷と、について電荷の保存則を適用すると、以下の式（２０）が成り立つ。
(C0 + C3)・{VoutA(z) - VnA(z)}
= C0・{VoutC(z) - VnC(z)}・Z-1 - C3・VnC(z)・Z-1 + C1・VnA(z) ・・・（２０）
【００８６】
サンプリング期間Ｂでは、図１０Ｃに示す接続となり、キャパシタＣ２に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ３に蓄積されていた電荷はそのまま保持される。特に、キャパシタＣ１に蓄積されている電荷は、積分期間Ａ終了時にサンプリングされた雑音の電荷であり、このように、そのまま保持される。サンプリング期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutA(z) - VnA(z)}・Z-1
Q1 = -C1・VnA(z)・Z-1
Q2 = 0
Q3 = C3・{VoutA(z) - VnA(z)}・Z-1
【００８７】
積分期間Ｂでは、図１０Ｄに示す接続となり、積分期間Ｂ終了時に、キャパシタＣ２に演算増幅器の雑音ＶｎＢ［３ｊ−１］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ１にも合わせて同じだけの雑音の電荷が転送される。また、積分期間Ａ終了時にキャパシタＣ１にサンプリングされて保持されてきた雑音の電荷は、キャパシタＣ１と積分キャパシタＣ０に分配される。なお、積分キャパシタＣ０に分配される雑音の電荷は、積分期間Ａ終了時とは逆符号であり、積分期間Ａ終了時に積分キャパシタＣ０で積分された雑音の電荷をキャンセルする。積分期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutB(z) - VnB(z)}
Q1 = C1・{VoutB(z) - VnB(z)}
Q2 = -C2・VnB(z)
Q3 = C3・{VoutA(z) - VnA(z)}・Z-1
各キャパシタに蓄積されている、サンプリング期間Ｂ終了時の電荷と、積分期間Ｂ終了時の電荷と、について電荷の保存則を適用すると、以下の式（２１）が成り立つ。
(C0 + C1)・{VoutB(z) - VnB(z)}
= C0・{VoutA(z) - VnA(z)}・Z-1 - C1・VnA(z)・Z-1 + C2・VnB(z) ・・・（２１）
【００８８】
サンプリング期間Ｃでは、図１０Ｅに示す接続となり、キャパシタＣ３に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ２に蓄積されていた電荷はそのまま保持される。特に、キャパシタＣ２に蓄積されている電荷は、積分期間Ｂ終了時にサンプリングされた雑音の電荷であり、このように、そのまま保持される。サンプリング期間Ｃ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutB(z) - VnB(z)}・Z-1
Q1 = C1・{VoutB(z) - VnB(z)}・Z-1
Q2 = -C2・VnB(z)・Z-1
Q3 = 0
【００８９】
積分期間Ｃでは、図１０Ｆに示す接続となり、積分期間Ｃ終了時に、キャパシタＣ３に演算増幅器の雑音ＶｎＣ［３ｊ］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ２にも合わせて同じだけの雑音の電荷が転送される。また、積分期間Ｂ終了時にキャパシタＣ２にサンプリングされて保持されてきた雑音の電荷は、キャパシタＣ２と積分キャパシタＣ０に分配される。なお、積分キャパシタＣ０に分配される雑音の電荷は、積分期間Ｂ終了時とは逆符号であり、積分期間Ｂ終了時に積分キャパシタＣ０で積分された雑音の電荷をキャンセルする。積分期間Ｃ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutC(z) - VnC(z)}
Q1 = C1・{VoutB(z) - VnB(z)}・Z-1
Q2 = C2・{VoutC(z) - VnC(z)}
Q3 = -C3・VnC(z)
各キャパシタに蓄積されている、サンプリング期間Ｃ終了時の電荷と、積分期間Ｃ終了時の電荷と、について電荷の保存則を適用すると、以下の式（２２）が成り立つ。
(C0 + C2)・{VoutC(z) - VnC(z)}
= C0・{VoutB(z) - VnB(z)}・Z-1 - C2・VnB(z)・Z-1 + C3・VnC(z) ・・・（２２）
【００９０】
ここで、キャパシタＣ１〜Ｃ３の容量は等しい（Ｃ１＝Ｃ２＝Ｃ３）とすると、式（２０）〜（２２）より、スイッチトキャパシタフィルタ２００における演算増幅器の雑音の伝達関数は、式（１３）で表される。よって、スイッチトキャパシタフィルタ２００は、演算増幅器の雑音に対して、スイッチトキャパシタフィルタ１００と同じ伝達特性を有する。
【００９１】
すなわち、スイッチトキャパシタフィルタ２００は、スイッチトキャパシタフィルタ１００と同様の伝達特性を有する。従って、スイッチトキャパシタの接続数を２個又は３個としても同様の機能が実現でき、さらに、スイッチトキャパシタの接続数は、２以上の任意の個数とすることができる。
【００９２】
実施の形態３
次に、実施の形態３にかかるスイッチトキャパシタフィルタについて説明する。実施の形態３にかかるスイッチトキャパシタフィルタ３００の構成は、図２に示すスイッチトキャパシタフィルタ２００と同様である。但し、スイッチトキャパシタフィルタ３００は、スイッチトキャパシタフィルタ２００に比べて、スイッチの制御が異なる。
【００９３】
スイッチトキャパシタフィルタ３００では、制御信号φ２Ａは、スイッチＳ１３及びスイッチＳ２５に供給され、積分期間ＡのときにＨｉｇｈとなり、スイッチＳ１３及びスイッチＳ２５がＯＮとなる。制御信号φ２Ｂは、スイッチＳ２３及びスイッチＳ３５に供給され、積分期間ＢのときにＨｉｇｈとなり、スイッチＳ２３及びスイッチＳ３５がＯＮとなる。制御信号φ２Ｃは、スイッチＳ１５及びスイッチＳ３３に供給され、積分期間ＢのときにＨｉｇｈとなり、スイッチＳ１５及びスイッチＳ３３がＯＮとなる。その他の制御信号については、スイッチトキャパシタフィルタ２００と同様であるので、説明を省略する。
【００９４】
すなわち、スイッチトキャパシタフィルタ３００は、サンプリングされた雑音のキャンセルを２つ後の積分期間時に行う。これは、サンプリングされた雑音のキャンセルを１つ後の積分期間時に行うスイッチトキャパシタフィルタ２００とは伝達関数は異なるものの、雑音キャンセルの効果を得ることができる。
【００９５】
その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、制御信号の供給は上述の実施の形態に限定されるものではなく、任意の供給方法、順序をとることができる。
【００９６】
例えば、上述の実施の形態２では、入力信号のサンプリング（第１の接続状態）と電荷の転送（第２の接続状態）のサイクルを複数回行った後に、スイッチの雑音電荷のキャンセル（第３の接続状態）を行ってもよい。
【００９７】
さらに、上述の実施の形態２では、第１の接続状態、第２の接続状態及び第３の接続状態の実施順序が維持されるのであれば、各接続状態の実施順序は実施の形態２に限定されるものではない。ここで、対象となるスイッチトキャパシタの少なくとも一端が開放されている接続状態を第４の接続状態とすると、実施順序を第１の接続状態→第２の接続状態→第４の接続状態→第３の接続状態としてもよい。また、第１の接続状態→第４の接続状態→第２の接続状態→第３の接続状態としてもよい。すなわち、第１〜３の接続状態のそれぞれの間に、１つ又は複数の第４の接続状態を挿入してもよい。
【００９８】
なお、全てのスイッチトキャパシタが、第１の接続状態、第２の接続状態及び第３の接続状態の順に接続状態を形成する必要はない。この順に接続状態を形成するスイッチトキャパシタの雑音は低減され、この順に接続状態を形成しないスイッチトキャパシタの雑音は低減されないだけである。すなわち、全てのスイッチトキャパシタが、第１の接続状態、第２の接続状態及び第３の接続状態の順に接続状態を形成すると、雑音の低減効果は最大となる。
【００９９】
さらに、第２の接続状態のスイッチトキャパシタが１個以上存在する場合の、第２及び第３の接続状態のスイッチトキャパシタの個数は各１個である必要はない。なお、これらの個数の比によって、スイッチトキャパシタフィルタの直流でのゲインを変えることができる。例えば、第２及び第３の接続状態のスイッチトキャパシタが各１個の場合のゲインは１倍となる。第２の接続状態のスイッチトキャパシタの個数が２個、第３の接続状態のスイッチトキャパシタの個数が１個の場合のゲインは２倍となる。第２の接続状態のスイッチトキャパシタの個数が１個、第３の接続状態のスイッチトキャパシタの個数が２個の場合のゲインは１／２倍となる。
【０１００】
また、上述の実施の形態では、各スイッチトキャパシタの各キャパシタの容量値は同一であるが、各キャパシタの容量値は同一であることに限られない。例えば、各キャパシタの容量値が実質的に同一であると取り扱うことができる範囲内であれば、容量値が同一で有る場合と同様に、入力信号に含まれるナイキスト周波数近傍の雑音が低い周波数に折り返されることを防止しつつ、スイッチの雑音を低減することができる。この際、各キャパシタの容量値が全キャパシタの容量の平均値から±５％以内の範囲であることが望ましい。
【０１０１】
更に、上述の実施の形態における固定電圧は、必ずしも固定電圧に限られず、任意の電圧としてもよい。
【符号の説明】
【０１０２】
１００、２００、３００、１０００ スイッチトキャパシタフィルタ
ＡＭＰ 演算増幅器
Ｃ０ 積分キャパシタ
Ｃ１〜３ キャパシタ
ＩＮ 入力端子
ＯＵＴ 出力端子
Ｓ１１〜１５、Ｓ２１〜２５、Ｓ３１〜３５ スイッチ
ＳＣ１〜３ スイッチトキャパシタ
【技術分野】
【０００１】
本発明はスイッチトキャパシタフィルタ及びスイッチトキャパシタフィルタの制御方法に関し、特に低雑音のスイッチトキャパシタフィルタ及びスイッチトキャパシタフィルタの制御方法に関する。
【背景技術】
【０００２】
スイッチトキャパシタを使用したスイッチトキャパシタフィルタでは、スイッチの熱雑音の低減化が提案されている（例えば、特許文献１）。特許文献１では、演算増幅器や制御回路を追加することで、こうした雑音を低減することができるとしている。
【０００３】
以下では、図を参照して、スイッチトキャパシタを使用した通常のスイッチトキャパシタフィルタの動作について説明する。Ｖｉｎ、Ｖｏｕｔ及びＶｎは連続時間の電圧を表し、Ｖｉｎ［ｉ］、Ｖｏｕｔ［ｉ］及びＶｎ［ｉ］は離散時間の電圧を表す。なお、入力信号及び雑音の電圧は、スイッチのＯＮ抵抗とキャパシタによるローパスフィルタ特性とを考慮した電圧とし、キャパシタにはこれらの電圧が全て掛かるものとして、キャパシタに蓄積される電荷を算出する。
【０００４】
図１１は、スイッチトキャパシタを使用した通常のスイッチトキャパシタフィルタ１０００の回路図である。スイッチトキャパシタフィルタ１０００は、積分キャパシタＣ０、スイッチトキャパシタＳＣ１、スイッチトキャパシタＳＣ２、演算増幅器ＡＭＰ、入力端子ＩＮ及び出力端子ＯＵＴにより構成される。
【０００５】
入力端子ＩＮと演算増幅器ＡＭＰの反転入力との間には、スイッチトキャパシタＳＣ１が接続されている。また、演算増幅器ＡＭＰの反転入力と演算増幅器ＡＭＰの出力との間には積分キャパシタＣ０とスイッチトキャパシタＳＣ２とが並列に接続されている。演算増幅器ＡＭＰの非反転入力は固定電圧と接続され、出力は出力端子ＯＵＴと接続される。入力端子ＩＮには入力信号Ｖｉｎが入力され、出力端子ＯＵＴから出力信号Ｖｏｕｔが出力される。
【０００６】
スイッチトキャパシタＳＣ１は、キャパシタＣ１及びスイッチＳ１１〜Ｓ１４により構成される。キャパシタＣ１の一端にはスイッチＳ１１及びスイッチＳ１３の一端が接続され、他端にはスイッチＳ１２及びスイッチＳ１４の一端が接続される。スイッチＳ１１の他端は入力端子ＩＮと接続される。スイッチＳ１２の他端は演算増幅器ＡＭＰの反転入力と接続される。スイッチＳ１３及びスイッチＳ１４の他端は固定電圧と接続される。
【０００７】
スイッチトキャパシタＳＣ２は、キャパシタＣ２及びスイッチＳ２１〜Ｓ２４により構成される。キャパシタＣ２の一端にはスイッチＳ２１及びスイッチＳ２３の一端が接続され、他端にはスイッチＳ２２及びスイッチＳ２４の一端が接続される。スイッチＳ２１の他端は演算増幅器ＡＭＰの反転入力と接続される。スイッチＳ２２の他端は出力端子ＯＵＴと接続される。スイッチＳ２３及びスイッチＳ２４の他端は固定電圧と接続される。
【０００８】
次に、スイッチトキャパシタフィルタ１０００の動作について説明する。スイッチトキャパシタフィルタ１０００は、第１の期間で入力信号を電荷としてサンプリングし、第２の期間でサンプリングした電荷を積分する。ここで、第１の期間をサンプリング期間、第２の期間を積分期間と呼ぶ。図１２は、スイッチトキャパシタフィルタ１０００の動作タイミングを示す図である。図１２に示すように、サンプリング期間Ｓａｍと積分期間Ｏｕｔとが１サイクルとなり、このサイクルを繰り返す。各スイッチには、それぞれ制御信号が入力され、動作状態に応じて制御信号が切り替わることにより、スイッチのＯＮ／ＯＦＦ制御が行われる。
【０００９】
入力信号Ｖｉｎについては、サンプリング期間終了時のサンプリング値をＶｉｎ［ｉ］（ｉは整数）、Ｖｉｎ［ｉ］をｚ変換したものをＶｉｎ（ｚ）、出力信号Ｖｏｕｔについては、積分期間終了時のサンプリング値をＶｏｕｔ［ｉ］、Ｖｏｕｔ［ｉ］をｚ変換したものをＶｏｕｔ（ｚ）とする。
【００１０】
制御信号φ１は、スイッチＳ１１、スイッチＳ１４、スイッチＳ２３及びスイッチＳ２４に供給され、サンプリング期間のときにＨｉｇｈとなり、スイッチＳ１１、スイッチＳ１４、スイッチＳ２３及びスイッチＳ２４がＯＮとなる。制御信号φ２は、スイッチＳ１２、スイッチＳ１３、スイッチＳ２１及びスイッチＳ２２に供給され、積分期間のときにＨｉｇｈとなり、スイッチＳ１２、スイッチＳ１３、スイッチＳ２１及びスイッチＳ２２がＯＮとなる。
【００１１】
続いて、入力信号の伝搬について説明する。図１３Ａ及び図１３Ｂは、スイッチトキャパシタフィルタ１０００における入力信号の伝搬を示す回路図である。まず、サンプリング期間ではスイッチＳ１１、スイッチＳ１４、スイッチＳ２３及びスイッチＳ２４がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ１０００は、図１３Ａに示す接続となる。ここで、積分キャパシタＣ０に蓄積される電荷をＱ０、キャパシタＣ１に蓄積される電荷をＱ１、キャパシタＣ２蓄積される電荷をＱ２とする。また、特に断らない限り、積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ２の容量値は、それぞれＣ０、Ｃ１及びＣ２である。サンプリング期間終了時に、キャパシタＣ１には入力信号Ｖｉｎ［ｉ］の電荷がサンプリングされる。サンプリング期間終了時に、各キャパシタに蓄積されている電荷はｚ関数を用いて以下の式で表される。
Q0 = C0・Vout(z)・Z-1
Q1 = C1・Vin(z)
Q2 = 0
【００１２】
積分期間では、スイッチＳ１２、スイッチＳ１３、スイッチＳ２１及びスイッチＳ２２がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ１０００は、図１３Ｂに示す接続となり、キャパシタＣ１に蓄積されていた入力信号の電荷は、積分キャパシタＣ０及びキャパシタＣ２に転送される。積分期間終了時に、各キャパシタに蓄積されている電荷はｚ関数を用いて以下の式で表される。
Q0 = C0・Vout(z)
Q1 = 0
Q2 = C2・Vout(z)
各キャパシタに蓄積されている、サンプリング期間終了時の電荷と、積分期間終了時の電荷と、について電荷の保存則を適用すると、以下の関係が成り立つ。
(C0 + C2)・Vout(z) = C0・Vout(z)・Z-1 + C1・Vin(z)
【００１３】
従って、スイッチトキャパシタフィルタ１０００における入力信号の出力端子への伝達関数は、式（１）で表される。
【数１】
すなわち、スイッチトキャパシタフィルタ１０００は、入力信号に対して１次のローパスフィルタ特性を有する。
【００１４】
次に、スイッチＳ２３及びスイッチＳ２４の雑音の伝搬について説明する。図１４Ａ及び図１４Ｂは、スイッチトキャパシタフィルタ１０００でのスイッチの雑音の伝搬を示す回路図である。ここで、スイッチＳ２３及びスイッチＳ２４の雑音として、スイッチＳ２３及びスイッチＳ２４と直列に電圧源Ｖｎがあるものとする。また、スイッチの雑音の伝搬のみを示すため、入力信号は常に０とする。まずサンプリング期間では、図１４Ａに示す接続となり、サンプリング期間終了時に、キャパシタＣ２にはスイッチの雑音Ｖｎ［ｉ］の電荷がサンプリングされる。ここで、雑音Ｖｎについては，入力信号と同様、サンプリング期間または積分期間終了時のサンプリング値Ｖｎ［ｉ］及びＶｎ［ｉ］をｚ変換したものを、Ｖｎ（ｚ）とする。サンプリング期間終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・Vout(z)・Z-1
Q1 = 0
Q2 = C2・Vn(z)
【００１５】
積分期間では、図１４Ｂに示す接続となり、キャパシタＣ１に蓄積されていたスイッチの雑音の電荷は、積分キャパシタＣ０及びキャパシタＣ２に転送される。積分期間終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・Vout(z)
Q1 = 0
Q2 = C2・Vout(z)
各キャパシタに蓄積されている、サンプリング期間終了時の電荷と、積分期間終了時の電荷と、について電荷の保存則を適用すると、以下の関係が成り立つ。
(C0 + C2)・Vout(z) = C0・Vout(z)・Z-1 + C2・Vn(z)
【００１６】
従って、スイッチトキャパシタフィルタ１０００におけるスイッチＳ２３及びスイッチＳ２４の雑音の出力端子への伝達関数は、式（２）で表される。
【数２】
【００１７】
次に、スイッチＳ１２及びスイッチＳ１３の雑音の伝搬について説明する。図１５Ａ及び図１５Ｂは、スイッチトキャパシタフィルタ１０００でのスイッチの雑音の伝搬を示す回路図である。ここで、スイッチＳ１２及びスイッチＳ１３の雑音として、スイッチＳ１２及びスイッチＳ１３と直列に電圧源Ｖｎがあるものとする。また、スイッチの雑音の伝搬のみを示すため、入力信号は常に０とする。まずサンプリング期間では、図１５Ａに示す接続となり、キャパシタＣ１及びキャパシタＣ２に蓄積されていた電荷は放電され、積分キャパシタＣ０に蓄積されていた電荷はそのまま保持される。サンプリング期間終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・Vout(z)・Z-1
Q1 = 0
Q2 = 0
【００１８】
積分期間では、図１５Ｂに示す接続となり、サンプリング期間終了時にキャパシタＣ１にはスイッチＳ１２及びスイッチＳ１３の雑音Ｖｎ［ｉ］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ２にも合わせて同じだけの雑音の電荷が転送される。積分期間終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・Vout(z)
Q1 = -C1・Vn(z)
Q2 = C2・Vout(z)
各キャパシタに蓄積されている、サンプリング期間終了時の電荷と、積分期間終了時の電荷と、について電荷の保存則を適用すると、以下の関係が成り立つ。
(C0 + C2)・Vout(z) = C0・Vout(z)・Z-1 + C1・Vn(z)
【００１９】
従って、スイッチトキャパシタフィルタ１０００におけるスイッチの雑音の出力端子への伝達関数は、式（３）で表される。
【数３】
【００２０】
次に、演算増幅器の雑音の伝搬について説明する。図１６及び図１６Ｂは、スイッチトキャパシタフィルタ１０００における演算増幅器の雑音の伝搬を示す回路図である。ここで、演算増幅器の雑音として、演算増幅器の反転入力に電圧源Ｖｎがあるものとする。また、演算増幅器の雑音の伝搬のみを示すために、入力信号は常に０とする。まずサンプリング期間では、図１６Ａに示す接続となり、キャパシタＣ１及びキャパシタＣ２に蓄積されていた電荷は放電され、積分キャパシタＣ０に蓄積されていた電荷はそのまま保持される。サンプリング期間終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{Vout(z) - Vn(z)}・Z-1
Q1 = 0
Q2 = 0
【００２１】
積分期間では、図１６Ｂに示す接続となり、積分期間終了時に、キャパシタＣ１には演算増幅器の雑音Ｖｎ［ｉ］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ２にも合わせて同じだけの雑音の電荷が転送される。積分期間終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{Vout(z) - Vn(z)}
Q1 = -C1・Vn(z)
Q2 = C2・{Vout(z) - Vn(z)}
各キャパシタに蓄積されている、サンプリング期間終了時の電荷と、積分期間終了時の電荷と、について電荷の保存則を適用すると、以下の関係が成り立つ。
(C0 + C2)・{Vout(z) - Vn(z)} = C0・{Vout(z) - Vn(z)}・Z-1 + C1・Vn(z)
【００２２】
従って、スイッチトキャパシタフィルタ１０００における演算増幅器の雑音の出力端子への伝達関数は、式（４）で表される。
【数４】
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】米国特許出願公開第２００５／０２３７６９４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００２４】
特許文献１のように演算増幅器や制御回路を追加する手法では、演算増幅器や制御回路は複雑な構成を有するため、スイッチトキャパシタフィルタの専有面積が大きくなってしまう。そのため、雑音が低減できたとしても適用対象が限定される。また、コスト低減の観点からも不利である。さらに、スイッチトキャパシタフィルタの専有面積を小さくしようとすると、十分な機能を有する演算増幅器や制御回路の構成することが困難となり、十分な雑音低減効果を実現することができない。
【課題を解決するための手段】
【００２５】
本発明の一態様であるスイッチトキャパシタフィルタは、入力信号を積分する積分キャパシタと、少なくとも反転入力が前記積分キャパシタの一端と接続され、出力が前記積分キャパシタの他端と接続される演算増幅器と、複数のスイッチにより少なくとも第１〜３の接続状態に切り替わる複数のスイッチトキャパシタと、を少なくとも備え、前記複数のスイッチトキャパシタのそれぞれは、第１の端子及び第２の端子を有するキャパシタを少なくとも備え、前記複数のスイッチトキャパシタのそれぞれは、前記第１の接続状態から前記第２の接続状態を経て前記第３の接続状態に移行し、前記第１の接続状態では、前記第１の端子は入力信号と接続され、前記第２の端子は第１の電圧と接続され、前記第２の接続状態では、前記第１の端子は第２の電圧と接続され、前記第２の端子は前記演算増幅器の前記反転入力と接続され、前記第３の接続状態では、前記第１の端子は前記演算増幅器の前記出力と接続され、前記第２の端子は前記演算増幅器の前記反転入力と接続され、 前記第２の接続状態又は前記第３の接続状態の前記スイッチトキャパシタが１個以上存在する場合には、前記第２の接続状態及び前記第３の接続状態の前記スイッチトキャパシタは、それぞれ１個以上存在し、前記第２の接続状態の前記スイッチトキャパシタが１個以上存在する場合の当該第２の接続状態の前記スイッチトキャパシタの個数は常に同じであり、前記第３の接続状態の前記スイッチトキャパシタが１個以上存在する場合の当該第３の接続状態の前記スイッチトキャパシタの個数は常に同じであるものである。
【００２６】
本発明の一態様であるスイッチトキャパシタフィルタでは、前記第１の接続状態において、前記複数のスイッチトキャパシタのいずれかの前記キャパシタには、入力信号が電荷（信号電荷）としてサンプリングされる。その後の前記第２の接続状態においては、前記信号電荷が前記積分キャパシタ及び前記第３の接続状態である他のスイッチトキャパシタの前記キャパシタに転送される。また、前記信号電荷を転送した当該キャパシタには、前記複数のスイッチの雑音及び前記演算増幅器の雑音が電荷（雑音電荷）としてサンプリングされる。それとともに、前記積分キャパシタ及び前記第３の接続状態である他のスイッチトキャパシタの前記キャパシタの前記演算増幅器の前記反転入力側端には、当該キャパシタの前記演算増幅器の反転入力側端に蓄積された雑音電荷とは逆符号の電荷が蓄積される。また、前記積分キャパシタ及び前記第３の接続状態である他のスイッチトキャパシタの前記キャパシタの前記演算増幅器の前記出力側端には、前記反転入力側端とは逆符号の電荷が蓄積される。その後の前記第３の接続状態においては、当該キャパシタの前記第１の端子は前記演算増幅器の前記出力と接続され、前記第２の端子は前記演算増幅器の前記反転入力と接続される。これにより、前記第３の接続状態において前記積分キャパシタに転送される雑音電荷は、前記第２の接続状態において前記積分キャパシタに転送された雑音電荷に対して逆符号となる。従って、前記積分キャパシタにおける雑音電荷はキャンセルされる。また、本構成では、前記第２の接続状態で入力信号をサンプリングした電荷を転送することにより、転送元のスイッチトキャパシタを放電させる。よって、通常のスイッチトキャパシタフィルタのように、放電のみを目的とする接続状態を有しない。従って、放電を目的とする接続状態において雑音電荷がサンプリングされることを防ぐことができる。
【００２７】
本発明の一態様であるスイッチトキャパシタフィルタの制御方法は、複数のスイッチにより接続状態が切り替わる複数のスイッチトキャパシタのそれぞれに設けられたキャパシタの第１の端子を入力信号と接続し、第２の端子を第１の電圧と接続して第１の接続状態を形成し、前記第１の端子を、第２の電圧と接続し、前記第２の端子を、入力信号を積分する積分キャパシタの一端と接続される演算増幅器の反転入力と接続して、第２の接続状態を形成し、前記スイッチトキャパシタの前記第１の端子を、前記積分キャパシタの他端と接続される前記演算増幅器の出力と接続し、前記第２の端子を、前記演算増幅器の前記反転入力と接続して、第３の接続状態を形成し、前記第２の接続状態又は前記第３の接続状態の前記スイッチトキャパシタを１個以上形成する場合には、前記第２の接続状態及び前記第３の接続状態の前記スイッチトキャパシタを、それぞれ１個以上形成し、前記第２の接続状態を１個以上形成する場合には、常に同じ個数の当該第２の接続状態を形成し、前記第３の接続状態を１個以上形成する場合には、常に同じ個数の当該第３の接続状態を形成するものである。
【００２８】
本発明の一態様であるスイッチトキャパシタフィルタの制御方法では、前記第１の接続状態を形成して、前記複数のスイッチトキャパシタのいずれかの前記キャパシタに、入力信号を電荷（信号電荷）としてサンプリングする。その後、前記第２の接続状態を形成して、前記信号電荷を前記積分キャパシタ及び前記第３の接続状態にある他のスイッチトキャパシタの前記キャパシタに転送する。また、前記信号電荷を転送した当該キャパシタには、前記複数のスイッチの雑音及び前記演算増幅器の雑音の電荷（雑音電荷）がサンプリングされる。それとともに、前記積分キャパシタ及び前記第３の接続状態にある他のスイッチトキャパシタの前記キャパシタの前記演算増幅器の前記反転入力側端には、当該キャパシタの前記演算増幅器の反転入力側端に蓄積された雑音電荷とは逆符号の電荷が蓄積される。また、前記積分キャパシタ及び前記第３の接続状態にある他のスイッチトキャパシタの前記キャパシタの前記演算増幅器の前記出力側端には、前記反転入力側端とは逆符号の電荷が蓄積される。その後、前記第３の接続状態を形成し、当該キャパシタの前記第１の端子を前記演算増幅器の前記出力と接続し、前記第２の端子を前記演算増幅器の前記反転入力と接続する。これにより、前記第３の接続状態を形成することにより前記積分キャパシタに転送される雑音電荷は、前記第２の接続状態を形成することにより前記積分キャパシタに転送された雑音電荷に対して逆符号となる。従って、前記積分キャパシタにおける雑音電荷はキャンセルされる。また、本構成では、前記第２の接続状態を形成して入力信号をサンプリングした電荷を転送することにより、転送元のスイッチトキャパシタを放電させる。よって、通常のスイッチトキャパシタフィルタのように、放電のみを目的とする接続状態を有しない。従って、放電を目的とする接続状態において雑音電荷がサンプリングされることを防ぐことができる。
【発明の効果】
【００２９】
本発明によれば、簡易な構成により雑音を低減することができるスイッチトキャパシタフィルタ及びスイッチトキャパシタフィルタの制御方法を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】実施の形態１にかかるスイッチトキャパシタフィルタの回路図である。
【図２】実施の形態１にかかるスイッチトキャパシタフィルタの動作タイミングを示す図である。
【図３Ａ】実施の形態１にかかるスイッチトキャパシタフィルタのサンプリング期間Ａにおける入力信号の伝搬を示す回路図である。
【図３Ｂ】実施の形態１にかかるスイッチトキャパシタフィルタの積分期間Ａにおける入力信号の伝搬を示す回路図である。
【図３Ｃ】実施の形態１にかかるスイッチトキャパシタフィルタのサンプリング期間Ｂにおける入力信号の伝搬を示す回路図である。
【図３Ｄ】実施の形態１にかかるスイッチトキャパシタフィルタの積分期間Ｂにおけるにおける入力信号の伝搬を示す回路図である。
【図４Ａ】実施の形態１にかかるスイッチトキャパシタフィルタのサンプリング期間Ａにおけるスイッチの雑音の伝搬を示す回路図である。
【図４Ｂ】実施の形態１にかかるスイッチトキャパシタフィルタの積分期間Ａにおけるスイッチの雑音の伝搬を示す回路図である。
【図４Ｃ】実施の形態１にかかるスイッチトキャパシタフィルタのサンプリング期間Ｂにおけるスイッチの雑音の伝搬を示す回路図である。
【図４Ｄ】実施の形態１にかかるスイッチトキャパシタフィルタの積分期間Ｂにおけるスイッチの雑音の伝搬を示す回路図である。
【図５Ａ】実施の形態１にかかるスイッチトキャパシタフィルタのサンプリング期間Ａにおける演算増幅器の雑音の伝搬を示す回路図である。
【図５Ｂ】実施の形態１にかかるスイッチトキャパシタフィルタの積分期間Ａにおける演算増幅器の雑音の伝搬を示す回路図である。
【図５Ｃ】実施の形態１にかかるスイッチトキャパシタフィルタのサンプリング期間Ｂにおける演算増幅器の雑音の伝搬を示す回路図である。
【図５Ｄ】実施の形態１にかかるスイッチトキャパシタフィルタの積分期間Ｂにおける演算増幅器の雑音の伝搬を示す回路図である。
【図６】実施の形態２にかかるスイッチトキャパシタフィルタの回路図である。
【図７】実施の形態２にかかるスイッチトキャパシタフィルタの動作タイミングを示す図である。
【図８Ａ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ａにおける入力信号の伝搬を示す回路図である。
【図８Ｂ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ａにおける入力信号の伝搬を示す回路図である。
【図８Ｃ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ｂにおける入力信号の伝搬を示す回路図である。
【図８Ｄ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ｂにおける入力信号の伝搬を示す回路図である。
【図８Ｅ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ｃにおける入力信号の伝搬を示す回路図である。
【図８Ｆ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ｃにおける入力信号の伝搬を示す回路図である。
【図９Ａ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ａにおけるスイッチの雑音の伝搬を示す回路図である。
【図９Ｂ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ａにおけるスイッチの雑音の伝搬を示す回路図である。
【図９Ｃ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ｂにおけるスイッチの雑音の伝搬を示す回路図である。
【図９Ｄ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ｂにおけるスイッチの雑音の伝搬を示す回路図である。
【図９Ｅ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ｃにおけるスイッチの雑音の伝搬を示す回路図である。
【図９Ｆ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ｃにおけるスイッチの雑音の伝搬を示す回路図である。
【図１０Ａ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ａにおける演算増幅器の雑音の伝搬を示す回路図である。
【図１０Ｂ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ａにおける演算増幅器の雑音の伝搬を示す回路図である。
【図１０Ｃ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ｂにおける演算増幅器の雑音の伝搬を示す回路図である。
【図１０Ｄ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ｂにおける演算増幅器の雑音の伝搬を示す回路図である。
【図１０Ｅ】実施の形態２にかかるスイッチトキャパシタフィルタのサンプリング期間Ｃにおける演算増幅器の雑音の伝搬を示す回路図である。
【図１０Ｆ】実施の形態２にかかるスイッチトキャパシタフィルタの積分期間Ｃにおける演算増幅器の雑音の伝搬を示す回路図である。
【図１１】通常のスイッチトキャパシタフィルタの回路図である。
【図１２】通常のスイッチトキャパシタフィルタの動作タイミングを示す図である。
【図１３Ａ】通常のスイッチトキャパシタフィルタのサンプリング期間における入力信号の伝搬を示す回路図である。
【図１３Ｂ】通常のスイッチトキャパシタフィルタの積分期間における入力信号の伝搬を示す回路図である。
【図１４Ａ】通常のスイッチトキャパシタフィルタのサンプリング期間におけるスイッチの雑音の伝搬を示す回路図である。
【図１４Ｂ】通常のスイッチトキャパシタフィルタの積分期間におけるスイッチの雑音の伝搬を示す回路図である。
【図１５Ａ】通常のスイッチトキャパシタフィルタのサンプリング期間におけるスイッチの雑音の伝搬を示す回路図である。
【図１５Ｂ】通常のスイッチトキャパシタフィルタの積分期間におけるスイッチの雑音の伝搬を示す回路図である。
【図１６Ａ】通常のスイッチトキャパシタフィルタのサンプリング期間における演算増幅器の雑音の伝搬を示す回路図である。
【図１６Ｂ】通常のスイッチトキャパシタフィルタの積分期間における演算増幅器の雑音の伝搬を示す回路図である。
【発明を実施するための形態】
【００３１】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。以下では、Ｖｉｎ、Ｖｏｕｔ及びＶｎは連続時間の電圧を表し、Ｖｉｎ［ｉ］、ＶｉｎＡ［ｉ］、ＶｉｎＢ［ｉ］、Ｖｏｕｔ［ｉ］、ＶｏｕｔＡ［ｉ］、ＶｏｕｔＢ［ｉ］、Ｖｎ［ｉ］、ＶｎＡ［ｉ］及びＶｎＢ［ｉ］は離散時間の電圧を表す。なお、入力信号及び雑音の電圧は、スイッチのＯＮ抵抗とキャパシタによるローパスフィルタ特性を考慮した電圧とし、キャパシタには、これらの電圧が全て掛かるものとして、キャパシタに蓄積される電荷を算出する。
【００３２】
図１は、実施の形態１にかかるスイッチトキャパシタフィルタ１００の回路図である。実施の形態１にかかるスイッチトキャパシタフィルタ１００は、積分キャパシタＣ０、スイッチトキャパシタＳＣ１、スイッチトキャパシタＳＣ２、演算増幅器ＡＭＰ、入力端子ＩＮ及び出力端子ＯＵＴにより構成される。入力端子ＩＮには入力Ｖｉｎが入力され、出力端子ＯＵＴから出力Ｖｏｕｔが出力される。
【００３３】
積分キャパシタＣ０は、演算増幅器ＡＭＰの反転入力と演算増幅器ＡＭＰの出力との間に接続される。演算増幅器ＡＭＰの非反転入力は固定電圧と接続され、演算増幅器ＡＭＰの出力は出力端子ＯＵＴと接続される。
【００３４】
スイッチトキャパシタＳＣ１は、キャパシタＣ１及びスイッチＳ１１〜Ｓ１５により構成される。スイッチＳ１１〜Ｓ１５には、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられる。キャパシタＣ１の一端にはスイッチＳ１１、スイッチＳ１３及びスイッチＳ１５の一端が接続される。スイッチＳ１１の他端は入力端子ＩＮと接続される。スイッチＳ１３の他端は固定電圧と接続される。スイッチＳ１５の他端は積分キャパシタＣ０の演算増幅器ＡＭＰの出力側の端子と接続される。キャパシタＣ１の他端にはスイッチＳ１２及びスイッチＳ１４の一端が接続される。スイッチＳ１２の他端は積分キャパシタＣ０の演算増幅器ＡＭＰの反転入力側の端子と接続される。スイッチＳ１４の他端は固定電圧と接続される。
【００３５】
スイッチトキャパシタＳＣ２は、スイッチトキャパシタＳＣ１と同様の構成を有する。スイッチトキャパシタＳＣ２は、キャパシタＣ２及びスイッチＳ２１〜Ｓ２５により構成される。スイッチＳ２１〜Ｓ２５には、例えばＭＯＳＦＥＴが用いられる。キャパシタＣ２の一端にはスイッチＳ２１、スイッチＳ２３及びスイッチＳ２５の一端が接続される。スイッチＳ２１の他端は入力端子ＩＮと接続される。スイッチＳ２３の他端は固定電圧と接続される。スイッチＳ２５の他端は積分キャパシタＣ０の演算増幅器ＡＭＰの出力側の端子と接続される。キャパシタＣ２の他端にはスイッチＳ２２及びスイッチＳ２４の一端が接続される。スイッチＳ２２の他端は積分キャパシタＣ０の演算増幅器ＡＭＰの反転入力側の端子と接続される。スイッチＳ２４の他端は固定電圧と接続される。
【００３６】
次に、スイッチトキャパシタフィルタ１００の動作について説明する。スイッチトキャパシタフィルタ１００は、第１の期間で入力信号を電荷としてサンプリングし、第２の期間でサンプリングした電荷を積分する。ここで、第１の期間をサンプリング期間、第２の期間を積分期間と呼ぶ。スイッチトキャパシタフィルタ１００は、サンプリング期間Ａ→→積分期間Ａ→サンプリング期間Ｂ→積分期間Ｂを１サイクルとする。図２は、スイッチトキャパシタフィルタ１００の動作タイミングを示す図である。図２に示すように、サンプリング期間Ａ（ＳＡ）、積分期間Ａ（ＯＡ）、サンプリング期間Ｂ（ＳＢ）、積分期間Ｂ（ＯＢ）からなるサイクルを繰り返す。各スイッチには、それぞれ制御信号が入力され、動作状態に応じて制御信号が切り替わることにより、スイッチのＯＮ／ＯＦＦ制御が行われる。
【００３７】
入力信号Ｖｉｎについては、サンプリング期間Ａ及びサンプリング期間Ｂ終了時のサンプリング値をＶｉｎ［ｉ］（ｉは整数）、出力信号Ｖｏｕｔについては、積分期間Ａ及び積分期間Ｂ終了時のサンプリング値をＶｏｕｔ［ｉ］とする。また、実施の形態１では、サンプリング期間Ａ及び積分期間Ａによる伝達関数と、サンプリング期間Ｂ及び積分期間Ｂによる伝達関数が異なるため、サンプリング期間Ａ終了時の入力信号をＶｉｎＡ［ｉ］、積分期間Ａ終了時の出力信号をＶｏｕｔＡ［ｉ］、サンプリング期間Ｂ終了時の入力信号をＶｉｎＢ［ｉ］、積分期間Ｂ終了時の出力信号をＶｏｕｔＢ［ｉ］とする。なお、上記は、サンプリング期間Ａ終了時及び積分期間Ａ終了時を２ｊ−１番目（ｊは整数）のサンプリング、サンプリング期間Ｂ終了時及び積分期間Ｂ終了時を２ｊ番目のサンプリングとすると、以下の式で表される。
VinA[2j-1] = Vin[2j-1]
VinA[2j] = 0
VinB[2j-1] = 0
VinB[2j] = Vin[2j]
Vin[i] = VinA[i] + VinB[i]
VoutA[2j-1] = Vout[2j-1]
VoutA[2j] = 0
VoutB[2j-1] = 0
VoutB[2j] = Vout[2j]
Vout[i] = VoutA[i] + VoutB[i]
また、Ｖｉｎ［ｉ］、ＶｉｎＡ［ｉ］、ＶｉｎＢ［ｉ］、Ｖｏｕｔ［ｉ］、ＶｏｕｔＡ［ｉ］、ＶｏｕｔＢ［ｉ］をｚ変換したものを、それぞれＶｉｎ（ｚ）、ＶｉｎＡ（ｚ）、ＶｉｎＢ（ｚ）、Ｖｏｕｔ（ｚ）、ＶｏｕｔＡ（ｚ）、ＶｏｕｔＢ（ｚ）とする。
【００３８】
雑音Ｖｎについては、サンプリング期間または積分期間終了時のサンプリング値をＶｎ［ｉ］（ｉは整数）、Ｖｎ［ｉ］をｚ変換したものをＶｎ（ｚ）とする。また、実施の形態１では、サンプリング期間Ａ及び積分期間Ａによる伝達関数と、サンプリング期間Ｂ及び積分期間Ｂによる伝達関数が異なるため、サンプリング期間Ａまたは積分期間Ａ終了時の雑音をＶｎＡ［ｉ］、サンプリング期間Ｂまたは積分期間Ｂ終了時の雑音をＶｎＢ［ｉ］とする。なお、上記は、サンプリング期間Ａ終了時及び積分期間Ａ終了時を２ｊ−１番目（ｊは整数）のサンプリング、サンプリング期間Ｂ終了時及び積分期間Ｂ終了時を２ｊ番目のサンプリングとすると、以下の式で表される。
VnA[2j-1] = Vn[2j-1]
VnA[2j] = 0
VnB[2j-1] = 0
VnB[2j] = Vin[2j]
Vn[i] = VnA[i] + VnB[i]
また、Ｖｎ［ｉ］、ＶｎＡ［ｉ］、ＶｎＢ［ｉ］をｚ変換したものを、それぞれＶｎ（ｚ）、ＶｎＡ（ｚ）、ＶｎＢ（ｚ）とする。
【００３９】
制御信号φ１Ａは、スイッチＳ１１及びスイッチＳ１４に供給され、サンプリング期間ＡのときにＨｉｇｈとなり、スイッチＳ１１及びスイッチＳ１４がＯＮとなる。制御信号φ２Ａは、スイッチＳ１３及びスイッチＳ２５に供給され、積分期間ＡのときにＨｉｇｈとなり、スイッチＳ１３及びスイッチＳ２５がＯＮとなる。制御信号φ１Ｂは、スイッチＳ２１及びスイッチＳ２４に供給され、サンプリング期間ＢのときにＨｉｇｈとなり、スイッチＳ２１及びスイッチＳ２４がＯＮとなる。制御信号φ２Ｂは、スイッチＳ２３及びスイッチＳ１５に供給され、積分期間ＢのときにＨｉｇｈとなり、スイッチＳ２３及びスイッチＳ１５がＯＮとなる。制御信号φ２は、スイッチＳ１２及びスイッチＳ２２に供給され、積分期間Ａ及び積分期間ＢのときにＨｉｇｈとなり、スイッチＳ１２及びスイッチＳ２２がＯＮとなる。
【００４０】
続いて、入力信号の伝搬について説明する。図３Ａ〜Ｄは、スイッチトキャパシタフィルタ１００における入力信号の伝搬を示す回路図である。まず、サンプリング期間Ａでは、スイッチＳ１１及びスイッチＳ１４がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ１００は、図３Ａに示す接続となる。ここで、積分キャパシタＣ０に蓄積される電荷をＱ０、キャパシタＣ１に蓄積される電荷をＱ１、キャパシタＣ２蓄積される電荷をＱ２とする。また、特に断らない限り、積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ２の容量値は、それぞれＣ０、Ｃ１及びＣ２である。サンプリング期間Ａ終了時に、キャパシタＣ１に入力信号ＶｉｎＡ［２ｊ−１］の電荷がサンプリングされる。サンプリング期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)・Z-1
Q1 = C1・VinA(z)
Q2 = 0
【００４１】
積分期間Ａでは、スイッチＳ１２、スイッチＳ１３、スイッチＳ２２及びスイッチＳ２５がＯＮとなり、それ以外のスイッチはＯＦＦとなる．従って、スイッチトキャパシタフィルタ１００は、図３Ｂに示す接続となり、キャパシタＣ１に蓄積されていた入力信号の電荷は、積分キャパシタＣ０及びキャパシタＣ２に転送される。積分期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)
Q1 = 0
Q2 = C2・VoutA(z)
各キャパシタに蓄積されている、サンプリング期間Ａ終了時の電荷と、積分期間Ａ終了時の電荷と、について電荷の保存則を適用すると、以下の式（５）が成り立つ。
(C0 + C2)・VoutA(z) = C0・VoutB(z)・Z-1 + C1・VinA(z) ・・・（５）
【００４２】
サンプリング期間Ｂでは、スイッチＳ２１及びスイッチＳ２４がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ１００は、図３Ｃに示す接続となり、サンプリング期間Ｂ終了時に、キャパシタＣ２に入力信号ＶｉｎＢ［２ｊ］の電荷がサンプリングされる。サンプリング期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)・Z-1
Q1 = 0
Q2 = C2・VinB(z)
【００４３】
積分期間Ｂでは、スイッチＳ１２、スイッチＳ１５、スイッチＳ２２及びスイッチＳ２３がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ１００は、図３Ｄに示す接続となり、キャパシタＣ２に蓄積されていた入力信号の電荷は、積分キャパシタＣ０及びキャパシタＣ１に転送される。積分期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)
Q1 = C1・VoutB(z)
Q2 = 0
各キャパシタに蓄積されている、サンプリング期間Ｂ終了時の電荷と、積分期間Ｂ終了時の電荷と、について電荷の保存則を適用すると、以下の式（６）が成り立つ。
(C0 + C1)・VoutB(z) = C0・VoutA(z)・Z-1 + C2・VinB(z) ・・・（６）
【００４４】
ここで、キャパシタＣ１とキャパシタＣ２の容量値が等しい（Ｃ１＝Ｃ２）とすると、
式（５）及び式（６）より、スイッチトキャパシタ１００における入力信号の出力端子への伝達関数は、式（７）で表される。
【数５】
よって、スイッチトキャパシタフィルタ１００は、入力信号に対して１次のローパスフィルタ特性を有する。なお、式（１）においてＣ１＝Ｃ２とすれば、式（７）と式（１）とは同じ式となる。よって、Ｃ１＝Ｃ２の条件では、スイッチトキャパシタフィルタ１００の入力信号に対する伝達特性は、スイッチトキャパシタフィルタ１０００の入力信号に対する伝達特性と同一である。
【００４５】
次に、スイッチＳ１２及びスイッチＳ１３の雑音の伝搬について説明する。図４Ａ〜Ｄは、スイッチトキャパシタフィルタ１００でのスイッチの雑音の伝搬を示す回路図である。ここで、スイッチＳ１２及びスイッチＳ１３の雑音として、スイッチＳ１２及びスイッチＳ１３と直列に電圧源Ｖｎがあるものとする。また、スイッチの雑音の伝搬のみを示すために、入力信号は常に０とする。まず、サンプリング期間Ａでは、図４Ａに示す接続となり、キャパシタＣ１に蓄積されていた電荷は放電され、積分キャパシタＣ０及びキャパシタＣ２に蓄積されていた電荷はそのまま保持される。なお、積分キャパシタＣ０及びキャパシタＣ２に蓄積されていた電荷とは、積分期間Ｂ終了時（図４Ｄ）の電荷のことである。サンプリング期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)・Z-1
Q1 = 0
Q2 = 0
【００４６】
積分期間Ａでは、図４Ｂに示す接続となり、積分期間Ａの終了時に、キャパシタＣ１にスイッチＳ１２及びスイッチＳ１３の雑音ＶｎＡ［２ｊ−１］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ２にも合わせて同じだけの雑音の電荷が転送される。積分期間Ａの終了時に各キャパシタに蓄積されている雑音電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)
Q1 = -C1・VnA(z)
Q2 = C2・VoutA(z)
各キャパシタに蓄積されている、サンプリング期間Ａ終了時の電荷と、積分期間Ａ終了時の電荷と、について電荷の保存則を適用すると、以下の式（８）が成り立つ。
(C0 + C2)・VoutA(z) = C0・VoutB(z)・Z-1 + C1・VnA(z) ・・・（８）
【００４７】
サンプリング期間Ｂでは、図４Ｃに示す接続となり、キャパシタＣ２に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ１に蓄積されていた電荷はそのまま保持される。このように、積分期間Ａ終了時に、キャパシタＣ１にサンプリングされた雑音の電荷はそのまま保持される。サンプリング期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)・Z-1
Q1 = -C1・VnA(z)・Z-1
Q2 = 0
【００４８】
積分期間Ｂでは、図４Ｄに示す接続となり、積分期間Ａ終了時にキャパシタＣ１にサンプリングされて保持されてきた雑音の電荷は、キャパシタＣ１と積分キャパシタＣ０に分配される。なお、積分キャパシタＣ０に分配される雑音の電荷は、積分期間Ａ終了時とは逆符号であり、積分期間Ａ終了時に積分キャパシタＣ０で積分された雑音の電荷をキャンセルする。積分期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)
Q1 = C1・VoutB(z)
Q2 = 0
各キャパシタに蓄積されている、サンプリング期間Ｂ終了時の電荷と、積分期間Ｂ終了時の電荷と、について電荷の保存則を適用すると、以下の式（９）が成り立つ。
(C0 + C1)・VoutB(z) = C0・VoutA(z)・Z-1 - C1・VnA(z)・Z-1 ・・・（９）
【００４９】
従って、キャパシタＣ１とキャパシタＣ２の容量値が等しい（Ｃ１＝Ｃ２）とすると、式（８）及び式（９）より、スイッチトキャパシタ１００におけるスイッチＳ１２及びスイッチＳ１３の雑音の出力端子への伝達関数は、式（１０）で表される．
【数６】
よって、スイッチトキャパシタフィルタ１００では、スイッチＳ１２及びスイッチＳ１３の雑音には１次の微分係数（１−Ｚ−１）が掛かって出力される。よって、スイッチトキャパシタフィルタ１００は、スイッチＳ１２及びスイッチＳ１３の雑音の低周波成分を減衰させることができる。ここで、微分係数（１−Ｚ−１）は直流で０であり、ナイキスト周波数で２となる。
【００５０】
また、上記ではスイッチＳ１２及びスイッチＳ１３の雑音の伝搬について述べたが、 これはスイッチＳ２２及びスイッチＳ２３の雑音の伝搬についても同様である。
【００５１】
ここで、スイッチトキャパシタフィルタ１００及びスイッチトキャパシタフィルタ１０００のスイッチの雑音の伝搬量について比較を行う。なお、スイッチトキャパシタフィルタ１０００については、入力信号の出力への伝達関数がスイッチトキャパシタフィルタ１００と同じになるように、Ｃ１＝Ｃ２とする。比較の対象となるスイッチの雑音は、以下の通りである。
スイッチトキャパシタフィルタ１００：
・スイッチＳ１２及びスイッチＳ１３の雑音 → 式（１０）
・スイッチＳ２２及びスイッチＳ２３の雑音 → 式（１０）
スイッチトキャパシタフィルタ１０００：
・スイッチＳ１２及びスイッチＳ１３の雑音 → 式（２）
・スイッチＳ２３及びスイッチＳ２４の雑音 → 式（３）
なお、これ以外のスイッチの雑音の伝搬量については、スイッチトキャパシタフィルタ１００とスイッチトキャパシタフィルタ１０００とで同じである。
【００５２】
スイッチの雑音ＶｎはスイッチのＯＮ抵抗に起因する雑音である。この雑音に対して、スイッチのＯＮ抵抗とキャパシタによるローパスフィルタ特性及びサンプリングによる折り返しを考慮すると、キャパシタにサンプリングされるナイキスト周波数までの全帯域の雑音はｋＴ／Ｃで決定され、その周波数分布はほぼ均一となる。ここで、ｋはボルツマン定数、Ｔは温度、Ｃは容量値を表す。なお、式（１０）の雑音であるＶｎＡ（ｚ）は、ＶｎＡ［２ｊ−１］＝Ｖｎ［２ｊ−１］、ＶｎＡ［２ｊ］＝０という雑音であるが、ナイキスト周波数までの全帯域の雑音で考えると、Ｖｎ（ｚ）とほぼ同じ雑音であると考えられる。
【００５３】
また、各スイッチの雑音はスイッチのＯＮ抵抗に起因する雑音であるため相関が無い。よって、雑音電圧の和は，各雑音電圧の２乗和の平方根となる。
【００５４】
以上より、スイッチトキャパシタフィルタ１００及びスイッチトキャパシタフィルタ１０００の、対象となるスイッチの雑音の伝搬量は以下の関係を持つ。
（スイッチトキャパシタフィルタ１００の伝搬量）：（スイッチトキャパシタフィルタ１０００の伝搬量）
＝ √２・（１−ｚ−１）：√２
これより、直流では０：√２、（ナイキスト周波数／３）では√２：√２、ナイキスト周波数では２√２：√２となる。（ナイキスト周波数／３）以上の周波数では、スイッチトキャパシタフィルタ１００の伝搬量のほうが大きくなるが、（ナイキスト周波数／３）以上の周波数成分については、ローパスフィルタが掛かるため影響は小さい。従って、本構成によれば、スイッチトキャパシタを適切に接続することで、演算増幅器や制御回路を追加することなく、スイッチの雑音を低減できるスイッチトキャパシタフィルタを実現することができる。
【００５５】
次に、演算増幅器の雑音の伝搬について説明する。図５Ａ〜Ｄは、スイッチトキャパシタフィルタ１００における演算増幅器の雑音の伝搬を示す回路図である。ここで、演算増幅器の雑音として、演算増幅器の反転入力に電圧源Ｖｎがあるものとする。また、演算増幅器の雑音の伝搬のみを示すために、入力信号は常に０とする。まずサンプリング期間Ａでは、図５Ａに示す接続となり、キャパシタＣ１に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ２に蓄積されていた電荷はそのまま保持される。なお、積分キャパシタＣ０、キャパシタＣ２に蓄積されていた電荷とは、積分期間Ｂ終了時（図５Ｄ）の電荷のことである。特に、キャパシタＣ２に蓄積されている電荷は、積分期間Ｂ終了時にサンプリングされた雑音の電荷であり、このように、そのまま保持される。サンプリング期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutB(z) - VnB(z)}・Z-1
Q1 = 0
Q2 = -C2・VnB(z)・Z-1
【００５６】
積分期間Ａでは、図５Ｂに示す接続となり、積分期間Ａ終了時に、キャパシタＣ１に演算増幅器の雑音ＶｎＡ［２ｊ−１］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ２にも合わせて同じだけの雑音の電荷が転送される。また、積分期間Ｂ終了時にキャパシタＣ２でサンプリングされて保持されてきた雑音の電荷は、キャパシタＣ２と積分キャパシタＣ０とに分配される。なお、積分キャパシタＣ０に分配される雑音の電荷は、積分期間Ｂ終了時とは逆符号であり、積分期間Ｂ終了時に積分キャパシタＣ０で積分された雑音の電荷をキャンセルする。積分期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutA(z) - VnA(z)}
Q1 = -C1・VnA(z)
Q2 = C2・{VoutA(z) - VnA(z)}
各キャパシタに蓄積されている、サンプリング期間Ａ終了時の電荷と、積分期間Ａ終了時の電荷と、について電荷の保存則を適用すると、以下の式（１１）が成り立つ。
(C0 + C2)・{VoutA(z) - VnA(z)}
= C0・{VoutB(z) - VnB(z)}・Z-1 - C2・VnB(z)・Z-1 + C1・VnA(z) ・・・（１１）
【００５７】
サンプリング期間Ｂでは、図５Ｃに示す接続となり、キャパシタＣ２に蓄積されていた電荷は放電され、積分キャパシタＣ０及びキャパシタＣ１に蓄積されていた電荷はそのまま保持される。特に、キャパシタＣ１に蓄積されている電荷は、積分期間Ａ終了時にサンプリングされた雑音の電荷であり、このように、そのまま保持される。サンプリング期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutA(z) - VnA(z)}・Z-1
Q1 = -C1・VnA(z)・Z-1
Q2 = 0
【００５８】
積分期間Ｂでは、図５Ｄに示す接続となり、積分期間Ｂ終了時に、キャパシタＣ２に演算増幅器の雑音ＶｎＢ［２ｊ］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ１にも合わせて同じだけの雑音の電荷が転送される。また、積分期間Ａ終了時にキャパシタＣ１にサンプリングされて保持されてきた雑音の電荷は、キャパシタＣ１と積分キャパシタＣ０に分配される。なお、積分キャパシタＣ０に分配される雑音の電荷は、積分期間Ａ終了時とは逆符号であり、積分期間Ａ終了時に積分キャパシタＣ０で積分された雑音の電荷をキャンセルする。積分期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutB(z) - VnB(z)}
Q1 = C1・{VoutB(z) - VnB(z)}
Q2 = -C2・VnB(z)
各キャパシタに蓄積されている、サンプリング期間Ｂ終了時の電荷と、積分期間Ｂ終了時の電荷と、について電荷の保存則を適用すると、以下の式（１２）が成り立つ。
(C0 + C1)・{VoutB(z) - VnB(z)}
= C0・{VoutA(z) - VnA(z)}・Z-1 - C1・VnA(z)・Z-1 + C2・VnB(z) ・・・（１２）
【００５９】
従って、キャパシタＣ１とキャパシタＣ２の容量値が等しい（Ｃ１＝Ｃ２）とすると、式（１１）及び式（１２）より、スイッチトキャパシタ１００における演算増幅器の雑音の出力端子への伝達関数は、式（１３）で表される。
【数７】
【００６０】
ここで、スイッチトキャパシタフィルタ１００とスイッチトキャパシタフィルタ１０００の演算増幅器の雑音の伝搬量について比較を行う。なお、スイッチトキャパシタフィルタ１０００については、入力信号の出力への伝達関数がスイッチトキャパシタフィルタ１００と同じになるように、Ｃ１＝Ｃ２とする。スイッチトキャパシタフィルタ１００の伝搬量である式（１３）と、スイッチトキャパシタフィルタ１０００の伝搬量である式（４）は、以下の関係を有する。
（スイッチトキャパシタフィルタ１００の伝搬量）：（スイッチトキャパシタフィルタ１０００の伝搬量）
= (2 - z-1) + (C0/C2)(1 - z-1) : 2 + (C0/C2)・(1 - z-1)
これより、直流では１：２となり、スイッチトキャパシタフィルタ１００の伝搬量をスイッチトキャパシタフィルタ１０００の伝搬量の半分に低減できる。また、伝搬量の比は（Ｃ０／Ｃ２）で決定されるが、ナイキスト周波数の約２１／５０倍の周波数以下の周波数では、スイッチトキャパシタフィルタ１００の伝搬量をスイッチトキャパシタフィルタ１０００に対して低減することができる。それ以上の周波数では、スイッチトキャパシタフィルタ１００の伝搬量のほうが大きくなるが、通常での使用機会が多いＣ０＞＝Ｃ２の場合には、ほぼ同等の伝搬量となる。従って、本構成によれば、スイッチトキャパシタを適切に接続することで、演算増幅器や制御回路を追加することなく、演算増幅器の雑音をも低減できるスイッチトキャパシタフィルタを実現することができる。
【００６１】
すなわち、本構成によれば、サンプリング期間Ａにおいて、スイッチトキャパシタＳＣ１のキャパシタＣ１には、入力信号が電荷（信号電荷）としてサンプリングされる。その後の積分期間Ａにおいては、信号電荷が積分キャパシタＣ０及びスイッチトキャパシタＳＣ２のキャパシタＣ２に転送される。また、キャパシタＣ１には、スイッチＳ１２及びＳ１３の雑音及び演算増幅器ＡＭＰの雑音が電荷（雑音電荷）としてサンプリングされる。それとともに、積分キャパシタＣ０及びキャパシタＣ２の演算増幅器ＡＭＰ反転入力側端には、キャパシタＣ１の演算増幅器ＡＭＰの反転入力側端に蓄積された雑音電荷とは逆符号の電荷が蓄積される。また、積分キャパシタＣ０及びキャパシタＣ２の演算増幅器ＡＭＰの出力側端には、反転入力側端とは逆符号の電荷が蓄積される。その後の積分期間Ｂでは、キャパシタＣ１のスイッチＳ１５側の端子は演算増幅器ＡＭＰの出力と接続され、スイッチＳ１２側の端子は演算増幅器ＡＭＰの反転入力と接続される。これにより、積分期間Ｂにおいて積分キャパシタＣ０に転送される雑音電荷は、積分期間Ａにおいて積分キャパシタＣ０に転送された雑音電荷に対して逆符号となる。従って、積分キャパシタＣ０における雑音電荷はキャンセルされる。また、本構成では、積分期間Ａで入力信号をサンプリングした電荷を転送することにより、スイッチトキャパシタＳＣ１を放電させる。よって、通常のスイッチトキャパシタフィルタのように、放電のみを目的とする接続状態を有しない。従って、放電を目的とする接続状態において雑音電荷がサンプリングされることを防ぐことができる。なお、以上はスイッチトキャパシタＳＣ１について述べたが、雑音低減の効果はスイッチトキャパシタＳＣ２でも同様である。
【００６２】
従って、本構成によれば、簡易な構成によりスイッチの雑音及び演算増幅器の雑音を低減することができるスイッチトキャパシタフィルタを提供することができる。また、本構成にかかるスイッチトキャパシタを用いることにより、スイッチの雑音及び演算増幅器の雑音を低減することができるスイッチトキャパシタフィルタの制御方法を提供することができる。
【００６３】
実施の形態２
次に、実施の形態２にかかるスイッチトキャパシタフィルタについて説明する。図６は、実施の形態２にかかるスイッチトキャパシタフィルタ２００の回路図である。実施の形態２にかかるスイッチトキャパシタフィルタ２００は、図１に示すスイッチトキャパシタフィルタ１００にスイッチトキャパシタＳＣ３が追加され、合計３つのスイッチトキャパシタを備えている。スイッチトキャパシタＳＣ３の追加以外のスイッチトキャパシタフィルタ２００の構成は、図１のスイッチトキャパシタフィルタ１００と同様であるので説明を省略する。
【００６４】
スイッチトキャパシタＳＣ３は、スイッチトキャパシタＳＣ１及びスイッチトキャパシタＣ２と同様の構成を有する。スイッチトキャパシタＳＣ３は、キャパシタＣ３及びスイッチＳ３１〜Ｓ３５により構成される。スイッチＳ３１〜Ｓ３５には、例えばＭＯＳＦＥＴが用いられる。キャパシタＣ３の一端にはスイッチＳ３１、スイッチＳ３３及びスイッチＳ３５の一端が接続される。スイッチＳ３１の他端は入力端子ＩＮと接続される。スイッチＳ３３の他端は固定電圧と接続される。スイッチＳ３５の他端は積分キャパシタＣ０の出力端子ＯＵＴ側の端子と接続される。キャパシタＣ３の他端にはスイッチＳ３２及びスイッチＳ３４の一端が接続される。スイッチＳ３２の他端は積分キャパシタＣ０の演算増幅器ＡＭＰ側の端子と接続される。スイッチＳ３４の他端は固定電圧と接続される。なお、ここで、キャパシタＣ３は、キャパシタＣ１及びキャパシタＣ２と等しい容量を有する。
【００６５】
次に、スイッチトキャパシタフィルタ２００の動作について説明する。スイッチトキャパシタフィルタ２００は、スイッチトキャパシタフィルタ１００と同様に、サンプリング期間で入力信号を電荷としてサンプリングし、積分期間でサンプリングした電荷を積分する。スイッチトキャパシタフィルタ２００は、サンプリング期間Ａ→→積分期間Ａ→サンプリング期間Ｂ→積分期間Ｂ→サンプリング期間Ｃ→積分期間Ｃを１サイクルとする。 図７は、スイッチトキャパシタフィルタ２００の動作タイミングを示す図である。図７に示すように、スイッチトキャパシタフィルタ２００は、サンプリング期間Ａ（ＳＡ）、積分期間Ａ（ＯＡ）、サンプリング期間Ｂ（ＳＢ）、積分期間Ｂ（ＯＢ）、サンプリング期間Ｃ（ＳＣ）、積分期間Ｃ（ＯＣ）からなるサイクルを繰り返す。各スイッチには、それぞれ制御信号が入力され、動作状態に応じて制御信号が切り替わることにより、スイッチのＯＮ／ＯＦＦ制御が行われる。
【００６６】
入力信号Ｖｉｎについては、サンプリング期間Ａ〜Ｃ終了時のサンプリング値をＶｉｎ［ｉ］（ｉは整数）、出力信号Ｖｏｕｔについては、積分期間Ａ〜Ｃ終了時のサンプリング値をＶｏｕｔ［ｉ］とする。また、実施の形態２では、サンプリング期間Ａ及び積分期間Ａによる伝達関数、サンプリング期間Ｂ及び積分期間Ｂによる伝達関数、サンプリング期間Ｃ及び積分期間Ｃによる伝達関数はそれぞれ異なるため、サンプリング期間Ａ終了時の入力信号をＶｉｎＡ［ｉ］、積分期間Ａ終了時の出力信号をＶｏｕｔＡ［ｉ］、サンプリング期間Ｂ終了時の入力信号をＶｉｎＢ［ｉ］、積分期間Ｂ終了時の出力信号をＶｏｕｔＢ［ｉ］、サンプリング期間Ｃ終了時の入力信号をＶｉｎＣ［ｉ］、積分期間Ｃ終了時の出力信号をＶｏｕｔＣ［ｉ］とする。なお、上記は、サンプリング期間Ａ終了時及び積分期間Ａ終了時を［３ｊ−２］番目（ｊは整数）のサンプリング、サンプリング期間Ｂ終了時及び積分期間Ｂ終了時を［３−ｊ］番目のサンプリング、サンプリング期間Ｃ終了時及び積分期間Ｃ終了時を［３ｊ］番目のサンプリングとすると、以下の式で表される。
VinA[3j-2] = Vin[3j-2]
VinA[3j-1] = VinA[3j] = 0
VinB[3j-1] = Vin[3j-1]
VinB[3j-2] = VinB[3j] = 0
VinC[3j] = Vin[3j]
VinC[3j-2] = VinC[3j-1] = 0
Vin[i] = VinA[i] + VinB[i] + VinC[i]
VoutA[3j-2] = Vout[3j-2]
VoutA[3j-1] = VoutA[3j] = 0
VoutB[3j-1] = Vout[3j-1]
VoutB[3j-2] = VoutB[3j] = 0
VoutC[3j] = Vout[3j]
VoutC[3j-2] = VoutC[3j-1] = 0
Vout[i] = VoutA[i] + VoutB[i] + VoutC[i]
また、Ｖｉｎ［ｉ］、ＶｉｎＡ［ｉ］、ＶｉｎＢ［ｉ］、ＶｉｎＣ［ｉ］、Ｖｏｕｔ［ｉ］、ＶｏｕｔＡ［ｉ］、ＶｏｕｔＢ［ｉ］、ＶｏｕｔＣ［ｉ］をｚ変換したものを、それぞれＶｉｎ（ｚ）、ＶｉｎＡ（ｚ）、ＶｉｎＢ（ｚ）、ＶｉｎＣ（ｚ）、Ｖｏｕｔ（ｚ）、ＶｏｕｔＡ（ｚ）、ＶｏｕｔＢ（ｚ）、ＶｏｕｔＣ（ｚ）とする。
【００６７】
雑音Ｖｎについては、サンプリング期間または積分期間終了時のサンプリング値をＶｎ［ｉ］（ｉは整数）、Ｖｎ［ｉ］をｚ変換したものをＶｎ（ｚ）とする。また、実施の形態１では、サンプリング期間Ａ及び積分期間Ａによる伝達関数、サンプリング期間Ｂ及び積分期間Ｂによる伝達関数、サンプリング期間Ｃ及び積分期間Ｃによる伝達関数はそれぞれ異なるため、サンプリング期間Ａまたは積分期間Ａ終了時の雑音をＶｎＡ［ｉ］、サンプリング期間Ｂまたは積分期間Ｂ終了時の雑音をＶｎＢ［ｉ］、サンプリング期間Ｃまたは積分期間Ｃ終了時の雑音をＶｎＣ［ｉ］とする。なお、上記は、サンプリング期間Ａ終了時及び積分期間Ａ終了時を［３ｊ−２］番目（ｊは整数）のサンプリング、サンプリング期間Ｂ終了時及び積分期間Ｂ終了時を［３ｊ−１］番目のサンプリング、サンプリング期間Ｃ終了時及び積分期間Ｃ終了時を［３ｊ］番目のサンプリングとすると、以下の式で表される。
VnA[3j-2] = Vn[3j-2]
VnA[3j-1] = VnA[3j] = 0
VnB[3j-1] = Vn[3j-1]
VnB[3j-2] = VnB[3j] = 0
VnC[3j] = Vn[3j]
VnC[3j-2] = VnC[3j-1] = 0
Vn[i] = VnA[i] + VnB[i] + VnC[i]
また、Ｖｎ［ｉ］、ＶｎＡ［ｉ］、ＶｎＢ［ｉ］、ＶｎＣ［ｉ］をｚ変換したものを、それぞれＶｎ（ｚ）、ＶｎＡ（ｚ）、ＶｎＢ（ｚ）、ＶｎＣ（ｚ）とする。
【００６８】
制御信号φ１Ａは、スイッチＳ１１及びスイッチＳ１４に供給され、サンプリング期間ＡのときにＨｉｇｈとなり、スイッチＳ１１及びスイッチＳ１４がＯＮとなる。制御信号φ２Ａは、スイッチＳ１３及びスイッチＳ３５に供給され、積分期間ＡのときにＨｉｇｈとなり、スイッチＳ１３及びスイッチＳ３５がＯＮとなる。制御信号φ１Ｂは、スイッチＳ２１及びスイッチＳ２４に供給され、サンプリング期間ＢのときにＨｉｇｈとなり、スイッチＳ２１及びスイッチＳ２４がＯＮとなる。制御信号φ２Ｂは、スイッチＳ２３及びスイッチＳ１５に供給され、積分期間ＢのときにＨｉｇｈとなり、スイッチＳ２３及びスイッチＳ１５がＯＮとなる。制御信号φ１Ｃは、スイッチＳ３１及びスイッチＳ３４に供給され、サンプリング期間ＣのときにＨｉｇｈとなり、スイッチＳ３１及びスイッチＳ３４がＯＮとなる。制御信号φ２Ｃは、スイッチＳ２５及びスイッチＳ３３に供給され、積分期間ＢのときにＨｉｇｈとなり、スイッチＳ２５及びスイッチＳ３３がＯＮとなる。制御信号φ２は、スイッチＳ１２、スイッチＳ２２及びスイッチＳ３２に供給され、積分期間Ａ〜ＣのときにＨｉｇｈとなり、スイッチＳ１２、スイッチＳ２２及びスイッチＳ３２がＯＮとなる。
【００６９】
続いて、入力信号の伝搬について説明する。図８Ａ〜Ｆは、スイッチトキャパシタフィルタ２００における入力信号の伝搬を示す回路図である。まず、サンプリング期間ＡではスイッチＳ１１及びスイッチＳ１４がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ１００は、図８Ａに示す接続となり、入力信号ＶｉｎＡ［３ｊ−２］（ｊは整数）がキャパシタＣ１でサンプリングされる。ここで、積分キャパシタＣ０に蓄積される電荷をＱ０、キャパシタＣ１に蓄積される電荷をＱ１、キャパシタＣ２蓄積される電荷をＱ２、キャパシタＣ２蓄積される電荷をＱ３とする。また、特に断らない限り、積分キャパシタＣ０、キャパシタＣ１〜Ｃ３の容量値は、それぞれＣ０、Ｃ１〜Ｃ３である。サンプリング期間Ａ終了時に、キャパシタＣ１に入力信号ＶｉｎＡ［３ｊ−２］の電荷がサンプリングされる。サンプリング期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutC(z)・Z-1
Q1 = C1・VinA(z)
Q2 = C2・VoutC(z)・Z-1
Q3 = 0
【００７０】
積分期間Ａでは、スイッチＳ１２、スイッチＳ１３、スイッチＳ２２、スイッチＳ３２及びスイッチＳ３５がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ２００は、図８Ｂに示す接続となり、キャパシタＣ１に蓄積されていた入力信号の電荷は積分キャパシタＣ０、キャパシタＣ２及びキャパシタＣ３に転送される。積分期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)
Q1 = 0
Q2 = C2・VoutC(z)・Z-1
Q3 = C3・VoutA(z)
各キャパシタに蓄積されている、サンプリング期間Ａ終了時の電荷と、積分期間Ａ終了時の電荷と、について電荷の保存則を適用すると、以下の式（１４）が成り立つ。
(C0 + C3)・VoutA(z) = C0・VoutC(z)・Z-1 + C1・VinA(z) ・・・（１４）
【００７１】
サンプリング期間Ｂでは、スイッチＳ２１及びスイッチＳ２４がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ２００は、図８Ｃに示す接続となり、サンプリング期間Ｂ終了時に、キャパシタＣ２に入力信号ＶｉｎＢ［３ｊ−１］の電荷がサンプリングされる。サンプリング期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)・Z-1
Q1 = 0
Q2 = C2・VinB(z)
Q3 = C3・VoutA(z)・Z-1
【００７２】
積分期間Ｂでは、スイッチＳ１２、スイッチＳ１５、スイッチＳ２２、スイッチＳ２３及びスイッチＳ３２がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ２００は、図８Ｄに示す接続となり、キャパシタＣ２に蓄積された電荷は積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ３に転送される。積分期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)
Q1 = C1・VoutB(z)
Q2 = 0
Q3 = C3・VoutA(z)・Z-1
各キャパシタに蓄積されている、サンプリング期間Ｂ終了時の電荷と、積分期間Ｂ終了時の電荷と、について電荷の保存則を適用すると、以下の式（１５）が成り立つ。
(C0 + C1)・VoutB(z) = C0・VoutA(z)・Z-1 + C2・VinB(z) ・・・（１５）
【００７３】
サンプリング期間Ｃでは、スイッチＳ３１及びスイッチＳ３４がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ２００は、図８Ｅに示す接続となり、サンプリング期間Ｃ終了時に、キャパシタＣ２に入力信号ＶｉｎＣ［３ｊ］の電荷がサンプリングされる。サンプリング期間Ｃ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)・Z-1
Q1 = C1・VoutB(z)・Z-1
Q2 = 0
Q3 = C3・VinC(z)
【００７４】
積分期間Ｃでは、スイッチＳ１２、スイッチＳ２２、スイッチＳ２５、スイッチＳ３２及びスイッチＳ３３がＯＮとなり、それ以外のスイッチはＯＦＦとなる。従って、スイッチトキャパシタフィルタ２００は、図８Ｆに示す接続となり、キャパシタＣ３に蓄積された電荷は積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ２に転送される。積分期間Ｃ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutC(z)
Q1 = C1・VoutB(z)・Z-1
Q2 = C2・VoutC(z)
Q3 = 0
各キャパシタに蓄積されている、サンプリング期間Ｃ終了時の電荷と、積分期間Ｃ終了時の電荷と、について電荷の保存則を適用すると、以下の関係が成り立つ。
(C0 + C2)・VoutC(z) = C0・VoutB(z)・Z-1 + C3・VinC(z) ・・・（１６）
【００７５】
ここで、キャパシタＣ１〜Ｃ３の容量は等しい（Ｃ１＝Ｃ２＝Ｃ３）とすると、式（１４）〜（１６）より、スイッチトキャパシタフィルタ２００における入力信号の出力端子への伝達関数は、式（７）で表される。よって、スイッチトキャパシタフィルタ２００は、入力信号に対してスイッチトキャパシタフィルタ１００と同じの伝達特性を有する。
【００７６】
次に、スイッチＳ１２及びスイッチＳ１３の雑音の伝搬について説明する。図９Ａ〜Ｆは、スイッチトキャパシタフィルタ２００でのスイッチの雑音の伝搬を示す回路図である。ここで、スイッチＳ１２及びスイッチＳ１３の雑音として、スイッチＳ１２及びスイッチＳ１３と直列に電圧源Ｖｎがあるものとする。また、スイッチの雑音の伝搬のみを示すために、入力信号は常に０とする。まず、サンプリング期間Ａでは、図９Ａに示す接続となり、キャパシタＣ１に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ２及びキャパシタＣ３に蓄積されていた電荷はそのまま保持される。なお、積分キャパシタＣ０、キャパシタＣ２及びキャパシタＣ３に蓄積されていた電荷とは、積分期間Ｃ終了時（図９Ｄ）の電荷のことである。サンプリング期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutC(z)・Z-1
Q1 = 0
Q2 = C2・VoutC(z)・Z-1
Q3 = 0
【００７７】
積分期間Ａでは、図９Ｂに示す接続となり、積分期間Ａの終了時に、キャパシタＣ１にスイッチＳ１２及びスイッチＳ１３の雑音ＶｎＡ［３ｊ−２］の電荷がサンプリングされ、積分キャパシタＣ０及びキャパシタＣ３にも合わせて同じだけの雑音の電荷が転送される。積分期間Ａの終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)
Q1 = -C1・VnA(z)
Q2 = C2・VoutC(z)・Z-1
Q3 = C3・VoutA(z)
各キャパシタに蓄積されている、サンプリング期間Ａ終了時の電荷と、積分期間Ａ終了時の電荷と、について電荷の保存則を適用すると、以下の式（１７）が成り立つ。
(C0 + C3)・VoutA(z) = C0・VoutC(z)・Z-1 + C1・VnA(z) ・・・（１７）
【００７８】
サンプリング期間Ｂでは、図９Ｃに示す接続となり、キャパシタＣ２に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ３に蓄積されていた電荷はそのまま保持される。このように、積分期間Ａ終了時に、キャパシタＣ１にサンプリングされた雑音の電荷はそのまま保持される。サンプリング期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutA(z)・Z-1
Q1 = -C1・VnA(z)・Z-1
Q2 = 0
Q3 = C3・VoutA(z)・Z-1
【００７９】
積分期間Ｂでは、図９Ｄに示す接続となり、積分期間Ａ終了時にキャパシタＣ１にサンプリングされて保持されてきた雑音の電荷は、キャパシタＣ１と積分キャパシタＣ０に分配される。なお、積分キャパシタＣ０に分配される雑音の電荷は、積分期間Ａ終了時とは逆符号であり、積分期間Ａ終了時に積分キャパシタＣ０で積分された雑音の電荷をキャンセルする。積分期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)
Q1 = C1・VoutB(z)
Q2 = 0
Q3 = C3・VoutA(z)・Z-1
各キャパシタに蓄積されている、サンプリング期間Ｂ終了時の電荷と、積分期間Ｂ終了時の電荷と、について電荷の保存則を適用すると、以下の式（１８）が成り立つ。
(C0 + C1)・VoutB(z) = C0・VoutA(z)・Z-1 - C1・VnA(z)・Z-1 ・・・（１８）
【００８０】
サンプリング期間Ｃでは、図９Ｅに示す接続となり、キャパシタＣ３に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ２に蓄積されていた電荷はそのまま保持される。サンプリング期間Ｃ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutB(z)・Z-1
Q1 = C1・VoutB(z)・Z-1
Q2 = 0
Q3 = 0
【００８１】
積分期間Ｃでは、図９Ｆに示す接続となる。積分期間Ｃ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・VoutC(z)
Q1 = C1・VoutB(z)・Z-1
Q2 = C2・VoutC(z)
Q3 = 0
各キャパシタに蓄積されている、サンプリング期間Ｃ終了時の電荷と、積分期間Ｃ終了時の電荷と、について電荷の保存則を適用すると、以下の式（１９）が成り立つ。
(C0 + C2)・VoutC(z) = C0・VoutB(z)・Z-1 ・・・（１９）
【００８２】
ここで、キャパシタＣ１〜Ｃ３の容量は等しい（Ｃ１＝Ｃ２＝Ｃ３）とすると、式（１７）〜（１９）より、スイッチトキャパシタフィルタ２００におけるスイッチの雑音の伝達関数は、式（１０）で表される。よって、スイッチの雑音に対してスイッチトキャパシタフィルタ１００と同じ伝達特性を有する。
【００８３】
また、上記ではスイッチＳ１２及びスイッチＳ１３の雑音の伝搬について述べたが、 これはスイッチＳ２２及びスイッチＳ２３、スイッチＳ３２及びスイッチＳ３３の雑音の伝搬についても同様である。
【００８４】
次に、各動作状態における演算増幅器の雑音の伝搬について説明する。図１０Ａ〜Ｄは、スイッチトキャパシタフィルタ２００における演算増幅器の雑音の伝搬を示す回路図である。ここで、演算増幅器の雑音として、演算増幅器の反転入力に電圧源Ｖｎがあるものとする。また、演算増幅器の雑音の伝搬のみを示すために、入力信号は常に０とする。まず、サンプリング期間Ａでは、図１０Ａに示す接続となり、キャパシタＣ１に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ２及びキャパシタＣ３に蓄積されていた電荷はそのまま保持される。なお、積分キャパシタＣ０、キャパシタＣ２及びキャパシタＣ３に蓄積されていた電荷とは、積分期間Ｃ終了時（図１０Ｄ）の電荷のことである。特に、キャパシタＣ３に蓄積されている電荷は、積分期間Ｃ終了時にサンプリングされた雑音の電荷であり、このように、そのまま保持される。サンプリング期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutC(z) - VnC(z)}・Z-1
Q1 = 0
Q2 = C2・{VoutC(z) - VnC(z)}・Z-1
Q3 = -C3・VnC(z)・Z-1
【００８５】
積分期間Ａでは、図１０Ｂに示す接続となり、積分期間Ａ終了時に、キャパシタＣ１に演算増幅器の雑音ＶｎＡ［３ｊ−２］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ３にも合わせて同じだけの雑音の電荷が転送される。また、積分期間Ｃ終了時にキャパシタＣ３でサンプリングされて保持されてきた雑音の電荷は、キャパシタＣ３と積分キャパシタＣ０とに分配される。なお、積分キャパシタＣ０に分配される雑音の電荷は、積分期間Ｃ終了時とは逆符号であり、積分期間Ｃ終了時に積分キャパシタＣ０で積分された雑音の電荷をキャンセルする。積分期間Ａ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutA(z) - VnA(z)}
Q1 = -C1・VnA(z)
Q2 = C2・{VoutC(z) - VnC(z)}・Z-1
Q3 = C3・{VoutA(z) - VnA(z)}
各キャパシタに蓄積されている、サンプリング期間Ａ終了時の電荷と、積分期間Ａ終了時の電荷と、について電荷の保存則を適用すると、以下の式（２０）が成り立つ。
(C0 + C3)・{VoutA(z) - VnA(z)}
= C0・{VoutC(z) - VnC(z)}・Z-1 - C3・VnC(z)・Z-1 + C1・VnA(z) ・・・（２０）
【００８６】
サンプリング期間Ｂでは、図１０Ｃに示す接続となり、キャパシタＣ２に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ３に蓄積されていた電荷はそのまま保持される。特に、キャパシタＣ１に蓄積されている電荷は、積分期間Ａ終了時にサンプリングされた雑音の電荷であり、このように、そのまま保持される。サンプリング期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutA(z) - VnA(z)}・Z-1
Q1 = -C1・VnA(z)・Z-1
Q2 = 0
Q3 = C3・{VoutA(z) - VnA(z)}・Z-1
【００８７】
積分期間Ｂでは、図１０Ｄに示す接続となり、積分期間Ｂ終了時に、キャパシタＣ２に演算増幅器の雑音ＶｎＢ［３ｊ−１］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ１にも合わせて同じだけの雑音の電荷が転送される。また、積分期間Ａ終了時にキャパシタＣ１にサンプリングされて保持されてきた雑音の電荷は、キャパシタＣ１と積分キャパシタＣ０に分配される。なお、積分キャパシタＣ０に分配される雑音の電荷は、積分期間Ａ終了時とは逆符号であり、積分期間Ａ終了時に積分キャパシタＣ０で積分された雑音の電荷をキャンセルする。積分期間Ｂ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutB(z) - VnB(z)}
Q1 = C1・{VoutB(z) - VnB(z)}
Q2 = -C2・VnB(z)
Q3 = C3・{VoutA(z) - VnA(z)}・Z-1
各キャパシタに蓄積されている、サンプリング期間Ｂ終了時の電荷と、積分期間Ｂ終了時の電荷と、について電荷の保存則を適用すると、以下の式（２１）が成り立つ。
(C0 + C1)・{VoutB(z) - VnB(z)}
= C0・{VoutA(z) - VnA(z)}・Z-1 - C1・VnA(z)・Z-1 + C2・VnB(z) ・・・（２１）
【００８８】
サンプリング期間Ｃでは、図１０Ｅに示す接続となり、キャパシタＣ３に蓄積されていた電荷は放電され、積分キャパシタＣ０、キャパシタＣ１及びキャパシタＣ２に蓄積されていた電荷はそのまま保持される。特に、キャパシタＣ２に蓄積されている電荷は、積分期間Ｂ終了時にサンプリングされた雑音の電荷であり、このように、そのまま保持される。サンプリング期間Ｃ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutB(z) - VnB(z)}・Z-1
Q1 = C1・{VoutB(z) - VnB(z)}・Z-1
Q2 = -C2・VnB(z)・Z-1
Q3 = 0
【００８９】
積分期間Ｃでは、図１０Ｆに示す接続となり、積分期間Ｃ終了時に、キャパシタＣ３に演算増幅器の雑音ＶｎＣ［３ｊ］の電荷がサンプリングされ、積分キャパシタＣ０とキャパシタＣ２にも合わせて同じだけの雑音の電荷が転送される。また、積分期間Ｂ終了時にキャパシタＣ２にサンプリングされて保持されてきた雑音の電荷は、キャパシタＣ２と積分キャパシタＣ０に分配される。なお、積分キャパシタＣ０に分配される雑音の電荷は、積分期間Ｂ終了時とは逆符号であり、積分期間Ｂ終了時に積分キャパシタＣ０で積分された雑音の電荷をキャンセルする。積分期間Ｃ終了時に各キャパシタに蓄積されている電荷は、ｚ関数を用いて以下の式で表される。
Q0 = C0・{VoutC(z) - VnC(z)}
Q1 = C1・{VoutB(z) - VnB(z)}・Z-1
Q2 = C2・{VoutC(z) - VnC(z)}
Q3 = -C3・VnC(z)
各キャパシタに蓄積されている、サンプリング期間Ｃ終了時の電荷と、積分期間Ｃ終了時の電荷と、について電荷の保存則を適用すると、以下の式（２２）が成り立つ。
(C0 + C2)・{VoutC(z) - VnC(z)}
= C0・{VoutB(z) - VnB(z)}・Z-1 - C2・VnB(z)・Z-1 + C3・VnC(z) ・・・（２２）
【００９０】
ここで、キャパシタＣ１〜Ｃ３の容量は等しい（Ｃ１＝Ｃ２＝Ｃ３）とすると、式（２０）〜（２２）より、スイッチトキャパシタフィルタ２００における演算増幅器の雑音の伝達関数は、式（１３）で表される。よって、スイッチトキャパシタフィルタ２００は、演算増幅器の雑音に対して、スイッチトキャパシタフィルタ１００と同じ伝達特性を有する。
【００９１】
すなわち、スイッチトキャパシタフィルタ２００は、スイッチトキャパシタフィルタ１００と同様の伝達特性を有する。従って、スイッチトキャパシタの接続数を２個又は３個としても同様の機能が実現でき、さらに、スイッチトキャパシタの接続数は、２以上の任意の個数とすることができる。
【００９２】
実施の形態３
次に、実施の形態３にかかるスイッチトキャパシタフィルタについて説明する。実施の形態３にかかるスイッチトキャパシタフィルタ３００の構成は、図２に示すスイッチトキャパシタフィルタ２００と同様である。但し、スイッチトキャパシタフィルタ３００は、スイッチトキャパシタフィルタ２００に比べて、スイッチの制御が異なる。
【００９３】
スイッチトキャパシタフィルタ３００では、制御信号φ２Ａは、スイッチＳ１３及びスイッチＳ２５に供給され、積分期間ＡのときにＨｉｇｈとなり、スイッチＳ１３及びスイッチＳ２５がＯＮとなる。制御信号φ２Ｂは、スイッチＳ２３及びスイッチＳ３５に供給され、積分期間ＢのときにＨｉｇｈとなり、スイッチＳ２３及びスイッチＳ３５がＯＮとなる。制御信号φ２Ｃは、スイッチＳ１５及びスイッチＳ３３に供給され、積分期間ＢのときにＨｉｇｈとなり、スイッチＳ１５及びスイッチＳ３３がＯＮとなる。その他の制御信号については、スイッチトキャパシタフィルタ２００と同様であるので、説明を省略する。
【００９４】
すなわち、スイッチトキャパシタフィルタ３００は、サンプリングされた雑音のキャンセルを２つ後の積分期間時に行う。これは、サンプリングされた雑音のキャンセルを１つ後の積分期間時に行うスイッチトキャパシタフィルタ２００とは伝達関数は異なるものの、雑音キャンセルの効果を得ることができる。
【００９５】
その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、制御信号の供給は上述の実施の形態に限定されるものではなく、任意の供給方法、順序をとることができる。
【００９６】
例えば、上述の実施の形態２では、入力信号のサンプリング（第１の接続状態）と電荷の転送（第２の接続状態）のサイクルを複数回行った後に、スイッチの雑音電荷のキャンセル（第３の接続状態）を行ってもよい。
【００９７】
さらに、上述の実施の形態２では、第１の接続状態、第２の接続状態及び第３の接続状態の実施順序が維持されるのであれば、各接続状態の実施順序は実施の形態２に限定されるものではない。ここで、対象となるスイッチトキャパシタの少なくとも一端が開放されている接続状態を第４の接続状態とすると、実施順序を第１の接続状態→第２の接続状態→第４の接続状態→第３の接続状態としてもよい。また、第１の接続状態→第４の接続状態→第２の接続状態→第３の接続状態としてもよい。すなわち、第１〜３の接続状態のそれぞれの間に、１つ又は複数の第４の接続状態を挿入してもよい。
【００９８】
なお、全てのスイッチトキャパシタが、第１の接続状態、第２の接続状態及び第３の接続状態の順に接続状態を形成する必要はない。この順に接続状態を形成するスイッチトキャパシタの雑音は低減され、この順に接続状態を形成しないスイッチトキャパシタの雑音は低減されないだけである。すなわち、全てのスイッチトキャパシタが、第１の接続状態、第２の接続状態及び第３の接続状態の順に接続状態を形成すると、雑音の低減効果は最大となる。
【００９９】
さらに、第２の接続状態のスイッチトキャパシタが１個以上存在する場合の、第２及び第３の接続状態のスイッチトキャパシタの個数は各１個である必要はない。なお、これらの個数の比によって、スイッチトキャパシタフィルタの直流でのゲインを変えることができる。例えば、第２及び第３の接続状態のスイッチトキャパシタが各１個の場合のゲインは１倍となる。第２の接続状態のスイッチトキャパシタの個数が２個、第３の接続状態のスイッチトキャパシタの個数が１個の場合のゲインは２倍となる。第２の接続状態のスイッチトキャパシタの個数が１個、第３の接続状態のスイッチトキャパシタの個数が２個の場合のゲインは１／２倍となる。
【０１００】
また、上述の実施の形態では、各スイッチトキャパシタの各キャパシタの容量値は同一であるが、各キャパシタの容量値は同一であることに限られない。例えば、各キャパシタの容量値が実質的に同一であると取り扱うことができる範囲内であれば、容量値が同一で有る場合と同様に、入力信号に含まれるナイキスト周波数近傍の雑音が低い周波数に折り返されることを防止しつつ、スイッチの雑音を低減することができる。この際、各キャパシタの容量値が全キャパシタの容量の平均値から±５％以内の範囲であることが望ましい。
【０１０１】
更に、上述の実施の形態における固定電圧は、必ずしも固定電圧に限られず、任意の電圧としてもよい。
【符号の説明】
【０１０２】
１００、２００、３００、１０００ スイッチトキャパシタフィルタ
ＡＭＰ 演算増幅器
Ｃ０ 積分キャパシタ
Ｃ１〜３ キャパシタ
ＩＮ 入力端子
ＯＵＴ 出力端子
Ｓ１１〜１５、Ｓ２１〜２５、Ｓ３１〜３５ スイッチ
ＳＣ１〜３ スイッチトキャパシタ
【特許請求の範囲】
【請求項１】
入力信号を積分する積分キャパシタと、
少なくとも反転入力が前記積分キャパシタの一端と接続され、出力が前記積分キャパシタの他端と接続される演算増幅器と、
複数のスイッチにより少なくとも第１〜３の接続状態に切り替わる複数のスイッチトキャパシタと、を少なくとも備え、
前記複数のスイッチトキャパシタのそれぞれは、第１の端子及び第２の端子を有するキャパシタを少なくとも備え、
前記複数のスイッチトキャパシタのそれぞれは、
前記第１の接続状態から前記第２の接続状態を経て前記第３の接続状態に移行し、
前記第１の接続状態では、前記第１の端子は入力信号と接続され、前記第２の端子は第１の電圧と接続され、
前記第２の接続状態では、前記第１の端子は第２の電圧と接続され、前記第２の端子は前記演算増幅器の前記反転入力と接続され、
前記第３の接続状態では、前記第１の端子は前記演算増幅器の前記出力と接続され、前記第２の端子は前記演算増幅器の前記反転入力と接続され、
前記第２の接続状態又は前記第３の接続状態の前記スイッチトキャパシタが１個以上存在する場合には、前記第２の接続状態及び前記第３の接続状態の前記スイッチトキャパシタは、それぞれ１個以上存在し、
前記第２の接続状態の前記スイッチトキャパシタが１個以上存在する場合の当該第２の接続状態の前記スイッチトキャパシタの個数は常に同じであり、
前記第３の接続状態の前記スイッチトキャパシタが１個以上存在する場合の当該第３の接続状態の前記スイッチトキャパシタの個数は常に同じである、
スイッチトキャパシタフィルタ。
【請求項２】
前記第２の接続状態の前記スイッチトキャパシタが１個以上存在する場合の当該第２の接続状態の前記スイッチトキャパシタの個数と、前記第３の接続状態の前記スイッチトキャパシタが１個以上存在する場合の当該第３の接続状態の前記スイッチトキャパシタの個数と、は常に同じである、
請求項１に記載のスイッチトキャパシタフィルタ。
【請求項３】
前記第２の接続状態において前記キャパシタに蓄積された電荷を保持したまま、前記第３の接続状態に移行することを特徴とする、
請求項１又は２に記載のスイッチトキャパシタフィルタ。
【請求項４】
前記第１の電圧及び前記第２の電圧は固定電圧であることを特徴とする、
請求項１乃至３のいずれか一項に記載のスイッチトキャパシタフィルタ。
【請求項５】
前記複数のスイッチトキャパシタのそれぞれの前記キャパシタの容量値は、前記複数の複数のスイッチトキャパシタに設けられた全ての前記キャパシタの容量値の平均値に対して±５％以内であることを特徴とする、
請求項１乃至４のいずれか一項に記載のスイッチトキャパシタフィルタ。
【請求項６】
前記複数のスイッチトキャパシタのそれぞれの前記キャパシタの容量値は、実質的に同一であることを特徴とする、
請求項１乃至５のいずれか一項に記載のスイッチトキャパシタフィルタ。
【請求項７】
前記複数のスイッチのそれぞれは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であることを特徴とする、
請求項１乃至６のいずれか一項に記載のスイッチトキャパシタフィルタ。
【請求項８】
複数のスイッチにより接続状態が切り替わる複数のスイッチトキャパシタのそれぞれに設けられたキャパシタの第１の端子を入力信号と接続し、第２の端子を第１の電圧と接続して第１の接続状態を形成し、
前記第１の端子を、第２の電圧と接続し、
前記第２の端子を、入力信号を積分する積分キャパシタの一端と接続される演算増幅器の反転入力と接続して、第２の接続状態を形成し、
前記スイッチトキャパシタの前記第１の端子を、前記積分キャパシタの他端と接続される前記演算増幅器の出力と接続し、
前記第２の端子を、前記演算増幅器の前記反転入力と接続して、第３の接続状態を形成し、
前記第２の接続状態又は前記第３の接続状態の前記スイッチトキャパシタを１個以上形成する場合には、前記第２の接続状態及び前記第３の接続状態の前記スイッチトキャパシタを、それぞれ１個以上形成し、
前記第２の接続状態を１個以上形成する場合には、常に同じ個数の当該第２の接続状態を形成し、
前記第３の接続状態を１個以上形成する場合には、常に同じ個数の当該第３の接続状態を形成する、
スイッチトキャパシタフィルタの制御方法。
【請求項９】
前記第２の接続状態を１個以上形成する場合の当該第２の接続状態の形成個数と、前記第３の接続状態を１個以上形成する場合の当該第３の接続状態の形成個数と、は常に同じである、
請求項８に記載のスイッチトキャパシタフィルタの制御方法。
【請求項１０】
前記第２の接続状態において前記キャパシタに蓄積された電荷を保持したまま、前記第３の接続状態に移行させることを特徴とする、
請求項８又は９に記載のスイッチトキャパシタフィルタの制御方法。
【請求項１１】
前記第１の電圧及び前記第２の電圧は固定電圧であることを特徴とする、
請求項８乃至１０のいずれか一項に記載のスイッチトキャパシタフィルタの制御方法。
【請求項１２】
前記複数のスイッチトキャパシタのそれぞれの前記キャパシタの容量値は、前記複数の複数のスイッチトキャパシタに設けられた全ての前記キャパシタの容量値の平均値に対して±５％以内であることを特徴とする、
請求項８乃至１１のいずれか一項に記載のスイッチトキャパシタフィルタの制御方法。
【請求項１３】
前記複数のスイッチトキャパシタのそれぞれの前記キャパシタの容量値は、実質的に同一であることを特徴とする、
請求項８乃至１２のいずれか一項に記載のスイッチトキャパシタフィルタの制御方法。
【請求項１４】
前記複数のスイッチのそれぞれは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であることを特徴とする、
請求項８乃至１３のいずれか一項に記載のスイッチトキャパシタフィルタの制御方法。
【請求項１】
入力信号を積分する積分キャパシタと、
少なくとも反転入力が前記積分キャパシタの一端と接続され、出力が前記積分キャパシタの他端と接続される演算増幅器と、
複数のスイッチにより少なくとも第１〜３の接続状態に切り替わる複数のスイッチトキャパシタと、を少なくとも備え、
前記複数のスイッチトキャパシタのそれぞれは、第１の端子及び第２の端子を有するキャパシタを少なくとも備え、
前記複数のスイッチトキャパシタのそれぞれは、
前記第１の接続状態から前記第２の接続状態を経て前記第３の接続状態に移行し、
前記第１の接続状態では、前記第１の端子は入力信号と接続され、前記第２の端子は第１の電圧と接続され、
前記第２の接続状態では、前記第１の端子は第２の電圧と接続され、前記第２の端子は前記演算増幅器の前記反転入力と接続され、
前記第３の接続状態では、前記第１の端子は前記演算増幅器の前記出力と接続され、前記第２の端子は前記演算増幅器の前記反転入力と接続され、
前記第２の接続状態又は前記第３の接続状態の前記スイッチトキャパシタが１個以上存在する場合には、前記第２の接続状態及び前記第３の接続状態の前記スイッチトキャパシタは、それぞれ１個以上存在し、
前記第２の接続状態の前記スイッチトキャパシタが１個以上存在する場合の当該第２の接続状態の前記スイッチトキャパシタの個数は常に同じであり、
前記第３の接続状態の前記スイッチトキャパシタが１個以上存在する場合の当該第３の接続状態の前記スイッチトキャパシタの個数は常に同じである、
スイッチトキャパシタフィルタ。
【請求項２】
前記第２の接続状態の前記スイッチトキャパシタが１個以上存在する場合の当該第２の接続状態の前記スイッチトキャパシタの個数と、前記第３の接続状態の前記スイッチトキャパシタが１個以上存在する場合の当該第３の接続状態の前記スイッチトキャパシタの個数と、は常に同じである、
請求項１に記載のスイッチトキャパシタフィルタ。
【請求項３】
前記第２の接続状態において前記キャパシタに蓄積された電荷を保持したまま、前記第３の接続状態に移行することを特徴とする、
請求項１又は２に記載のスイッチトキャパシタフィルタ。
【請求項４】
前記第１の電圧及び前記第２の電圧は固定電圧であることを特徴とする、
請求項１乃至３のいずれか一項に記載のスイッチトキャパシタフィルタ。
【請求項５】
前記複数のスイッチトキャパシタのそれぞれの前記キャパシタの容量値は、前記複数の複数のスイッチトキャパシタに設けられた全ての前記キャパシタの容量値の平均値に対して±５％以内であることを特徴とする、
請求項１乃至４のいずれか一項に記載のスイッチトキャパシタフィルタ。
【請求項６】
前記複数のスイッチトキャパシタのそれぞれの前記キャパシタの容量値は、実質的に同一であることを特徴とする、
請求項１乃至５のいずれか一項に記載のスイッチトキャパシタフィルタ。
【請求項７】
前記複数のスイッチのそれぞれは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であることを特徴とする、
請求項１乃至６のいずれか一項に記載のスイッチトキャパシタフィルタ。
【請求項８】
複数のスイッチにより接続状態が切り替わる複数のスイッチトキャパシタのそれぞれに設けられたキャパシタの第１の端子を入力信号と接続し、第２の端子を第１の電圧と接続して第１の接続状態を形成し、
前記第１の端子を、第２の電圧と接続し、
前記第２の端子を、入力信号を積分する積分キャパシタの一端と接続される演算増幅器の反転入力と接続して、第２の接続状態を形成し、
前記スイッチトキャパシタの前記第１の端子を、前記積分キャパシタの他端と接続される前記演算増幅器の出力と接続し、
前記第２の端子を、前記演算増幅器の前記反転入力と接続して、第３の接続状態を形成し、
前記第２の接続状態又は前記第３の接続状態の前記スイッチトキャパシタを１個以上形成する場合には、前記第２の接続状態及び前記第３の接続状態の前記スイッチトキャパシタを、それぞれ１個以上形成し、
前記第２の接続状態を１個以上形成する場合には、常に同じ個数の当該第２の接続状態を形成し、
前記第３の接続状態を１個以上形成する場合には、常に同じ個数の当該第３の接続状態を形成する、
スイッチトキャパシタフィルタの制御方法。
【請求項９】
前記第２の接続状態を１個以上形成する場合の当該第２の接続状態の形成個数と、前記第３の接続状態を１個以上形成する場合の当該第３の接続状態の形成個数と、は常に同じである、
請求項８に記載のスイッチトキャパシタフィルタの制御方法。
【請求項１０】
前記第２の接続状態において前記キャパシタに蓄積された電荷を保持したまま、前記第３の接続状態に移行させることを特徴とする、
請求項８又は９に記載のスイッチトキャパシタフィルタの制御方法。
【請求項１１】
前記第１の電圧及び前記第２の電圧は固定電圧であることを特徴とする、
請求項８乃至１０のいずれか一項に記載のスイッチトキャパシタフィルタの制御方法。
【請求項１２】
前記複数のスイッチトキャパシタのそれぞれの前記キャパシタの容量値は、前記複数の複数のスイッチトキャパシタに設けられた全ての前記キャパシタの容量値の平均値に対して±５％以内であることを特徴とする、
請求項８乃至１１のいずれか一項に記載のスイッチトキャパシタフィルタの制御方法。
【請求項１３】
前記複数のスイッチトキャパシタのそれぞれの前記キャパシタの容量値は、実質的に同一であることを特徴とする、
請求項８乃至１２のいずれか一項に記載のスイッチトキャパシタフィルタの制御方法。
【請求項１４】
前記複数のスイッチのそれぞれは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であることを特徴とする、
請求項８乃至１３のいずれか一項に記載のスイッチトキャパシタフィルタの制御方法。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図８Ｆ】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図９Ｆ】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１０Ｅ】
【図１０Ｆ】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１５Ａ】
【図１５Ｂ】
【図１６Ａ】
【図１６Ｂ】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図８Ｆ】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図９Ｆ】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１０Ｅ】
【図１０Ｆ】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１５Ａ】
【図１５Ｂ】
【図１６Ａ】
【図１６Ｂ】
【公開番号】特開２０１１−１９３２４７（Ｐ２０１１−１９３２４７Ａ）
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願番号】特願２０１０−５７８８７（Ｐ２０１０−５７８８７）
【出願日】平成２２年３月１５日（２０１０．３．１５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願日】平成２２年３月１５日（２０１０．３．１５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]