可変インピーダンスゲートデカップリングセル
本発明の実施形態は、電力レールと、接地レールとを含む、電力システム内のノイズを制御するシステムを提供する。システムは、電力レールと接地レールとの間でデカップリングコンデンサと直列に連結される、ＭＯＳトランジスタと、ＭＯＳトランジスタおよびデカップリングコンデンサと並列に電力レールに連結される、誘導パッケージング接続とを含む。ＭＯＳトランジスタ、デカップリングコンデンサ、および誘導パッケージング接続の組み合わせは、共振回路を形成する。動作中、システムは、電力レール上のＶｄｄ信号中にノイズが存在するかを判定する。Ｖｄｄ信号中に存在するノイズに基づき、システムは、他の周波数でのスイッチングノイズの不必要な増加を引き起こすことなく、共振回路の関心周波数（ωｉｎｔｅｒｅｓｔ）付近の周波数範囲内のノイズを低減するように、ＭＯＳトランジスタのインピーダンスを調整する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、回路に関する。より具体的には、本発明の実施形態は、可変インピーダンスゲートデカップリングセルの設計に関する。
【背景技術】
【０００２】
集積回路技術における最近の開発により、設計者は、デジタル回路およびアナログ回路の両方を含む半導体チップ上に、複雑な集積回路を作り出すことができるようになった。「システムオンチップ」（ＳＯＣ）は、ＳＯＣが多種多様な機能を実施できるようにする、異なる種類の回路を含む、かかる一集積回路である。例えば、ＳＯＣは、コントローラ、プロセッサ、画像および音声プロセッサ、送受信器、ネットワークデバイス、通信回路、メモリ、ならびに他の種類の回路を含むことができる。これらの機能的能力は、携帯電話、個人用デジタル補助装置、内蔵システム、携帯用コンピュータ、メディアプレーヤー、デスクトップコンピュータ、家庭用電子機器、デバイスコントローラ、および多くの他のデバイス等のデバイスでＳＯＣを使用することを可能にする。
【０００３】
一般に、ＳＯＣ（および実質的にすべての他の種類の半導体チップ）は、ＳＯＣに電力（および接地）を提供するために、誘導パッケージング接続を通して、ＳＯＣから印刷回路基板（ＰＣＢ）の電力面に別々に連結される、電力レール（一般にＶｄｄと称される）と、接地レール（一般にＶｓｓと称される）とを含む。チップ上のデカップリングコンデンサは、Ｖｄｄ信号中の望ましくない高周波数ノイズをフィルタ処理するために、多くの場合、電力レールと接地レールとの間に連結される。（電力レール上の信号を、「Ｖｄｄ信号」と称することに留意されたい。）用途により、デカップリングコンデンサは、金属・酸化物・シリコン（ＭＯＳ）デカップリングコンデンサ、金属・絶縁体・金属（ＭＩＭ）コンデンサ、バラクタ、またはデカップリングコンデンサの他の形態であり得る。例えば、図１は、典型的なＭＯＳデカップリングコンデンサ１００の回路図を示す。
【０００４】
残念ながら、Ｖｄｄへの誘導パッケージング接続およびチップ上のデカップリングコンデンサの並列組み合わせは、共振周波数（ωｒｅｓ）付近の周波数範囲でインピーダンスが高くなる可能性がある、共振ＬＣ回路を作り出す。その結果として、ωｒｅｓ付近の周波数範囲内のノイズは、Ｖｄｄ信号からフィルタ処理されない。用途により、この周波数範囲は、ωｒｅｓの数Ｈｚ内から、ωｒｅｓの数ｋＨｚ、数ＭＨｚ、または数ＧＨｚ内までの周波数を含むことができる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
この問題を改善するために、何人かの設計者は、固定値レジスタ等の散逸要素を、デカップリングコンデンサと直列に設置することを提案した。図２は、ＭＯＳコンデンサ２００と直列なレジスタ２０２の回路図を示す。残念ながら、この技術は、ωｒｅｓ付近のノイズを除去する一方、デカップリングコンデンサの、他の周波数範囲内のＶｄｄ信号中のノイズを制御する効率を低減する可能性がある。関連する開発において、何人かの設計者は、デカップリングコンデンサと直列にＭＯＳトランジスタを追加して、デカップリングコンデンサが必要ないときに、システムがデカップリングコンデンサへの回路経路を無効にできるようにすることを提案した。残念ながら、これらのシステム内のＭＯＳトランジスタは、「オン」または「オフ」のいずれかであり、ＭＯＳトランジスタがオンである状況で、システムは、依然として、ωｒｅｓ付近で過度のノイズを経験する可能性がある。
【０００６】
したがって、上述の問題のない、デカップリング機構が必要とされる。
【課題を解決するための手段】
【０００７】
本発明の実施形態は、電力レールと、接地レールとを含む、電力システム内のノイズを制御するためのシステムを提供する。システムは、（１）接地レールに連結される第１のリード線を有する、デカップリングコンデンサと、（２）デカップリングコンデンサと直列に連結される、ＭＯＳトランジスタであって、ＭＯＳトランジスタのソースは、電力レールに連結され、ＭＯＳトランジスタのドレインは、デカップリングコンデンサ上の第２のリード線に連結される、ＭＯＳトランジスタと、（３）電力レールに連結される、誘導パッケージング接続とを含む。ＭＯＳトランジスタおよびデカップリングコンデンサは、誘導パッケージング接続と並列になり、それによって共振回路を形成するように構成されている。さらに、システムは、入力が電力レールに連結され、かつ、出力がＭＯＳトランジスタのゲートに連結される制御回路を含む。動作中、制御回路は、Ｖｄｄ信号中のノイズを判定する。制御回路は、Ｖｄｄ信号中のノイズに基づき、ＭＯＳトランジスタのゲートに印加される電圧を調整し、それによって、他の周波数でのスイッチングノイズの不必要な増加を引き起こすことなく、共振回路の関心周波数（ωｉｎｔｅｒｅｓｔ）付近の周波数範囲内のノイズを低減するように、ＭＯＳトランジスタのインピーダンスを変化させるように構成されている。関心周波数は、回路が、Ｖｄｄ信号中のノイズを経験する可能性が高い周波数と定義することができることに留意されたい。例えば、関心周波数は、共振ＬＣ回路（ωｒｅｓ）の共振周波数、または回路の動作周波数（ωｏｐｅｒａｔｉｏｎ）付近の周波数であり得る。
【０００８】
本発明のいくつかの実施形態では、制御回路は、（１）Ｖｄｄ信号を監視し、Ｖｄｄ信号の少なくとも１つの周波数範囲内のノイズを表す、少なくとも１つの信号を出力するように構成されている、ノイズ感知機構と、（２）ノイズ感知機構から少なくとも１つの信号を受信し、ＭＯＳトランジスタのゲートに印加される電圧を調整するように構成されている、判定機構とを備えている。
【０００９】
本発明のいくつかの実施形態では、ノイズ感知機構は、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内のＶｄｄ信号中のノイズの現在の表示と、Ｖｄｄ信号の少なくとも１つの他の周波数範囲内のＶｄｄ信号中のノイズの現在の振幅とを出力するように構成されている。これらの実施形態では、判定機構は、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内のＶｄｄ信号中のノイズの現在の振幅を、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内のＶｄｄ信号中のノイズの少なくとも１つの以前の振幅と比較することによって、およびＶｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの現在の振幅を、Ｖｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの少なくとも１つの以前の振幅と比較することによって、ＭＯＳトランジスタのインピーダンスの変化を判定するように構成されている。
【００１０】
本発明のいくつかの実施形態では、ノイズ感知機構は、Ｖｄｄ信号中の総ノイズ電力をＤＣ信号にダウンコンバートし、ＤＣ信号を出力するように構成されている。これらの実施形態では、判定機構は、ＤＣ信号の現在の値を、ＤＣ信号の少なくとも１つの以前の値と比較することによって、Ｖｄｄ信号中のノイズを判定するように構成されている。
【００１１】
本発明のいくつかの実施形態では、ノイズ感知機構は、Ｖｄｄ信号の少なくとも１つの周波数範囲の振幅の現在のピークを検出し、現在のピークを出力するように構成されている。これらの実施形態では、判定機構は、Ｖｄｄ信号の少なくとも１つの周波数範囲の振幅の現在のピークを、以前のピークと比較することによって、ＭＯＳトランジスタのインピーダンスを判定するように構成されている。
【００１２】
いくつかの実施形態では、所与の周波数範囲内のＶｄｄ信号中のノイズの現在の振幅を出力するときに、ノイズ感知機構は、Ｖｄｄ信号中のノイズを２回以上サンプリングし、Ｖｄｄ信号中のノイズの２つ以上のサンプルを表す、現在の振幅の値を計算するように構成されている。例えば、ノイズ感知機構は、累積値、平均値、または別の値を計算することができる。
【００１３】
本発明のいくつかの実施形態では、制御回路は、ＭＯＳトランジスタのインピーダンスを増加させて、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内のノイズを減少させるように、または、ＭＯＳトランジスタのインピーダンスを減少させて、他の周波数でのスイッチングノイズを減少させるように、構成されている。
【００１４】
本発明のいくつかの実施形態では、デカップリングコンデンサは、金属・酸化物・シリコン（ＭＯＳ）コンデンサ、金属・絶縁体・金属（ＭＩＭ）コンデンサ、またはバラクタである。
【００１５】
デカップリングコンデンサがＭＯＳトランジスタである、本発明のいくつかの実施形態では、ＭＯＳトランジスタは、ＮＭＯＳであり、デカップリングコンデンサは、ＰＭＯＳである。デカップリングコンデンサがＭＯＳトランジスタである、本発明の他の実施形態では、ＭＯＳトランジスタは、ＰＭＯＳであり、デカップリングコンデンサは、ＮＭＯＳである。
【００１６】
本発明のいくつかの実施形態では、ＭＯＳトランジスタは、線形領域内で動作するように構成され、ＭＯＳトランジスタのゲートに印加される電圧の変化は、ＭＯＳトランジスタのインピーダンスの比例的変化をもたらす。
【００１７】
本発明の実施形態は、電力レールと、接地レールとを含む、電力システム内のノイズを制御するシステムであって、デカップリングコンデンサの第１のリード線は、接地レールに連結され、ＭＯＳトランジスタは、デカップリングコンデンサと直列に連結され、ＭＯＳトランジスタのソースは、電力レールに連結され、ＭＯＳトランジスタのドレインは、デカップリングコンデンサ上の第２のリード線に連結され、誘導パッケージング接続は、電力レールに連結され、ＭＯＳトランジスタおよびデカップリングコンデンサは、誘導パッケージング接続と並列になり、それによって共振回路を形成するように構成されている、システムを提供する。システムは、電力レール上のＶｄｄ信号中にノイズが存在するかを判定することから開始する。次いで、Ｖｄｄ信号中のノイズに基づき、システムは、ＭＯＳトランジスタのゲートに印加される電圧を調整し、それによって、他の周波数でのスイッチングノイズの不必要な増加を引き起こすことなく、共振回路のωｉｎｔｅｒｅｓｔ付近の周波数範囲内のノイズを低減するように、ＭＯＳトランジスタのインピーダンスを変化させる。
【００１８】
本発明の実施形態は、電力レールと、接地レールとを含む、電力システム内のノイズを制御するための半導体チップを提供する。ＳＯＣは、（１）電力レールと接地レールとの間に連結される、一組の回路であって、電力レールおよび接地レールは、一組の回路に電力ならびに接地を提供する、一組の回路と、（２）接地レールに連結される第１のリード線を有する、デカップリングコンデンサと、（３）デカップリングコンデンサと直列に連結される、ＭＯＳトランジスタであって、ＭＯＳトランジスタのソースは、電力レールに連結され、ＭＯＳトランジスタのドレインは、デカップリングコンデンサ上の第２のリード線に連結される、ＭＯＳトランジスタと、（４）電力レールに連結される、誘導パッケージング接続とを備えている。ＭＯＳトランジスタおよびデカップリングコンデンサは、誘導パッケージング接続と並列になり、それによって共振回路を形成するように構成されている。さらに、システムは、入力が電力レールに連結され、かつ、出力がＭＯＳトランジスタのゲートに連結される制御回路を含む。動作中、制御回路は、Ｖｄｄ信号中のノイズを監視する。制御回路は、Ｖｄｄ信号中のノイズに基づき、ＭＯＳトランジスタのゲートに印加される電圧を調整し、それによって、他の周波数でのスイッチングノイズの不必要な増加を引き起こすことなく、共振回路のωｉｎｔｅｒｅｓｔ付近の周波数範囲内のノイズを低減するように、ＭＯＳトランジスタのインピーダンスを変化させるように構成されている。
【図面の簡単な説明】
【００１９】
【図１】図１は、典型的なＭＯＳデカップリングコンデンサの回路図を示す。
【図２】図２は、ＭＯＳコンデンサと直列なレジスタの回路図を示す。
【図３】図３は、本発明の実施形態による、一例示的なシステムオンチップ（ＳＯＣ）を図示するブロック図を示す。
【図４】図４は、本発明の実施形態による、可変インピーダンスデカップリングコンデンサセルの回路図を示す。
【図５】図５は、本発明の実施形態による、元のインピーダンス、および調整されたインピーダンスを図示する、グラフを示す。
【図６】図６は、本発明の実施形態による、制御回路のブロック図を示す。
【図７】図７は、本発明の実施形態による、Ｖｄｄ信号に連結される、可変インピーダンスデカップリングコンデンサセルにおける、一連のＭＯＳトランジスタインピーダンス調整の影響を図示する、グラフを示す。
【図８】図８は、本発明の実施形態による、Ｖｄｄ信号中のノイズを制御するプロセスを図示する、フローチャートを示す。
【発明を実施するための形態】
【００２０】
以下の説明は、いずれの当業者も、本発明を行い、使用できるようにするために提示され、特定の用途およびその要件の関連において提供される。開示される実施形態に対する種々の修正は、当業者に容易に明らかとなり、本明細書に定義される一般的原理は、本発明の趣旨および範囲から逸脱することなく、他の実施形態ならびに用途に適用され得る。したがって、本発明は、示される実施形態に制限されず、特許請求の範囲に一致する最も広義の範囲が与えられる。
【００２１】
（概説）
本発明の実施形態は、「システムオンチップ」（ＳＯＣ）、プロセッサ、特定用途向け集積回路（ＡＳＩＣ）、または集積回路を含む別の種類の半導体チップ等、多くの異なる種類の半導体チップにおける、電力システムノイズを低減するために使用することができる、可変インピーダンスデカップリングコンデンサセルを提供する。
【００２２】
可変インピーダンスデカップリングコンデンサセルは、デカップリングコンデンサと直列に連結されるＭＯＳトランジスタを含み、直列対は、半導体チップ上で、Ｖｄｄ信号とＶｓｓ信号との間に連結される。可変インピーダンスデカップリングコンデンサセル内のＭＯＳトランジスタのインピーダンスを調整することによって、これらの実施形態は、一組の誘導パッケージング接続と並列のデカップリングコンデンサによって形成される、共振ＬＣ回路のインピーダンスを変化させ、それによって、Ｖｄｄ信号中の関心周波数（ωｉｎｔｅｒｅｓｔ）付近のノイズを低減することができる。関心周波数は、回路が、Ｖｄｄ信号中のノイズを経験する可能性が高い周波数と定義することができることに留意されたい。例えば、関心周波数は、回路の共振周波数（ωｒｅｓ）、または回路の動作周波数（ωｏｐｅｒａｔｉｏｎ）付近の周波数であり得る。
【００２３】
本発明の実施形態では、ＭＯＳトランジスタのインピーダンスを制御する制御回路は、Ｖｄｄ信号中のノイズを監視する。制御回路は、ＭＯＳトランジスタの以前のインピーダンス調整で検出されたノイズと比較して、現在の監視されるＶｄｄ信号中のノイズを最小化するように、ＭＯＳトランジスタのインピーダンスを変化させる。
【００２４】
本発明のいくつかの実施形態では、Ｖｄｄ信号上のノイズを監視するときに、制御回路は、Ｖｄｄ信号中の複数の周波数範囲内のノイズを監視する。これらの実施形態では、制御回路は、１つ以上の周波数範囲内のノイズを最小化するように、ＭＯＳトランジスタのインピーダンスを調整することができる。例えば、制御回路は、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内のノイズ、およびωａｌｔｅｒｎａｔｅ付近の別の周波数範囲でのノイズを監視することができる。半導体チップ、および半導体チップが使用されるシステムにより、ωｉｎｔｅｒｅｓｔ付近の周波数範囲は、ωｉｎｔｅｒｅｓｔの数Ｈｚ内から、ωｉｎｔｅｒｅｓｔの数ｋＨｚ、数ＭＨｚ、または数ＧＨｚ内までの周波数を含むことができる。
【００２５】
別の実施形態では、制御回路は、すべてのノイズを直流（ＤＣ）（例えば、ダイオードを使用して）にダウンコンバートすることによって、全ノイズを監視する。
【００２６】
本発明の実施形態では、制御回路は、アナログ回路を含む。しかしながら、別の実施形態では、制御回路のいくつかまたはすべては、デジタル回路を含む。
【００２７】
（システムオンチップ）
図３は、本発明の実施形態による、一例示的なシステムオンチップ（ＳＯＣ）３００を図示する、ブロック図を示す。ＳＯＣ３００は、回路３０２および回路３０４、ならびに可変インピーダンスデカップリングコンデンサセル３０１を含む。また、ＳＯＣ３００は、回路３０２および回路３０４に電力（および接地）を供給するための電力レール（すなわち、Ｖｄｄ信号）ならびに接地レール（すなわち、Ｖｓｓ信号）を有する、パッケージングシステムも含む。
【００２８】
ＳＯＣ３００の関連において、本発明の実施形態が記載されるが、別の実施形態では、可変インピーダンスデカップリングコンデンサセル３０１は、異なる種類の半導体チップと共に使用できることに留意されたい。例えば、可変インピーダンスデカップリングコンデンサセル３０１は、プロセッサ、論理チップ、メモリチップ、ＡＳＩＣ、アナログチップ、および他の種類の半導体チップに使用することができる。さらに、Ｖｄｄ信号中のノイズを使用して、本発明の実施形態が記載されるが、本発明の実施形態は、同一の原理を使用して、他の形態の信号ノイズを低減するために使用することができる。
【００２９】
ＳＯＣ（ＳＯＣ３００等）は、一般に、携帯電話、個人用デジタル補助装置、内蔵システム、携帯用コンピュータ、メディアプレーヤー、電子ゲームシステム、デスクトップコンピュータ、家庭用電子機器および電化製品、デバイスコントローラ、ならびに他のデバイス等の電子デバイスに使用される。ＳＯＣ３００が目的とされるデバイスにより、回路３０２および回路３０４は、異なる機能を実施する、デジタルおよび／またはアナログ回路を含むことができる。例えば、回路３０２および回路３０４は、コントローラ、プロセッサ、画像および音声プロセッサ、送受信器、ネットワークデバイス、通信回路、メモリ、検出器、論理回路、ＲＦ送信器回路、ディスプレイドライバ、グローバルポジショニングセンサ（ＧＰＳ）回路、デジタル信号プロセッサ、暗号化回路、アナログ回路、ならびに他の回路を含むことができる。
【００３０】
本発明のいくつかの実施形態では、ＳＯＣ３００は、電力消費を低減するために使用することができる、ゲート電力システムおよび／またはクロック分配システム（図示せず）等の回路を含む。これらの実施形態では、ＳＯＣ３００の回路の一部が使用されていないときに、ＳＯＣ３００は、使用されていない回路が電力を引き込む、またはクロック分配システム上の負荷となるのを防止することができる。例えば、ＳＯＣ３００は、回路３０２へのＶｄｄ信号を遮断するために、電力ゲート回路を含んでもよい。したがって、動作中、回路３０２は、アイドル状態から活性状態に切り替えられてもよく、これは、Ｖｄｄ信号の電圧に変動をもたらすことができる。
【００３１】
可変インピーダンスデカップリングコンデンサセル３０１は、Ｖｄｄ信号からノイズをフィルタ処理するために、ＶｄｄとＶｓｓとの間に連結される。内部で、可変インピーダンスデカップリングコンデンサセル３０１は、ＭＯＳトランジスタ４０２のゲート接続から外部制御回路４０６に連結される信号に加えて、デカップリングコンデンサ４０４と、直列のＭＯＳトランジスタ４０２とを含む（図４参照）。デカップリングコンデンサ４０４は、金属・酸化物・シリコン（ＭＯＳ）デカップリングコンデンサ、金属・絶縁体・金属（ＭｉＭ）コンデンサ、バラクタ、または別の形態のデカップリングコンデンサであり得ることに留意されたい。
【００３２】
Ｖｄｄ信号中のノイズに基づき、制御回路４０６は、ＭＯＳトランジスタ４０２のゲート接続に連結される信号の電圧値を調整して、ＭＯＳトランジスタ４０２のインピーダンスを調整し、それによって、共振回路のインピーダンスを変化させる。例えば、制御回路４０６は、ＭＯＳトランジスタ４０２のインピーダンスを増加させて、関心周波数（ωｉｎｔｅｒｅｓｔ）付近の周波数範囲内の共振回路の全体インピーダンスを減少させることができ、または、ＭＯＳトランジスタ４０２のインピーダンスを減少させて、１つ以上の他の周波数での共振回路のインピーダンスを減少させることができる。ωｉｎｔｅｒｅｓｔは、回路が、Ｖｄｄ信号中のノイズを経験する可能性が高い周波数と定義することができることに留意されたい。例えば、関心周波数は、回路の共振周波数（ωｒｅｓ）、または回路の動作周波数（ωｏｐｅｒａｔｉｏｎ）付近の周波数であり得る。さらに、ＳＯＣおよび用途により、ωｉｎｔｅｒｅｓｔ付近の周波数範囲は、ωｒｅｓの数Ｈｚ内から、ωｉｎｔｅｒｅｓｔの数ｋＨｚ、数ＭＨｚ、または数ＧＨｚ内までの周波数を含むことができることに留意されたい。
【００３３】
１つの可変インピーダンスデカップリングコンデンサセル３０１を含む、本発明の実施形態が開示されるが、ＳＯＣ３００は、任意の数の可変インピーダンスデカップリングコンデンサセル３０１を含むことができる。例えば、ＳＯＣ３００は、数百または数千の可変インピーダンスデカップリングコンデンサセル３０１を含むことができる。さらに、１つの制御回路４０６は、複数の可変インピーダンスデカップリングコンデンサセル３０１内のＭＯＳトランジスタ４０２を同時に制御することができる。この場合、それぞれの可変インピーダンスデカップリングコンデンサセル３０１は、ＭＯＳトランジスタ４０２およびデカップリングコンデンサ４０４の直列対を含むが、１つの制御回路４０６は、複数の可変インピーダンスデカップリングコンデンサセル３０１内のＭＯＳトランジスタ４０２のインピーダンスを同時に調整する。
【００３４】
（回路）
図４は、本発明の実施形態による、可変インピーダンスデカップリングコンデンサセル３０１の回路図を示す。この可変インピーダンスデカップリングコンデンサセル３０１は、ＭＯＳトランジスタ４０２と、デカップリングコンデンサ４０４とを含む。デカップリングコンデンサ４０４は、ＭＯＳデカップリングコンデンサ、ＭｉＭコンデンサ、バラクタ、または別の形態のデカップリングコンデンサであり得ることに留意されたい。
【００３５】
本発明の実施形態では、ＭＯＳトランジスタ４０２は、制御回路４０６に連結されるゲート接続と、デカップリングコンデンサ４０４に連結されるドレイン接続と、Ｖｄｄ信号に連結されるソース接続とを有する、ＰＭＯＳデバイスであり得る。動作中、ＭＯＳトランジスタ４０２は、トランジスタの電流−電圧特性曲線の三極（または線形）領域内で機能する。線形領域では、ＭＯＳトランジスタ４０２のインピーダンスは、ゲート電圧とソース電圧との間の差を変化させることによって、制御することができる。したがって、ＭＯＳトランジスタ４０２がＰＭＯＳデバイスであると仮定すると、制御回路４０６は、ＭＯＳトランジスタ４０２のゲート接続上の電圧を減少させて（ＭＯＳトランジスタ４０２のソース接続に連結される電圧Ｖｄｄに対して）、ＭＯＳトランジスタ４０２のインピーダンスを減少させることができる。
【００３６】
ＭＯＳトランジスタ４０２のインピーダンスの調整は、ＳＯＣ３００のパッケージインダクタンスと並列のＭＯＳトランジスタ４０２およびデカップリングコンデンサ４０４の直列組み合わせによってもたらされる、共振回路の減衰定数を変化させる。減衰定数が増加するにつれて、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内の共振回路のインピーダンスが減少し、結果として、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内のＶｄｄ信号中のノイズがより少なくなる。しかしながら、ＭＯＳトランジスタ４０２のインピーダンスが増加するにつれて、また、ωｉｎｔｅｒｅｓｔ付近の周波数範囲外の周波数での共振回路のインピーダンスも増加する。これは、それらの周波数でのＶｄｄ信号中のスイッチングノイズを増加する可能性がある。したがって、本発明の実施形態は、２つ以上の関心周波数帯内のノイズを監視し、１つの周波数範囲内のノイズを最小化するように、ＭＯＳトランジスタ４０２のインピーダンスを動的に調整し、一方、また、Ｖｄｄ信号中の他の周波数でのノイズも制御する。したがって、制御回路４０６は、１つ以上の関心周波数帯内のノイズを最小化するように、ＭＯＳトランジスタ４０２のインピーダンスを判定することができる。
【００３７】
デカップリングコンデンサ４０４がＭＯＳデバイスである、本発明のいくつかの実施形態では、ＭＯＳトランジスタ４０２は、ＮＭＯＳデバイスであり、一方、デカップリングコンデンサ４０４は、ＰＭＯＳデバイスである。デカップリングコンデンサ４０４がＭＯＳデバイスである、本発明の他の実施形態では、ＭＯＳトランジスタ４０２は、ＰＭＯＳデバイスであり、一方、デカップリングコンデンサ４０４は、ＮＭＯＳデバイスである。
【００３８】
図５は、本発明の実施形態による、元のインピーダンス、および調整されたインピーダンスを図示する、グラフを示す。「元のインピーダンス」のプロット内のスパイクによって示されるように、初期に、インピーダンスにスパイクが存在し、これは、ωｉｎｔｅｒｅｓｔ付近の周波数範囲に対応する。上述されるように、制御回路４０６は、ωｉｎｔｅｒｅｓｔ付近のインピーダンスのスパイクに関連する、ノイズスパイクを検出し、ＭＯＳトランジスタ４０２のインピーダンスに対して調整を行う。インピーダンス調整に続き、実効インピーダンスは、ωｉｎｔｅｒｅｓｔ付近でより低くなる。しかしながら、他の周波数でのインピーダンスは、インピーダンスの調整によって増加する。
【００３９】
所与の周波数で存在するノイズ量が、その周波数でのインピーダンスに関係しているため、ωｉｎｔｅｒｅｓｔ付近のノイズを低減するようにインピーダンス調整を行うことは、結果として、ωｉｎｔｅｒｅｓｔ付近の周波数範囲外の周波数範囲のＶｄｄ信号中のノイズの増加をもたらす。その結果として、本発明のいくつかの実施形態は、２つ以上の周波数範囲内のノイズを監視し、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内のノイズの低減と１つ以上の他の周波数範囲内のノイズの増加とのバランスをとる。
【００４０】
（制御回路）
図６は、本発明の実施形態による、制御回路４０６のブロック図を示す。制御回路４０６は、ノイズ感知機構６０２と、判定機構６０４とを含む。一般に、制御回路４０６は、入力としてＶｄｄ信号をとり、ＭＯＳトランジスタ４０２のインピーダンスを制御するために、調整信号を出力する。
【００４１】
制御回路４０６は、以下のように機能する。最初に、Ｖｄｄ信号が、ノイズ感知機構６０２に入力される。本発明のいくつかの実施形態では、ノイズ感知機構６０２は、Ｖｄｄ信号から１つ以上の周波数範囲をフィルタ処理するために、１つ以上のフィルタリング機構を含む。例えば、ノイズ感知機構は、低域通過フィルタ、および／またはωｉｎｔｅｒｅｓｔ付近の周波数を通過させる帯域通過フィルタを含むことができる。本発明の別の実施形態では、ノイズ感知機構６０２は、Ｖｄｄ信号中のピークを検出する、ピーク検出機構を含む。本発明の他の別の実施形態では、ノイズ感知機構６０２は、ノイズ信号をＤＣにダウンコンバートする、ダウンコンバート機構（例えば、ダイオード）を含む。
【００４２】
明確化のため、以下の段落では、Ｖｄｄ信号から、低域通過フィルタ処理された信号および帯域通過フィルタ処理された信号（ωｉｎｔｅｒｅｓｔ付近の周波数範囲の）を判定機構６０４に提供するために、ノイズ感知機構６０２がフィルタリング機構を使用する、本発明の実施形態が記載される。しかしながら、上述される他の実施形態は、実質的に同様に機能する（すなわち、これらの実施形態は、Ｖｄｄ信号中のノイズを判定し、それに応じて、可変インピーダンスデカップリングコンデンサセル３０１のインピーダンスを調整する）。
【００４３】
ノイズ感知機構６０２は、Ｖｄｄ信号からフィルタ処理された、低域通過信号およびωｉｎｔｅｒｅｓｔ付近の周波数範囲の帯域通過信号を、判定機構６０４に渡す。判定機構６０４内で、コントローラは、信号間の差を判定するために、低域通過信号の現在の値を、帯域通過信号と比較する。差に基づき、判定機構６０４は、ＭＯＳトランジスタ４０２のインピーダンスを増加または減少させるように、調整信号を変化させることができる（図４参照）。例えば、判定機構６０４は、ＭＯＳトランジスタ４０２のインピーダンスを増加させて、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内の共振回路の全インピーダンスを減少させることができ、または、ＭＯＳトランジスタ４０２のインピーダンスを減少させて、低周波数（およびωｉｎｔｅｒｅｓｔ付近の周波数範囲外の他の周波数）での共振回路のインピーダンスを減少させることができる。ωｉｎｔｅｒｅｓｔは、回路が、Ｖｄｄ信号中のノイズを経験する可能性が高い周波数と定義することができることに留意されたい。例えば、関心周波数は、回路の共振周波数（ωｒｅｓ）、または回路の動作周波数（ωｏｐｅｒａｔｉｏｎ）付近の周波数であり得る。さらに、ＳＯＣおよび用途により、ωｉｎｔｅｒｅｓｔ付近の周波数範囲は、ωｉｎｔｅｒｅｓｔの数Ｈｚ内から、ωｉｎｔｅｒｅｓｔの数ｋＨｚ、数ＭＨｚ、または数ＧＨｚ内までの周波数を含むことができることに留意されたい。
【００４４】
本発明のいくつかの実施形態では、ノイズ感知機構６０２は、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内のＶｄｄ信号中のノイズの現在の振幅、およびＶｄｄ信号の少なくとも１つの他の周波数範囲のノイズの現在の振幅を出力する。これらの実施形態では、判定機構６０４は、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内のＶｄｄ信号中のノイズの現在の振幅を、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内のＶｄｄ信号中のノイズの少なくとも１つの以前の振幅と比較することによって、およびＶｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの現在の振幅を、Ｖｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの少なくとも１つの以前の振幅と比較することによって、ＭＯＳトランジスタのゲートに印加する電圧を判定する。
【００４５】
本発明のいくつかの実施形態では、判定機構６０４は、所定の数の以前のインピーダンス調整の記録、およびそれらの関連ノイズ値を保持する。調整信号を変化させる（すなわち、ＭＯＳトランジスタ４０２のインピーダンスを調整する）かどうかを判定するときに、判定機構６０４は、現在のインピーダンスおよびノイズ値を、１つ以上の以前のインピーダンスおよびノイズ値と比較する。以前の値を使用して、判定機構６０４は、ωｉｎｔｅｒｅｓｔ付近のノイズおよび低周波数ノイズのバランスがとれる（すなわち、ノイズ信号のそれぞれが、もう一方のノイズ信号への影響に対して調整される）まで、インピーダンスに対して反復して調整を行うことができる。
【００４６】
本発明のいくつかの実施形態では、判定機構６０４は、帯域通過信号と低域通過信号との間の差の大きさを反映する信号を出力する、演算増幅器（オペアンプ）である。
【００４７】
本発明のいくつかの実施形態では、判定機構６０４は、継続的にノイズレベル判定を行わない。代わりに、判定（およびしたがってＭＯＳトランジスタ４０２のインピーダンス調整）は、ある所定の事象に基づいて起こる。例えば、判定機構６０４は、定期的（すなわち、ミリ秒、秒、分毎等）に、自動的に比較を行い得る。一方、判定機構６０４は、１つ以上の条件が、Ｖｄｄ信号に関して真になるまで、比較を行わなくてもよい。例えば、判定機構６０４は、Ｖｄｄ信号中のノイズが、以前のノイズピーク値に対して新たなピークに到達したときに、比較を行い得る。
【００４８】
（ＭＯＳトランジスタインピーダンス調整プロット）
図７は、本発明の実施形態による、Ｖｄｄ信号に連結される、可変インピーダンスデカップリングコンデンサセル３０１における、一連のＭＯＳトランジスタインピーダンス調整の影響を図示する、グラフを示す。図示目的のために、１つのみの可変インピーダンスデカップリングコンデンサセル３０１が記載されるが、同一の原理を使用して、ノイズをフィルタ処理するために、２つ以上の可変インピーダンスデカップリングコンデンサセル３０１を、Ｖｄｄ信号に連結することができることに留意されたい。
【００４９】
図７では、最上部のプロットは、Ｖｄｄ信号であり、中央のプロットは、ＳＯＣ３００内の例示的なスイッチングノイズであり、下部のプロットは、ＭＯＳトランジスタインピーダンス制御信号である。図７は、Ｖｄｄ信号に影響を与える（例えば、Ｖｄｄ信号を振動させることができる、電力レールに印加される大きな負荷によって）、一連の「スイッチ事象」またはノイズパルスを含む。それぞれのスイッチ事象は、最上部のプロット中に、番号で印が付けられる（１、２、等）。
【００５０】
時間ゼロで、ＭＯＳトランジスタインピーダンス制御信号は、０Ｖに設定され、結果として、ＭＯＳトランジスタ４０２にわたり、非常に低いインピーダンスをもたらす。その結果として、ＳＯＣ３００への誘導パッケージング接続およびデカップリングコンデンサ４０４の並列組み合わせは、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内でインピーダンスが高い、共振ＬＣ回路を作り出す（本実施例では、ωｉｎｔｅｒｅｓｔは、ωｒｅｓである）。第１のスイッチ事象（Ｖｄｄ信号上の第１のノイズパルス）が発生するときに、ωｉｎｔｅｒｅｓｔ付近の周波数範囲外で、少量のスイッチングノイズが引き起こされるが、Ｖｄｄ信号上に、ωｉｎｔｅｒｅｓｔでの著しい「リンギング」ノイズ（正弦波として示される）が見られる（スイッチング事象１参照）。
【００５１】
スイッチングノイズパルスは、初期に、多くの周波数のノイズを含み、そのうちの１つは、ωｉｎｔｅｒｅｓｔ付近の周波数範囲であることに留意されたい。しかしながら、他の周波数は、デカップリングコンデンサセルによってフィルタ処理され、Ｖｄｄ信号上にωｉｎｔｅｒｅｓｔ付近のノイズを残す。
【００５２】
制御回路４０６は、第１のスイッチング事象中、ωｉｎｔｅｒｅｓｔ付近のノイズが大きく、一方、スイッチングノイズが小さいということを判定する。それに応じて、時間２０ナノ秒で、制御回路４０６は、下のプロットに示されるように、ＭＯＳトランジスタ４０２への制御信号を３Ｖに増加する。３Ｖで、ＭＯＳトランジスタ４０２のインピーダンスは、以前の設定より大幅に高い。
【００５３】
最上部のプロットが示すように、スイッチング事象２が発生するときに、増加したＭＯＳトランジスタ４０２のインピーダンスのため、Ｖｄｄ信号は、ωｉｎｔｅｒｅｓｔでのリンギングノイズの影響をずっと少なく受ける。しかしながら、増加したインピーダンスは、Ｖｄｄ信号中に大きなスイッチングノイズスパイクをもたらす。
【００５４】
スイッチングノイズが著しい一方、ωｉｎｔｅｒｅｓｔ付近のノイズが小さいため、時間４０ナノ秒で、制御回路４０６は、下のプロットに示されるように、ＭＯＳトランジスタ４０２への制御信号を１Ｖに低減する。１Ｖで、ＭＯＳトランジスタ４０２のインピーダンスは、以前の設定より低い。
【００５５】
スイッチング事象３が発生するときに、減少したＭＯＳトランジスタ４０２のインピーダンスのため、Ｖｄｄ信号は、ωｉｎｔｅｒｅｓｔでのリンギングノイズの影響をより大きく受ける。しかしながら、スイッチングノイズスパイクは、著しく低減される。
【００５６】
スイッチングノイズが小さい一方、ωｉｎｔｅｒｅｓｔ付近のノイズが大きいため、時間６０ナノ秒で、制御回路４０６は、下のプロットに示されるように、ＭＯＳトランジスタ４０２への制御信号を２Ｖに増加する。２Ｖで、ＭＯＳトランジスタ４０２のインピーダンスは、増加される。
【００５７】
スイッチング事象４が発生するときに、増加したＭＯＳトランジスタ４０２のインピーダンスのため、Ｖｄｄ信号は、ωｉｎｔｅｒｅｓｔでのリンギングノイズの影響をより少なく受ける。しかしながら、スイッチングノイズスパイクは、増加する。
【００５８】
スイッチング事象５および６中、制御回路４０６は、ＭＯＳトランジスタ４０２のインピーダンスを調整し続ける。
【００５９】
多数のかかる調整の後、制御回路４０６は、どのインピーダンスの値を使用するかの判定を行う。判定を行うときに、制御回路４０６は、１つ以上の所定の基準を使用する。例えば、ωｉｎｔｅｒｅｓｔ付近のノイズが唯一の考慮事項である場合、スイッチング事象２中に使用される設定（３Ｖ）が、制御信号に選択され、結果として、ＭＯＳトランジスタ４０２に著しいインピーダンスをもたらし得る。ωｉｎｔｅｒｅｓｔ付近のノイズとスイッチングノイズとの間のトレードオフが望ましい場合、スイッチング事象３または６中に使用される設定（１Ｖ）が選択され得る。
【００６０】
（プロセス）
図８は、本発明の実施形態による、Ｖｄｄ信号中のノイズを制御するプロセスを図示する、フローチャートを示す。
【００６１】
プロセスは、システムが、Ｖｄｄ信号中にノイズが存在するかを判定するときに開始する（ステップ８００）。この判定を行うときに、本発明のいくつかの実施形態は、Ｖｄｄ信号の第１の周波数範囲の振幅を、Ｖｄｄ信号の第２の周波数範囲の振幅と比較し、Ｖｄｄ信号中の現在のノイズが、ノイズの以前の値と比較してどうであるかを判定する。他の実施形態は、全ノイズ信号を、ＤＣ値にダウンコンバートし（例えば、ダイオードを使用して）、以前のＤＣ値と比較してＤＣ値を監視する。さらに他の実施形態は、Ｖｄｄ信号のピークを検出して、ノイズを検出する。
【００６２】
Ｖｄｄ信号中の判定されたノイズに基づき、システムは、ＭＯＳトランジスタ４０２のインピーダンスを変化させるように、ＭＯＳトランジスタ４０２のゲートに印加される電圧を調整する（図４参照）（ステップ８０２）。例えば、制御回路４０６は、ＭＯＳトランジスタ４０２のインピーダンスを増加させて、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内の共振回路の全体インピーダンスを減少させることができ、または、ＭＯＳトランジスタ４０２のインピーダンスを減少させて、１つ以上の他の周波数での共振回路のインピーダンスを減少させることができる。
【００６３】
本発明の実施形態の前述の説明は、図示および説明目的のためだけに提示されてきた。これらは、本発明を網羅し、または本発明を開示される形態に制限することは意図されない。したがって、実践する当業者に、多くの修正および変形が明らかとなるであろう。さらに、上記の開示は、本発明を制限することは意図されない。本発明の範囲は、添付の特許請求の範囲によって定義される。
【技術分野】
【０００１】
本発明の実施形態は、回路に関する。より具体的には、本発明の実施形態は、可変インピーダンスゲートデカップリングセルの設計に関する。
【背景技術】
【０００２】
集積回路技術における最近の開発により、設計者は、デジタル回路およびアナログ回路の両方を含む半導体チップ上に、複雑な集積回路を作り出すことができるようになった。「システムオンチップ」（ＳＯＣ）は、ＳＯＣが多種多様な機能を実施できるようにする、異なる種類の回路を含む、かかる一集積回路である。例えば、ＳＯＣは、コントローラ、プロセッサ、画像および音声プロセッサ、送受信器、ネットワークデバイス、通信回路、メモリ、ならびに他の種類の回路を含むことができる。これらの機能的能力は、携帯電話、個人用デジタル補助装置、内蔵システム、携帯用コンピュータ、メディアプレーヤー、デスクトップコンピュータ、家庭用電子機器、デバイスコントローラ、および多くの他のデバイス等のデバイスでＳＯＣを使用することを可能にする。
【０００３】
一般に、ＳＯＣ（および実質的にすべての他の種類の半導体チップ）は、ＳＯＣに電力（および接地）を提供するために、誘導パッケージング接続を通して、ＳＯＣから印刷回路基板（ＰＣＢ）の電力面に別々に連結される、電力レール（一般にＶｄｄと称される）と、接地レール（一般にＶｓｓと称される）とを含む。チップ上のデカップリングコンデンサは、Ｖｄｄ信号中の望ましくない高周波数ノイズをフィルタ処理するために、多くの場合、電力レールと接地レールとの間に連結される。（電力レール上の信号を、「Ｖｄｄ信号」と称することに留意されたい。）用途により、デカップリングコンデンサは、金属・酸化物・シリコン（ＭＯＳ）デカップリングコンデンサ、金属・絶縁体・金属（ＭＩＭ）コンデンサ、バラクタ、またはデカップリングコンデンサの他の形態であり得る。例えば、図１は、典型的なＭＯＳデカップリングコンデンサ１００の回路図を示す。
【０００４】
残念ながら、Ｖｄｄへの誘導パッケージング接続およびチップ上のデカップリングコンデンサの並列組み合わせは、共振周波数（ωｒｅｓ）付近の周波数範囲でインピーダンスが高くなる可能性がある、共振ＬＣ回路を作り出す。その結果として、ωｒｅｓ付近の周波数範囲内のノイズは、Ｖｄｄ信号からフィルタ処理されない。用途により、この周波数範囲は、ωｒｅｓの数Ｈｚ内から、ωｒｅｓの数ｋＨｚ、数ＭＨｚ、または数ＧＨｚ内までの周波数を含むことができる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
この問題を改善するために、何人かの設計者は、固定値レジスタ等の散逸要素を、デカップリングコンデンサと直列に設置することを提案した。図２は、ＭＯＳコンデンサ２００と直列なレジスタ２０２の回路図を示す。残念ながら、この技術は、ωｒｅｓ付近のノイズを除去する一方、デカップリングコンデンサの、他の周波数範囲内のＶｄｄ信号中のノイズを制御する効率を低減する可能性がある。関連する開発において、何人かの設計者は、デカップリングコンデンサと直列にＭＯＳトランジスタを追加して、デカップリングコンデンサが必要ないときに、システムがデカップリングコンデンサへの回路経路を無効にできるようにすることを提案した。残念ながら、これらのシステム内のＭＯＳトランジスタは、「オン」または「オフ」のいずれかであり、ＭＯＳトランジスタがオンである状況で、システムは、依然として、ωｒｅｓ付近で過度のノイズを経験する可能性がある。
【０００６】
したがって、上述の問題のない、デカップリング機構が必要とされる。
【課題を解決するための手段】
【０００７】
本発明の実施形態は、電力レールと、接地レールとを含む、電力システム内のノイズを制御するためのシステムを提供する。システムは、（１）接地レールに連結される第１のリード線を有する、デカップリングコンデンサと、（２）デカップリングコンデンサと直列に連結される、ＭＯＳトランジスタであって、ＭＯＳトランジスタのソースは、電力レールに連結され、ＭＯＳトランジスタのドレインは、デカップリングコンデンサ上の第２のリード線に連結される、ＭＯＳトランジスタと、（３）電力レールに連結される、誘導パッケージング接続とを含む。ＭＯＳトランジスタおよびデカップリングコンデンサは、誘導パッケージング接続と並列になり、それによって共振回路を形成するように構成されている。さらに、システムは、入力が電力レールに連結され、かつ、出力がＭＯＳトランジスタのゲートに連結される制御回路を含む。動作中、制御回路は、Ｖｄｄ信号中のノイズを判定する。制御回路は、Ｖｄｄ信号中のノイズに基づき、ＭＯＳトランジスタのゲートに印加される電圧を調整し、それによって、他の周波数でのスイッチングノイズの不必要な増加を引き起こすことなく、共振回路の関心周波数（ωｉｎｔｅｒｅｓｔ）付近の周波数範囲内のノイズを低減するように、ＭＯＳトランジスタのインピーダンスを変化させるように構成されている。関心周波数は、回路が、Ｖｄｄ信号中のノイズを経験する可能性が高い周波数と定義することができることに留意されたい。例えば、関心周波数は、共振ＬＣ回路（ωｒｅｓ）の共振周波数、または回路の動作周波数（ωｏｐｅｒａｔｉｏｎ）付近の周波数であり得る。
【０００８】
本発明のいくつかの実施形態では、制御回路は、（１）Ｖｄｄ信号を監視し、Ｖｄｄ信号の少なくとも１つの周波数範囲内のノイズを表す、少なくとも１つの信号を出力するように構成されている、ノイズ感知機構と、（２）ノイズ感知機構から少なくとも１つの信号を受信し、ＭＯＳトランジスタのゲートに印加される電圧を調整するように構成されている、判定機構とを備えている。
【０００９】
本発明のいくつかの実施形態では、ノイズ感知機構は、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内のＶｄｄ信号中のノイズの現在の表示と、Ｖｄｄ信号の少なくとも１つの他の周波数範囲内のＶｄｄ信号中のノイズの現在の振幅とを出力するように構成されている。これらの実施形態では、判定機構は、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内のＶｄｄ信号中のノイズの現在の振幅を、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内のＶｄｄ信号中のノイズの少なくとも１つの以前の振幅と比較することによって、およびＶｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの現在の振幅を、Ｖｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの少なくとも１つの以前の振幅と比較することによって、ＭＯＳトランジスタのインピーダンスの変化を判定するように構成されている。
【００１０】
本発明のいくつかの実施形態では、ノイズ感知機構は、Ｖｄｄ信号中の総ノイズ電力をＤＣ信号にダウンコンバートし、ＤＣ信号を出力するように構成されている。これらの実施形態では、判定機構は、ＤＣ信号の現在の値を、ＤＣ信号の少なくとも１つの以前の値と比較することによって、Ｖｄｄ信号中のノイズを判定するように構成されている。
【００１１】
本発明のいくつかの実施形態では、ノイズ感知機構は、Ｖｄｄ信号の少なくとも１つの周波数範囲の振幅の現在のピークを検出し、現在のピークを出力するように構成されている。これらの実施形態では、判定機構は、Ｖｄｄ信号の少なくとも１つの周波数範囲の振幅の現在のピークを、以前のピークと比較することによって、ＭＯＳトランジスタのインピーダンスを判定するように構成されている。
【００１２】
いくつかの実施形態では、所与の周波数範囲内のＶｄｄ信号中のノイズの現在の振幅を出力するときに、ノイズ感知機構は、Ｖｄｄ信号中のノイズを２回以上サンプリングし、Ｖｄｄ信号中のノイズの２つ以上のサンプルを表す、現在の振幅の値を計算するように構成されている。例えば、ノイズ感知機構は、累積値、平均値、または別の値を計算することができる。
【００１３】
本発明のいくつかの実施形態では、制御回路は、ＭＯＳトランジスタのインピーダンスを増加させて、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内のノイズを減少させるように、または、ＭＯＳトランジスタのインピーダンスを減少させて、他の周波数でのスイッチングノイズを減少させるように、構成されている。
【００１４】
本発明のいくつかの実施形態では、デカップリングコンデンサは、金属・酸化物・シリコン（ＭＯＳ）コンデンサ、金属・絶縁体・金属（ＭＩＭ）コンデンサ、またはバラクタである。
【００１５】
デカップリングコンデンサがＭＯＳトランジスタである、本発明のいくつかの実施形態では、ＭＯＳトランジスタは、ＮＭＯＳであり、デカップリングコンデンサは、ＰＭＯＳである。デカップリングコンデンサがＭＯＳトランジスタである、本発明の他の実施形態では、ＭＯＳトランジスタは、ＰＭＯＳであり、デカップリングコンデンサは、ＮＭＯＳである。
【００１６】
本発明のいくつかの実施形態では、ＭＯＳトランジスタは、線形領域内で動作するように構成され、ＭＯＳトランジスタのゲートに印加される電圧の変化は、ＭＯＳトランジスタのインピーダンスの比例的変化をもたらす。
【００１７】
本発明の実施形態は、電力レールと、接地レールとを含む、電力システム内のノイズを制御するシステムであって、デカップリングコンデンサの第１のリード線は、接地レールに連結され、ＭＯＳトランジスタは、デカップリングコンデンサと直列に連結され、ＭＯＳトランジスタのソースは、電力レールに連結され、ＭＯＳトランジスタのドレインは、デカップリングコンデンサ上の第２のリード線に連結され、誘導パッケージング接続は、電力レールに連結され、ＭＯＳトランジスタおよびデカップリングコンデンサは、誘導パッケージング接続と並列になり、それによって共振回路を形成するように構成されている、システムを提供する。システムは、電力レール上のＶｄｄ信号中にノイズが存在するかを判定することから開始する。次いで、Ｖｄｄ信号中のノイズに基づき、システムは、ＭＯＳトランジスタのゲートに印加される電圧を調整し、それによって、他の周波数でのスイッチングノイズの不必要な増加を引き起こすことなく、共振回路のωｉｎｔｅｒｅｓｔ付近の周波数範囲内のノイズを低減するように、ＭＯＳトランジスタのインピーダンスを変化させる。
【００１８】
本発明の実施形態は、電力レールと、接地レールとを含む、電力システム内のノイズを制御するための半導体チップを提供する。ＳＯＣは、（１）電力レールと接地レールとの間に連結される、一組の回路であって、電力レールおよび接地レールは、一組の回路に電力ならびに接地を提供する、一組の回路と、（２）接地レールに連結される第１のリード線を有する、デカップリングコンデンサと、（３）デカップリングコンデンサと直列に連結される、ＭＯＳトランジスタであって、ＭＯＳトランジスタのソースは、電力レールに連結され、ＭＯＳトランジスタのドレインは、デカップリングコンデンサ上の第２のリード線に連結される、ＭＯＳトランジスタと、（４）電力レールに連結される、誘導パッケージング接続とを備えている。ＭＯＳトランジスタおよびデカップリングコンデンサは、誘導パッケージング接続と並列になり、それによって共振回路を形成するように構成されている。さらに、システムは、入力が電力レールに連結され、かつ、出力がＭＯＳトランジスタのゲートに連結される制御回路を含む。動作中、制御回路は、Ｖｄｄ信号中のノイズを監視する。制御回路は、Ｖｄｄ信号中のノイズに基づき、ＭＯＳトランジスタのゲートに印加される電圧を調整し、それによって、他の周波数でのスイッチングノイズの不必要な増加を引き起こすことなく、共振回路のωｉｎｔｅｒｅｓｔ付近の周波数範囲内のノイズを低減するように、ＭＯＳトランジスタのインピーダンスを変化させるように構成されている。
【図面の簡単な説明】
【００１９】
【図１】図１は、典型的なＭＯＳデカップリングコンデンサの回路図を示す。
【図２】図２は、ＭＯＳコンデンサと直列なレジスタの回路図を示す。
【図３】図３は、本発明の実施形態による、一例示的なシステムオンチップ（ＳＯＣ）を図示するブロック図を示す。
【図４】図４は、本発明の実施形態による、可変インピーダンスデカップリングコンデンサセルの回路図を示す。
【図５】図５は、本発明の実施形態による、元のインピーダンス、および調整されたインピーダンスを図示する、グラフを示す。
【図６】図６は、本発明の実施形態による、制御回路のブロック図を示す。
【図７】図７は、本発明の実施形態による、Ｖｄｄ信号に連結される、可変インピーダンスデカップリングコンデンサセルにおける、一連のＭＯＳトランジスタインピーダンス調整の影響を図示する、グラフを示す。
【図８】図８は、本発明の実施形態による、Ｖｄｄ信号中のノイズを制御するプロセスを図示する、フローチャートを示す。
【発明を実施するための形態】
【００２０】
以下の説明は、いずれの当業者も、本発明を行い、使用できるようにするために提示され、特定の用途およびその要件の関連において提供される。開示される実施形態に対する種々の修正は、当業者に容易に明らかとなり、本明細書に定義される一般的原理は、本発明の趣旨および範囲から逸脱することなく、他の実施形態ならびに用途に適用され得る。したがって、本発明は、示される実施形態に制限されず、特許請求の範囲に一致する最も広義の範囲が与えられる。
【００２１】
（概説）
本発明の実施形態は、「システムオンチップ」（ＳＯＣ）、プロセッサ、特定用途向け集積回路（ＡＳＩＣ）、または集積回路を含む別の種類の半導体チップ等、多くの異なる種類の半導体チップにおける、電力システムノイズを低減するために使用することができる、可変インピーダンスデカップリングコンデンサセルを提供する。
【００２２】
可変インピーダンスデカップリングコンデンサセルは、デカップリングコンデンサと直列に連結されるＭＯＳトランジスタを含み、直列対は、半導体チップ上で、Ｖｄｄ信号とＶｓｓ信号との間に連結される。可変インピーダンスデカップリングコンデンサセル内のＭＯＳトランジスタのインピーダンスを調整することによって、これらの実施形態は、一組の誘導パッケージング接続と並列のデカップリングコンデンサによって形成される、共振ＬＣ回路のインピーダンスを変化させ、それによって、Ｖｄｄ信号中の関心周波数（ωｉｎｔｅｒｅｓｔ）付近のノイズを低減することができる。関心周波数は、回路が、Ｖｄｄ信号中のノイズを経験する可能性が高い周波数と定義することができることに留意されたい。例えば、関心周波数は、回路の共振周波数（ωｒｅｓ）、または回路の動作周波数（ωｏｐｅｒａｔｉｏｎ）付近の周波数であり得る。
【００２３】
本発明の実施形態では、ＭＯＳトランジスタのインピーダンスを制御する制御回路は、Ｖｄｄ信号中のノイズを監視する。制御回路は、ＭＯＳトランジスタの以前のインピーダンス調整で検出されたノイズと比較して、現在の監視されるＶｄｄ信号中のノイズを最小化するように、ＭＯＳトランジスタのインピーダンスを変化させる。
【００２４】
本発明のいくつかの実施形態では、Ｖｄｄ信号上のノイズを監視するときに、制御回路は、Ｖｄｄ信号中の複数の周波数範囲内のノイズを監視する。これらの実施形態では、制御回路は、１つ以上の周波数範囲内のノイズを最小化するように、ＭＯＳトランジスタのインピーダンスを調整することができる。例えば、制御回路は、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内のノイズ、およびωａｌｔｅｒｎａｔｅ付近の別の周波数範囲でのノイズを監視することができる。半導体チップ、および半導体チップが使用されるシステムにより、ωｉｎｔｅｒｅｓｔ付近の周波数範囲は、ωｉｎｔｅｒｅｓｔの数Ｈｚ内から、ωｉｎｔｅｒｅｓｔの数ｋＨｚ、数ＭＨｚ、または数ＧＨｚ内までの周波数を含むことができる。
【００２５】
別の実施形態では、制御回路は、すべてのノイズを直流（ＤＣ）（例えば、ダイオードを使用して）にダウンコンバートすることによって、全ノイズを監視する。
【００２６】
本発明の実施形態では、制御回路は、アナログ回路を含む。しかしながら、別の実施形態では、制御回路のいくつかまたはすべては、デジタル回路を含む。
【００２７】
（システムオンチップ）
図３は、本発明の実施形態による、一例示的なシステムオンチップ（ＳＯＣ）３００を図示する、ブロック図を示す。ＳＯＣ３００は、回路３０２および回路３０４、ならびに可変インピーダンスデカップリングコンデンサセル３０１を含む。また、ＳＯＣ３００は、回路３０２および回路３０４に電力（および接地）を供給するための電力レール（すなわち、Ｖｄｄ信号）ならびに接地レール（すなわち、Ｖｓｓ信号）を有する、パッケージングシステムも含む。
【００２８】
ＳＯＣ３００の関連において、本発明の実施形態が記載されるが、別の実施形態では、可変インピーダンスデカップリングコンデンサセル３０１は、異なる種類の半導体チップと共に使用できることに留意されたい。例えば、可変インピーダンスデカップリングコンデンサセル３０１は、プロセッサ、論理チップ、メモリチップ、ＡＳＩＣ、アナログチップ、および他の種類の半導体チップに使用することができる。さらに、Ｖｄｄ信号中のノイズを使用して、本発明の実施形態が記載されるが、本発明の実施形態は、同一の原理を使用して、他の形態の信号ノイズを低減するために使用することができる。
【００２９】
ＳＯＣ（ＳＯＣ３００等）は、一般に、携帯電話、個人用デジタル補助装置、内蔵システム、携帯用コンピュータ、メディアプレーヤー、電子ゲームシステム、デスクトップコンピュータ、家庭用電子機器および電化製品、デバイスコントローラ、ならびに他のデバイス等の電子デバイスに使用される。ＳＯＣ３００が目的とされるデバイスにより、回路３０２および回路３０４は、異なる機能を実施する、デジタルおよび／またはアナログ回路を含むことができる。例えば、回路３０２および回路３０４は、コントローラ、プロセッサ、画像および音声プロセッサ、送受信器、ネットワークデバイス、通信回路、メモリ、検出器、論理回路、ＲＦ送信器回路、ディスプレイドライバ、グローバルポジショニングセンサ（ＧＰＳ）回路、デジタル信号プロセッサ、暗号化回路、アナログ回路、ならびに他の回路を含むことができる。
【００３０】
本発明のいくつかの実施形態では、ＳＯＣ３００は、電力消費を低減するために使用することができる、ゲート電力システムおよび／またはクロック分配システム（図示せず）等の回路を含む。これらの実施形態では、ＳＯＣ３００の回路の一部が使用されていないときに、ＳＯＣ３００は、使用されていない回路が電力を引き込む、またはクロック分配システム上の負荷となるのを防止することができる。例えば、ＳＯＣ３００は、回路３０２へのＶｄｄ信号を遮断するために、電力ゲート回路を含んでもよい。したがって、動作中、回路３０２は、アイドル状態から活性状態に切り替えられてもよく、これは、Ｖｄｄ信号の電圧に変動をもたらすことができる。
【００３１】
可変インピーダンスデカップリングコンデンサセル３０１は、Ｖｄｄ信号からノイズをフィルタ処理するために、ＶｄｄとＶｓｓとの間に連結される。内部で、可変インピーダンスデカップリングコンデンサセル３０１は、ＭＯＳトランジスタ４０２のゲート接続から外部制御回路４０６に連結される信号に加えて、デカップリングコンデンサ４０４と、直列のＭＯＳトランジスタ４０２とを含む（図４参照）。デカップリングコンデンサ４０４は、金属・酸化物・シリコン（ＭＯＳ）デカップリングコンデンサ、金属・絶縁体・金属（ＭｉＭ）コンデンサ、バラクタ、または別の形態のデカップリングコンデンサであり得ることに留意されたい。
【００３２】
Ｖｄｄ信号中のノイズに基づき、制御回路４０６は、ＭＯＳトランジスタ４０２のゲート接続に連結される信号の電圧値を調整して、ＭＯＳトランジスタ４０２のインピーダンスを調整し、それによって、共振回路のインピーダンスを変化させる。例えば、制御回路４０６は、ＭＯＳトランジスタ４０２のインピーダンスを増加させて、関心周波数（ωｉｎｔｅｒｅｓｔ）付近の周波数範囲内の共振回路の全体インピーダンスを減少させることができ、または、ＭＯＳトランジスタ４０２のインピーダンスを減少させて、１つ以上の他の周波数での共振回路のインピーダンスを減少させることができる。ωｉｎｔｅｒｅｓｔは、回路が、Ｖｄｄ信号中のノイズを経験する可能性が高い周波数と定義することができることに留意されたい。例えば、関心周波数は、回路の共振周波数（ωｒｅｓ）、または回路の動作周波数（ωｏｐｅｒａｔｉｏｎ）付近の周波数であり得る。さらに、ＳＯＣおよび用途により、ωｉｎｔｅｒｅｓｔ付近の周波数範囲は、ωｒｅｓの数Ｈｚ内から、ωｉｎｔｅｒｅｓｔの数ｋＨｚ、数ＭＨｚ、または数ＧＨｚ内までの周波数を含むことができることに留意されたい。
【００３３】
１つの可変インピーダンスデカップリングコンデンサセル３０１を含む、本発明の実施形態が開示されるが、ＳＯＣ３００は、任意の数の可変インピーダンスデカップリングコンデンサセル３０１を含むことができる。例えば、ＳＯＣ３００は、数百または数千の可変インピーダンスデカップリングコンデンサセル３０１を含むことができる。さらに、１つの制御回路４０６は、複数の可変インピーダンスデカップリングコンデンサセル３０１内のＭＯＳトランジスタ４０２を同時に制御することができる。この場合、それぞれの可変インピーダンスデカップリングコンデンサセル３０１は、ＭＯＳトランジスタ４０２およびデカップリングコンデンサ４０４の直列対を含むが、１つの制御回路４０６は、複数の可変インピーダンスデカップリングコンデンサセル３０１内のＭＯＳトランジスタ４０２のインピーダンスを同時に調整する。
【００３４】
（回路）
図４は、本発明の実施形態による、可変インピーダンスデカップリングコンデンサセル３０１の回路図を示す。この可変インピーダンスデカップリングコンデンサセル３０１は、ＭＯＳトランジスタ４０２と、デカップリングコンデンサ４０４とを含む。デカップリングコンデンサ４０４は、ＭＯＳデカップリングコンデンサ、ＭｉＭコンデンサ、バラクタ、または別の形態のデカップリングコンデンサであり得ることに留意されたい。
【００３５】
本発明の実施形態では、ＭＯＳトランジスタ４０２は、制御回路４０６に連結されるゲート接続と、デカップリングコンデンサ４０４に連結されるドレイン接続と、Ｖｄｄ信号に連結されるソース接続とを有する、ＰＭＯＳデバイスであり得る。動作中、ＭＯＳトランジスタ４０２は、トランジスタの電流−電圧特性曲線の三極（または線形）領域内で機能する。線形領域では、ＭＯＳトランジスタ４０２のインピーダンスは、ゲート電圧とソース電圧との間の差を変化させることによって、制御することができる。したがって、ＭＯＳトランジスタ４０２がＰＭＯＳデバイスであると仮定すると、制御回路４０６は、ＭＯＳトランジスタ４０２のゲート接続上の電圧を減少させて（ＭＯＳトランジスタ４０２のソース接続に連結される電圧Ｖｄｄに対して）、ＭＯＳトランジスタ４０２のインピーダンスを減少させることができる。
【００３６】
ＭＯＳトランジスタ４０２のインピーダンスの調整は、ＳＯＣ３００のパッケージインダクタンスと並列のＭＯＳトランジスタ４０２およびデカップリングコンデンサ４０４の直列組み合わせによってもたらされる、共振回路の減衰定数を変化させる。減衰定数が増加するにつれて、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内の共振回路のインピーダンスが減少し、結果として、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内のＶｄｄ信号中のノイズがより少なくなる。しかしながら、ＭＯＳトランジスタ４０２のインピーダンスが増加するにつれて、また、ωｉｎｔｅｒｅｓｔ付近の周波数範囲外の周波数での共振回路のインピーダンスも増加する。これは、それらの周波数でのＶｄｄ信号中のスイッチングノイズを増加する可能性がある。したがって、本発明の実施形態は、２つ以上の関心周波数帯内のノイズを監視し、１つの周波数範囲内のノイズを最小化するように、ＭＯＳトランジスタ４０２のインピーダンスを動的に調整し、一方、また、Ｖｄｄ信号中の他の周波数でのノイズも制御する。したがって、制御回路４０６は、１つ以上の関心周波数帯内のノイズを最小化するように、ＭＯＳトランジスタ４０２のインピーダンスを判定することができる。
【００３７】
デカップリングコンデンサ４０４がＭＯＳデバイスである、本発明のいくつかの実施形態では、ＭＯＳトランジスタ４０２は、ＮＭＯＳデバイスであり、一方、デカップリングコンデンサ４０４は、ＰＭＯＳデバイスである。デカップリングコンデンサ４０４がＭＯＳデバイスである、本発明の他の実施形態では、ＭＯＳトランジスタ４０２は、ＰＭＯＳデバイスであり、一方、デカップリングコンデンサ４０４は、ＮＭＯＳデバイスである。
【００３８】
図５は、本発明の実施形態による、元のインピーダンス、および調整されたインピーダンスを図示する、グラフを示す。「元のインピーダンス」のプロット内のスパイクによって示されるように、初期に、インピーダンスにスパイクが存在し、これは、ωｉｎｔｅｒｅｓｔ付近の周波数範囲に対応する。上述されるように、制御回路４０６は、ωｉｎｔｅｒｅｓｔ付近のインピーダンスのスパイクに関連する、ノイズスパイクを検出し、ＭＯＳトランジスタ４０２のインピーダンスに対して調整を行う。インピーダンス調整に続き、実効インピーダンスは、ωｉｎｔｅｒｅｓｔ付近でより低くなる。しかしながら、他の周波数でのインピーダンスは、インピーダンスの調整によって増加する。
【００３９】
所与の周波数で存在するノイズ量が、その周波数でのインピーダンスに関係しているため、ωｉｎｔｅｒｅｓｔ付近のノイズを低減するようにインピーダンス調整を行うことは、結果として、ωｉｎｔｅｒｅｓｔ付近の周波数範囲外の周波数範囲のＶｄｄ信号中のノイズの増加をもたらす。その結果として、本発明のいくつかの実施形態は、２つ以上の周波数範囲内のノイズを監視し、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内のノイズの低減と１つ以上の他の周波数範囲内のノイズの増加とのバランスをとる。
【００４０】
（制御回路）
図６は、本発明の実施形態による、制御回路４０６のブロック図を示す。制御回路４０６は、ノイズ感知機構６０２と、判定機構６０４とを含む。一般に、制御回路４０６は、入力としてＶｄｄ信号をとり、ＭＯＳトランジスタ４０２のインピーダンスを制御するために、調整信号を出力する。
【００４１】
制御回路４０６は、以下のように機能する。最初に、Ｖｄｄ信号が、ノイズ感知機構６０２に入力される。本発明のいくつかの実施形態では、ノイズ感知機構６０２は、Ｖｄｄ信号から１つ以上の周波数範囲をフィルタ処理するために、１つ以上のフィルタリング機構を含む。例えば、ノイズ感知機構は、低域通過フィルタ、および／またはωｉｎｔｅｒｅｓｔ付近の周波数を通過させる帯域通過フィルタを含むことができる。本発明の別の実施形態では、ノイズ感知機構６０２は、Ｖｄｄ信号中のピークを検出する、ピーク検出機構を含む。本発明の他の別の実施形態では、ノイズ感知機構６０２は、ノイズ信号をＤＣにダウンコンバートする、ダウンコンバート機構（例えば、ダイオード）を含む。
【００４２】
明確化のため、以下の段落では、Ｖｄｄ信号から、低域通過フィルタ処理された信号および帯域通過フィルタ処理された信号（ωｉｎｔｅｒｅｓｔ付近の周波数範囲の）を判定機構６０４に提供するために、ノイズ感知機構６０２がフィルタリング機構を使用する、本発明の実施形態が記載される。しかしながら、上述される他の実施形態は、実質的に同様に機能する（すなわち、これらの実施形態は、Ｖｄｄ信号中のノイズを判定し、それに応じて、可変インピーダンスデカップリングコンデンサセル３０１のインピーダンスを調整する）。
【００４３】
ノイズ感知機構６０２は、Ｖｄｄ信号からフィルタ処理された、低域通過信号およびωｉｎｔｅｒｅｓｔ付近の周波数範囲の帯域通過信号を、判定機構６０４に渡す。判定機構６０４内で、コントローラは、信号間の差を判定するために、低域通過信号の現在の値を、帯域通過信号と比較する。差に基づき、判定機構６０４は、ＭＯＳトランジスタ４０２のインピーダンスを増加または減少させるように、調整信号を変化させることができる（図４参照）。例えば、判定機構６０４は、ＭＯＳトランジスタ４０２のインピーダンスを増加させて、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内の共振回路の全インピーダンスを減少させることができ、または、ＭＯＳトランジスタ４０２のインピーダンスを減少させて、低周波数（およびωｉｎｔｅｒｅｓｔ付近の周波数範囲外の他の周波数）での共振回路のインピーダンスを減少させることができる。ωｉｎｔｅｒｅｓｔは、回路が、Ｖｄｄ信号中のノイズを経験する可能性が高い周波数と定義することができることに留意されたい。例えば、関心周波数は、回路の共振周波数（ωｒｅｓ）、または回路の動作周波数（ωｏｐｅｒａｔｉｏｎ）付近の周波数であり得る。さらに、ＳＯＣおよび用途により、ωｉｎｔｅｒｅｓｔ付近の周波数範囲は、ωｉｎｔｅｒｅｓｔの数Ｈｚ内から、ωｉｎｔｅｒｅｓｔの数ｋＨｚ、数ＭＨｚ、または数ＧＨｚ内までの周波数を含むことができることに留意されたい。
【００４４】
本発明のいくつかの実施形態では、ノイズ感知機構６０２は、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内のＶｄｄ信号中のノイズの現在の振幅、およびＶｄｄ信号の少なくとも１つの他の周波数範囲のノイズの現在の振幅を出力する。これらの実施形態では、判定機構６０４は、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内のＶｄｄ信号中のノイズの現在の振幅を、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内のＶｄｄ信号中のノイズの少なくとも１つの以前の振幅と比較することによって、およびＶｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの現在の振幅を、Ｖｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの少なくとも１つの以前の振幅と比較することによって、ＭＯＳトランジスタのゲートに印加する電圧を判定する。
【００４５】
本発明のいくつかの実施形態では、判定機構６０４は、所定の数の以前のインピーダンス調整の記録、およびそれらの関連ノイズ値を保持する。調整信号を変化させる（すなわち、ＭＯＳトランジスタ４０２のインピーダンスを調整する）かどうかを判定するときに、判定機構６０４は、現在のインピーダンスおよびノイズ値を、１つ以上の以前のインピーダンスおよびノイズ値と比較する。以前の値を使用して、判定機構６０４は、ωｉｎｔｅｒｅｓｔ付近のノイズおよび低周波数ノイズのバランスがとれる（すなわち、ノイズ信号のそれぞれが、もう一方のノイズ信号への影響に対して調整される）まで、インピーダンスに対して反復して調整を行うことができる。
【００４６】
本発明のいくつかの実施形態では、判定機構６０４は、帯域通過信号と低域通過信号との間の差の大きさを反映する信号を出力する、演算増幅器（オペアンプ）である。
【００４７】
本発明のいくつかの実施形態では、判定機構６０４は、継続的にノイズレベル判定を行わない。代わりに、判定（およびしたがってＭＯＳトランジスタ４０２のインピーダンス調整）は、ある所定の事象に基づいて起こる。例えば、判定機構６０４は、定期的（すなわち、ミリ秒、秒、分毎等）に、自動的に比較を行い得る。一方、判定機構６０４は、１つ以上の条件が、Ｖｄｄ信号に関して真になるまで、比較を行わなくてもよい。例えば、判定機構６０４は、Ｖｄｄ信号中のノイズが、以前のノイズピーク値に対して新たなピークに到達したときに、比較を行い得る。
【００４８】
（ＭＯＳトランジスタインピーダンス調整プロット）
図７は、本発明の実施形態による、Ｖｄｄ信号に連結される、可変インピーダンスデカップリングコンデンサセル３０１における、一連のＭＯＳトランジスタインピーダンス調整の影響を図示する、グラフを示す。図示目的のために、１つのみの可変インピーダンスデカップリングコンデンサセル３０１が記載されるが、同一の原理を使用して、ノイズをフィルタ処理するために、２つ以上の可変インピーダンスデカップリングコンデンサセル３０１を、Ｖｄｄ信号に連結することができることに留意されたい。
【００４９】
図７では、最上部のプロットは、Ｖｄｄ信号であり、中央のプロットは、ＳＯＣ３００内の例示的なスイッチングノイズであり、下部のプロットは、ＭＯＳトランジスタインピーダンス制御信号である。図７は、Ｖｄｄ信号に影響を与える（例えば、Ｖｄｄ信号を振動させることができる、電力レールに印加される大きな負荷によって）、一連の「スイッチ事象」またはノイズパルスを含む。それぞれのスイッチ事象は、最上部のプロット中に、番号で印が付けられる（１、２、等）。
【００５０】
時間ゼロで、ＭＯＳトランジスタインピーダンス制御信号は、０Ｖに設定され、結果として、ＭＯＳトランジスタ４０２にわたり、非常に低いインピーダンスをもたらす。その結果として、ＳＯＣ３００への誘導パッケージング接続およびデカップリングコンデンサ４０４の並列組み合わせは、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内でインピーダンスが高い、共振ＬＣ回路を作り出す（本実施例では、ωｉｎｔｅｒｅｓｔは、ωｒｅｓである）。第１のスイッチ事象（Ｖｄｄ信号上の第１のノイズパルス）が発生するときに、ωｉｎｔｅｒｅｓｔ付近の周波数範囲外で、少量のスイッチングノイズが引き起こされるが、Ｖｄｄ信号上に、ωｉｎｔｅｒｅｓｔでの著しい「リンギング」ノイズ（正弦波として示される）が見られる（スイッチング事象１参照）。
【００５１】
スイッチングノイズパルスは、初期に、多くの周波数のノイズを含み、そのうちの１つは、ωｉｎｔｅｒｅｓｔ付近の周波数範囲であることに留意されたい。しかしながら、他の周波数は、デカップリングコンデンサセルによってフィルタ処理され、Ｖｄｄ信号上にωｉｎｔｅｒｅｓｔ付近のノイズを残す。
【００５２】
制御回路４０６は、第１のスイッチング事象中、ωｉｎｔｅｒｅｓｔ付近のノイズが大きく、一方、スイッチングノイズが小さいということを判定する。それに応じて、時間２０ナノ秒で、制御回路４０６は、下のプロットに示されるように、ＭＯＳトランジスタ４０２への制御信号を３Ｖに増加する。３Ｖで、ＭＯＳトランジスタ４０２のインピーダンスは、以前の設定より大幅に高い。
【００５３】
最上部のプロットが示すように、スイッチング事象２が発生するときに、増加したＭＯＳトランジスタ４０２のインピーダンスのため、Ｖｄｄ信号は、ωｉｎｔｅｒｅｓｔでのリンギングノイズの影響をずっと少なく受ける。しかしながら、増加したインピーダンスは、Ｖｄｄ信号中に大きなスイッチングノイズスパイクをもたらす。
【００５４】
スイッチングノイズが著しい一方、ωｉｎｔｅｒｅｓｔ付近のノイズが小さいため、時間４０ナノ秒で、制御回路４０６は、下のプロットに示されるように、ＭＯＳトランジスタ４０２への制御信号を１Ｖに低減する。１Ｖで、ＭＯＳトランジスタ４０２のインピーダンスは、以前の設定より低い。
【００５５】
スイッチング事象３が発生するときに、減少したＭＯＳトランジスタ４０２のインピーダンスのため、Ｖｄｄ信号は、ωｉｎｔｅｒｅｓｔでのリンギングノイズの影響をより大きく受ける。しかしながら、スイッチングノイズスパイクは、著しく低減される。
【００５６】
スイッチングノイズが小さい一方、ωｉｎｔｅｒｅｓｔ付近のノイズが大きいため、時間６０ナノ秒で、制御回路４０６は、下のプロットに示されるように、ＭＯＳトランジスタ４０２への制御信号を２Ｖに増加する。２Ｖで、ＭＯＳトランジスタ４０２のインピーダンスは、増加される。
【００５７】
スイッチング事象４が発生するときに、増加したＭＯＳトランジスタ４０２のインピーダンスのため、Ｖｄｄ信号は、ωｉｎｔｅｒｅｓｔでのリンギングノイズの影響をより少なく受ける。しかしながら、スイッチングノイズスパイクは、増加する。
【００５８】
スイッチング事象５および６中、制御回路４０６は、ＭＯＳトランジスタ４０２のインピーダンスを調整し続ける。
【００５９】
多数のかかる調整の後、制御回路４０６は、どのインピーダンスの値を使用するかの判定を行う。判定を行うときに、制御回路４０６は、１つ以上の所定の基準を使用する。例えば、ωｉｎｔｅｒｅｓｔ付近のノイズが唯一の考慮事項である場合、スイッチング事象２中に使用される設定（３Ｖ）が、制御信号に選択され、結果として、ＭＯＳトランジスタ４０２に著しいインピーダンスをもたらし得る。ωｉｎｔｅｒｅｓｔ付近のノイズとスイッチングノイズとの間のトレードオフが望ましい場合、スイッチング事象３または６中に使用される設定（１Ｖ）が選択され得る。
【００６０】
（プロセス）
図８は、本発明の実施形態による、Ｖｄｄ信号中のノイズを制御するプロセスを図示する、フローチャートを示す。
【００６１】
プロセスは、システムが、Ｖｄｄ信号中にノイズが存在するかを判定するときに開始する（ステップ８００）。この判定を行うときに、本発明のいくつかの実施形態は、Ｖｄｄ信号の第１の周波数範囲の振幅を、Ｖｄｄ信号の第２の周波数範囲の振幅と比較し、Ｖｄｄ信号中の現在のノイズが、ノイズの以前の値と比較してどうであるかを判定する。他の実施形態は、全ノイズ信号を、ＤＣ値にダウンコンバートし（例えば、ダイオードを使用して）、以前のＤＣ値と比較してＤＣ値を監視する。さらに他の実施形態は、Ｖｄｄ信号のピークを検出して、ノイズを検出する。
【００６２】
Ｖｄｄ信号中の判定されたノイズに基づき、システムは、ＭＯＳトランジスタ４０２のインピーダンスを変化させるように、ＭＯＳトランジスタ４０２のゲートに印加される電圧を調整する（図４参照）（ステップ８０２）。例えば、制御回路４０６は、ＭＯＳトランジスタ４０２のインピーダンスを増加させて、ωｉｎｔｅｒｅｓｔ付近の周波数範囲内の共振回路の全体インピーダンスを減少させることができ、または、ＭＯＳトランジスタ４０２のインピーダンスを減少させて、１つ以上の他の周波数での共振回路のインピーダンスを減少させることができる。
【００６３】
本発明の実施形態の前述の説明は、図示および説明目的のためだけに提示されてきた。これらは、本発明を網羅し、または本発明を開示される形態に制限することは意図されない。したがって、実践する当業者に、多くの修正および変形が明らかとなるであろう。さらに、上記の開示は、本発明を制限することは意図されない。本発明の範囲は、添付の特許請求の範囲によって定義される。
【特許請求の範囲】
【請求項１】
電力レールと、接地レールとを含む、電力システム内のノイズを制御するための装置であって、
該接地レールに連結される第１のリード線を有する、デカップリングコンデンサと、
該デカップリングコンデンサと直列に連結される、ＭＯＳトランジスタであって、該ＭＯＳトランジスタのソースは、該電力レールに連結され、該ＭＯＳトランジスタのドレインは、該デカップリングコンデンサ上の第２のリード線に連結される、ＭＯＳトランジスタと、
該電力レールに連結される、誘導パッケージング接続であって、該ＭＯＳトランジスタおよび該デカップリングコンデンサは、該誘導パッケージング接続と並列になり、それによって共振回路を形成するように構成されている、誘導パッケージング接続と、
入力が該電力レールに連結され、かつ、出力が該ＭＯＳトランジスタのゲートに連結されている制御回路であって、該制御回路は、Ｖｄｄ信号中のノイズを判定するように構成されている、制御回路と
を備え、
該制御回路は、該Ｖｄｄ信号中の該ノイズに基づき、該ＭＯＳトランジスタの該ゲートに印加される電圧を調整し、それによって、他の周波数でのスイッチングノイズの不必要な増加を引き起こすことなく、該共振回路の関心周波数（ωｉｎｔｅｒｅｓｔ）付近の周波数範囲内の該ノイズを低減するように、該ＭＯＳトランジスタのインピーダンスを変化させるように構成されている、
装置。
【請求項２】
前記制御回路は、
前記Ｖｄｄ信号を監視し、該Ｖｄｄ信号の少なくとも１つの周波数範囲内のノイズを表す、少なくとも１つの信号を出力するように構成されている、ノイズ感知機構と、
該ノイズ感知機構から該少なくとも１つの信号を受信し、前記ＭＯＳトランジスタのゲートに印加する電圧を判定するように構成されている、判定機構と
を備えている、請求項１に記載の装置。
【請求項３】
前記ノイズ感知機構は、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内の前記Ｖｄｄ信号中のノイズの現在の振幅と、該Ｖｄｄ信号の少なくとも１つの他の周波数範囲のノイズの現在の振幅とを出力するように構成され、
前記判定機構は、ωｉｎｔｅｒｅｓｔ付近の該所定の周波数範囲内の前記Ｖｄｄ信号中のノイズの現在の振幅を、ωｉｎｔｅｒｅｓｔ付近の該所定の周波数範囲内の該Ｖｄｄ信号中のノイズの少なくとも１つの以前の振幅と比較することによって、かつ、該Ｖｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの現在の振幅を、該Ｖｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの少なくとも１つの以前の振幅と比較することによって、前記ＭＯＳトランジスタの前記ゲートに印加する電圧を判定するように構成されている、
請求項２に記載の装置。
【請求項４】
所与の周波数範囲内の前記Ｖｄｄ信号中のノイズの現在の振幅を出力するときに、前記ノイズ感知機構は、該Ｖｄｄ信号中のノイズを２回以上サンプリングし、該Ｖｄｄ信号中のノイズの該２つ以上のサンプルを表す、現在の振幅の値を計算するように構成されている、請求項３に記載の装置。
【請求項５】
前記ノイズ感知機構は、前記Ｖｄｄ信号をＤＣ信号にダウンコンバートし、該ＤＣ信号を出力するように構成され、
前記判定機構は、該ＤＣ信号の現在の値を、該ＤＣ信号の少なくとも１つの以前の値と比較することによって、前記ＭＯＳトランジスタの前記ゲートに印加する電圧を判定するように構成されている、
請求項２に記載の装置。
【請求項６】
前記ノイズ感知機構は、前記Ｖｄｄ信号の少なくとも１つの周波数範囲の振幅の現在のピークを検出し、該現在のピークを出力するように構成され、
前記判定機構は、該現在のピークを、該Ｖｄｄ信号の少なくとも１つの周波数範囲の振幅の以前のピークと比較することによって、前記ＭＯＳトランジスタの前記ゲートに印加する電圧を判定するように構成されている、
請求項２に記載の装置。
【請求項７】
前記制御回路は、
前記ＭＯＳトランジスタのインピーダンスを増加させて、ωｉｎｔｅｒｅｓｔ付近の前記周波数範囲内のノイズを減少させるように、または、
該ＭＯＳトランジスタのインピーダンスを減少させて、他の周波数での前記スイッチングノイズを減少させるように、
構成されている、請求項１に記載の装置。
【請求項８】
前記デカップリングコンデンサは、金属・酸化物・シリコン（ＭＯＳ）コンデンサ、金属・絶縁体・金属（ＭＩＭ）コンデンサ、またはバラクタである、請求項１に記載の装置。
【請求項９】
前記デカップリングコンデンサがＭＯＳコンデンサである場合、前記ＭＯＳトランジスタは、ＮＭＯＳであり、該デカップリングコンデンサは、ＰＭＯＳであり、または、該ＭＯＳトランジスタは、ＰＭＯＳであり、該デカップリングコンデンサは、ＮＭＯＳである、請求項８に記載の装置。
【請求項１０】
前記ＭＯＳトランジスタは、線形領域内で動作するように構成され、該ＭＯＳトランジスタのゲートに印加される電圧の変化は、該ＭＯＳトランジスタのインピーダンスの比例的変化をもたらす、請求項１に記載の装置。
【請求項１１】
ωｉｎｔｅｒｅｓｔは、共振周波数または動作周波数のうちの１つである、請求項１に記載の装置。
【請求項１２】
電力レールと、接地レールとを含む、電力システム内のノイズを制御するための半導体チップであって、
該電力レールと該接地レールとの間に連結される、一組の回路であって、該電力レールおよび該接地レールは、該一組の回路に電力を提供する、一組の回路と、
該接地レールに連結される第１のリード線を有する、デカップリングコンデンサと、
該デカップリングコンデンサと直列に連結される、ＭＯＳトランジスタであって、該ＭＯＳトランジスタのソースは、該電力レールに連結され、該ＭＯＳトランジスタのドレインは、該デカップリングコンデンサ上の第２のリード線に連結される、ＭＯＳトランジスタと、
該電力レールに連結される、誘導パッケージング接続であって、該ＭＯＳトランジスタおよび該デカップリングコンデンサは、該誘導パッケージング接続と並列になり、それによって共振回路を形成するように構成されている、誘導パッケージング接続と、
入力が該電力レールに連結され、かつ、出力が該ＭＯＳトランジスタのゲートに連結されている制御回路であって、該制御回路は、Ｖｄｄ信号中のノイズを判定するように構成されている、制御回路と
を備え、
該制御回路は、該Ｖｄｄ信号中のノイズに基づき、該ＭＯＳトランジスタのゲートに印加される電圧を調整し、それによって、他の周波数でのスイッチングノイズの不必要な増加を引き起こすことなく、該共振回路の関心周波数（ωｉｎｔｅｒｅｓｔ）付近の周波数範囲内のノイズを低減するように、該ＭＯＳトランジスタのインピーダンスを変化させるように構成されている、
半導体チップ。
【請求項１３】
前記制御回路は、
前記Ｖｄｄ信号を監視し、該Ｖｄｄ信号の少なくとも１つの周波数範囲内のノイズを表す、少なくとも１つの信号を出力するように構成されている、ノイズ感知機構と、
該ノイズ感知機構から該少なくとも１つの信号を受信し、前記ＭＯＳトランジスタのゲートに印加する電圧を判定するように構成されている、判定機構と
を備えている、請求項１２に記載の半導体チップ。
【請求項１４】
前記ノイズ感知機構は、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内の前記Ｖｄｄ信号中のノイズの現在の振幅と、該Ｖｄｄ信号の少なくとも１つの他の周波数範囲のノイズの現在の振幅とを出力するように構成され、
前記判定機構は、ωｉｎｔｅｒｅｓｔ付近の該所定の周波数範囲内の該Ｖｄｄ信号中のノイズの現在の振幅を、ωｉｎｔｅｒｅｓｔ付近の該所定の周波数範囲内の該Ｖｄｄ信号中のノイズの少なくとも１つの以前の振幅と比較することによって、かつ、該Ｖｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの現在の振幅を、該Ｖｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの少なくとも１つの以前の振幅と比較することによって、前記ＭＯＳトランジスタのゲートに印加する電圧を判定するように構成されている、
請求項１３に記載の半導体チップ。
【請求項１５】
所与の周波数範囲内の前記Ｖｄｄ信号中のノイズの現在の振幅を出力するときに、前記ノイズ感知機構は、該Ｖｄｄ信号中のノイズを２回以上サンプリングし、該Ｖｄｄ信号中のノイズの２つ以上のサンプルを表す値を計算するように構成されている、請求項１４に記載の半導体チップ。
【請求項１６】
前記ノイズ感知機構は、前記Ｖｄｄ信号をＤＣ信号にダウンコンバートし、該ＤＣ信号を出力するように構成され、
前記判定機構は、該ＤＣ信号の現在の値を、該ＤＣ信号の少なくとも１つの以前の値と比較することによって、前記ＭＯＳトランジスタのゲートに印加する電圧を判定するように構成されている、
請求項１３に記載の半導体チップ。
【請求項１７】
前記ノイズ感知機構は、
前記Ｖｄｄ信号の少なくとも１つの周波数範囲の振幅の現在のピークを検出し、該現在のピークを出力するように構成され、
前記判定機構は、該現在のピークを、該Ｖｄｄ信号の少なくとも１つの周波数範囲の振幅の以前のピークと比較することによって、前記ＭＯＳトランジスタのゲートに印加する電圧を判定するように構成されている、請求項１３に記載の半導体チップ。
【請求項１８】
前記制御回路は、
前記ＭＯＳトランジスタのインピーダンスを増加させて、ωｉｎｔｅｒｅｓｔ付近の前記周波数範囲内のノイズを減少させるように、または、
該ＭＯＳトランジスタのインピーダンスを減少させて、他の周波数での前記スイッチングノイズを減少させるように、
構成されている、請求項１２に記載の半導体チップ。
【請求項１９】
前記デカップリングコンデンサは、金属・酸化物・シリコン（ＭＯＳ）コンデンサ、金属・絶縁体・金属（ＭＩＭ）コンデンサ、またはバラクタである、請求項１２に記載の半導体チップ。
【請求項２０】
前記デカップリングコンデンサがＭＯＳコンデンサである場合、前記ＭＯＳトランジスタは、ＮＭＯＳであり、該デカップリングコンデンサは、ＰＭＯＳであり、または、該ＭＯＳトランジスタは、ＰＭＯＳであり、該デカップリングコンデンサは、ＮＭＯＳである、請求項１９に記載の半導体チップ。
【請求項２１】
前記ＭＯＳトランジスタは、線形領域内で動作するように構成され、該ＭＯＳトランジスタのゲートに印加される電圧の変化は、該ＭＯＳトランジスタのインピーダンスの比例的変化をもたらす、請求項１２に記載の半導体チップ。
【請求項２２】
ωｉｎｔｅｒｅｓｔは、共振周波数または動作周波数のうちの１つである、請求項１２に記載の半導体チップ。
【請求項２３】
誘導パッケージング接続に連結される電力レールと、接地レールと、ＭＯＳトランジスタと、デカップリングコンデンサとを含む、電力システム内のノイズを制御するための方法であって、
該ＭＯＳトランジスタのソースは、該電力レールに連結され、該ＭＯＳトランジスタのドレインは、該デカップリングコンデンサを通して該接地レールに連結され、該ＭＯＳトランジスタおよび該デカップリングコンデンサは、該誘導パッケージング接続と並列であり、それによって共振回路を形成し、
該方法は、
該電力レール上のＶｄｄ信号中のノイズを検出することと、
該検出された該Ｖｄｄ信号中のノイズに基づき、該ＭＯＳトランジスタのゲートに印加される電圧を調整し、それによって、他の周波数でのスイッチングノイズの不必要な増加を引き起こすことなく、該共振回路の関心周波数（ωｉｎｔｅｒｅｓｔ）付近の周波数範囲内のノイズを低減するように、該ＭＯＳトランジスタのインピーダンスを変化させることと
を含む、方法。
【請求項２４】
前記Ｖｄｄ信号中のノイズを検出することは、
ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内の該Ｖｄｄ信号中のノイズの現在の振幅を、ωｉｎｔｅｒｅｓｔ付近の該所定の周波数範囲内の該Ｖｄｄ信号中のノイズの少なくとも１つの以前の振幅と比較することと、
該Ｖｄｄ信号中のノイズの少なくとも１つの他の周波数範囲の現在の振幅を、該Ｖｄｄ信号中のノイズの少なくとも１つの他の周波数範囲の少なくとも１つの以前の振幅と比較することと、
を伴う、請求項２３に記載の方法。
【請求項２５】
所与の周波数範囲内の前記Ｖｄｄ信号中のノイズの現在の振幅を比較することは、該周波数範囲内の該Ｖｄｄ信号中のノイズを２回以上サンプリングすることと、該周波数範囲内の該Ｖｄｄ信号中のノイズの２つ以上のサンプルを表す値を計算することと、を伴う、請求項２４に記載の方法。
【請求項２６】
前記Ｖｄｄ信号中のノイズを検出することは、
該Ｖｄｄ信号をＤＣ信号にダウンコンバートすることと、該ＤＣ信号の現在の値を、該ＤＣ信号の少なくとも１つの以前の値と比較することと
を伴う、請求項２３に記載の方法。
【請求項２７】
前記Ｖｄｄ信号中のノイズを検出することは、
該Ｖｄｄ信号の少なくとも１つの周波数範囲の振幅の現在のピークを検出することと、
該現在のピークを、該Ｖｄｄ信号の該少なくとも１つの周波数範囲の振幅の以前のピークと比較することと
を伴う、請求項２３に記載の方法。
【請求項２８】
前記ＭＯＳトランジスタのインピーダンスを変化させることは、
ωｉｎｔｅｒｅｓｔ付近の周波数範囲内のノイズを減少させるように、前記ＭＯＳトランジスタのインピーダンスを増加させること、または、
他の周波数での前記スイッチングノイズを減少させるように、前記ＭＯＳトランジスタのインピーダンスを減少させること
を伴う、請求項２３に記載の方法。
【請求項２９】
前記方法は、前記ＭＯＳトランジスタを線形領域内で動作させることをさらに含み、該ＭＯＳトランジスタのゲートに印加される電圧の変化は、該ＭＯＳトランジスタのインピーダンスの比例的変化をもたらす、請求項２３に記載の方法。
【請求項３０】
ωｉｎｔｅｒｅｓｔは、共振周波数または動作周波数のうちの１つである、請求項２３に記載の方法。
【請求項１】
電力レールと、接地レールとを含む、電力システム内のノイズを制御するための装置であって、
該接地レールに連結される第１のリード線を有する、デカップリングコンデンサと、
該デカップリングコンデンサと直列に連結される、ＭＯＳトランジスタであって、該ＭＯＳトランジスタのソースは、該電力レールに連結され、該ＭＯＳトランジスタのドレインは、該デカップリングコンデンサ上の第２のリード線に連結される、ＭＯＳトランジスタと、
該電力レールに連結される、誘導パッケージング接続であって、該ＭＯＳトランジスタおよび該デカップリングコンデンサは、該誘導パッケージング接続と並列になり、それによって共振回路を形成するように構成されている、誘導パッケージング接続と、
入力が該電力レールに連結され、かつ、出力が該ＭＯＳトランジスタのゲートに連結されている制御回路であって、該制御回路は、Ｖｄｄ信号中のノイズを判定するように構成されている、制御回路と
を備え、
該制御回路は、該Ｖｄｄ信号中の該ノイズに基づき、該ＭＯＳトランジスタの該ゲートに印加される電圧を調整し、それによって、他の周波数でのスイッチングノイズの不必要な増加を引き起こすことなく、該共振回路の関心周波数（ωｉｎｔｅｒｅｓｔ）付近の周波数範囲内の該ノイズを低減するように、該ＭＯＳトランジスタのインピーダンスを変化させるように構成されている、
装置。
【請求項２】
前記制御回路は、
前記Ｖｄｄ信号を監視し、該Ｖｄｄ信号の少なくとも１つの周波数範囲内のノイズを表す、少なくとも１つの信号を出力するように構成されている、ノイズ感知機構と、
該ノイズ感知機構から該少なくとも１つの信号を受信し、前記ＭＯＳトランジスタのゲートに印加する電圧を判定するように構成されている、判定機構と
を備えている、請求項１に記載の装置。
【請求項３】
前記ノイズ感知機構は、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内の前記Ｖｄｄ信号中のノイズの現在の振幅と、該Ｖｄｄ信号の少なくとも１つの他の周波数範囲のノイズの現在の振幅とを出力するように構成され、
前記判定機構は、ωｉｎｔｅｒｅｓｔ付近の該所定の周波数範囲内の前記Ｖｄｄ信号中のノイズの現在の振幅を、ωｉｎｔｅｒｅｓｔ付近の該所定の周波数範囲内の該Ｖｄｄ信号中のノイズの少なくとも１つの以前の振幅と比較することによって、かつ、該Ｖｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの現在の振幅を、該Ｖｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの少なくとも１つの以前の振幅と比較することによって、前記ＭＯＳトランジスタの前記ゲートに印加する電圧を判定するように構成されている、
請求項２に記載の装置。
【請求項４】
所与の周波数範囲内の前記Ｖｄｄ信号中のノイズの現在の振幅を出力するときに、前記ノイズ感知機構は、該Ｖｄｄ信号中のノイズを２回以上サンプリングし、該Ｖｄｄ信号中のノイズの該２つ以上のサンプルを表す、現在の振幅の値を計算するように構成されている、請求項３に記載の装置。
【請求項５】
前記ノイズ感知機構は、前記Ｖｄｄ信号をＤＣ信号にダウンコンバートし、該ＤＣ信号を出力するように構成され、
前記判定機構は、該ＤＣ信号の現在の値を、該ＤＣ信号の少なくとも１つの以前の値と比較することによって、前記ＭＯＳトランジスタの前記ゲートに印加する電圧を判定するように構成されている、
請求項２に記載の装置。
【請求項６】
前記ノイズ感知機構は、前記Ｖｄｄ信号の少なくとも１つの周波数範囲の振幅の現在のピークを検出し、該現在のピークを出力するように構成され、
前記判定機構は、該現在のピークを、該Ｖｄｄ信号の少なくとも１つの周波数範囲の振幅の以前のピークと比較することによって、前記ＭＯＳトランジスタの前記ゲートに印加する電圧を判定するように構成されている、
請求項２に記載の装置。
【請求項７】
前記制御回路は、
前記ＭＯＳトランジスタのインピーダンスを増加させて、ωｉｎｔｅｒｅｓｔ付近の前記周波数範囲内のノイズを減少させるように、または、
該ＭＯＳトランジスタのインピーダンスを減少させて、他の周波数での前記スイッチングノイズを減少させるように、
構成されている、請求項１に記載の装置。
【請求項８】
前記デカップリングコンデンサは、金属・酸化物・シリコン（ＭＯＳ）コンデンサ、金属・絶縁体・金属（ＭＩＭ）コンデンサ、またはバラクタである、請求項１に記載の装置。
【請求項９】
前記デカップリングコンデンサがＭＯＳコンデンサである場合、前記ＭＯＳトランジスタは、ＮＭＯＳであり、該デカップリングコンデンサは、ＰＭＯＳであり、または、該ＭＯＳトランジスタは、ＰＭＯＳであり、該デカップリングコンデンサは、ＮＭＯＳである、請求項８に記載の装置。
【請求項１０】
前記ＭＯＳトランジスタは、線形領域内で動作するように構成され、該ＭＯＳトランジスタのゲートに印加される電圧の変化は、該ＭＯＳトランジスタのインピーダンスの比例的変化をもたらす、請求項１に記載の装置。
【請求項１１】
ωｉｎｔｅｒｅｓｔは、共振周波数または動作周波数のうちの１つである、請求項１に記載の装置。
【請求項１２】
電力レールと、接地レールとを含む、電力システム内のノイズを制御するための半導体チップであって、
該電力レールと該接地レールとの間に連結される、一組の回路であって、該電力レールおよび該接地レールは、該一組の回路に電力を提供する、一組の回路と、
該接地レールに連結される第１のリード線を有する、デカップリングコンデンサと、
該デカップリングコンデンサと直列に連結される、ＭＯＳトランジスタであって、該ＭＯＳトランジスタのソースは、該電力レールに連結され、該ＭＯＳトランジスタのドレインは、該デカップリングコンデンサ上の第２のリード線に連結される、ＭＯＳトランジスタと、
該電力レールに連結される、誘導パッケージング接続であって、該ＭＯＳトランジスタおよび該デカップリングコンデンサは、該誘導パッケージング接続と並列になり、それによって共振回路を形成するように構成されている、誘導パッケージング接続と、
入力が該電力レールに連結され、かつ、出力が該ＭＯＳトランジスタのゲートに連結されている制御回路であって、該制御回路は、Ｖｄｄ信号中のノイズを判定するように構成されている、制御回路と
を備え、
該制御回路は、該Ｖｄｄ信号中のノイズに基づき、該ＭＯＳトランジスタのゲートに印加される電圧を調整し、それによって、他の周波数でのスイッチングノイズの不必要な増加を引き起こすことなく、該共振回路の関心周波数（ωｉｎｔｅｒｅｓｔ）付近の周波数範囲内のノイズを低減するように、該ＭＯＳトランジスタのインピーダンスを変化させるように構成されている、
半導体チップ。
【請求項１３】
前記制御回路は、
前記Ｖｄｄ信号を監視し、該Ｖｄｄ信号の少なくとも１つの周波数範囲内のノイズを表す、少なくとも１つの信号を出力するように構成されている、ノイズ感知機構と、
該ノイズ感知機構から該少なくとも１つの信号を受信し、前記ＭＯＳトランジスタのゲートに印加する電圧を判定するように構成されている、判定機構と
を備えている、請求項１２に記載の半導体チップ。
【請求項１４】
前記ノイズ感知機構は、ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内の前記Ｖｄｄ信号中のノイズの現在の振幅と、該Ｖｄｄ信号の少なくとも１つの他の周波数範囲のノイズの現在の振幅とを出力するように構成され、
前記判定機構は、ωｉｎｔｅｒｅｓｔ付近の該所定の周波数範囲内の該Ｖｄｄ信号中のノイズの現在の振幅を、ωｉｎｔｅｒｅｓｔ付近の該所定の周波数範囲内の該Ｖｄｄ信号中のノイズの少なくとも１つの以前の振幅と比較することによって、かつ、該Ｖｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの現在の振幅を、該Ｖｄｄ信号の少なくとも１つの他の周波数範囲内のノイズの少なくとも１つの以前の振幅と比較することによって、前記ＭＯＳトランジスタのゲートに印加する電圧を判定するように構成されている、
請求項１３に記載の半導体チップ。
【請求項１５】
所与の周波数範囲内の前記Ｖｄｄ信号中のノイズの現在の振幅を出力するときに、前記ノイズ感知機構は、該Ｖｄｄ信号中のノイズを２回以上サンプリングし、該Ｖｄｄ信号中のノイズの２つ以上のサンプルを表す値を計算するように構成されている、請求項１４に記載の半導体チップ。
【請求項１６】
前記ノイズ感知機構は、前記Ｖｄｄ信号をＤＣ信号にダウンコンバートし、該ＤＣ信号を出力するように構成され、
前記判定機構は、該ＤＣ信号の現在の値を、該ＤＣ信号の少なくとも１つの以前の値と比較することによって、前記ＭＯＳトランジスタのゲートに印加する電圧を判定するように構成されている、
請求項１３に記載の半導体チップ。
【請求項１７】
前記ノイズ感知機構は、
前記Ｖｄｄ信号の少なくとも１つの周波数範囲の振幅の現在のピークを検出し、該現在のピークを出力するように構成され、
前記判定機構は、該現在のピークを、該Ｖｄｄ信号の少なくとも１つの周波数範囲の振幅の以前のピークと比較することによって、前記ＭＯＳトランジスタのゲートに印加する電圧を判定するように構成されている、請求項１３に記載の半導体チップ。
【請求項１８】
前記制御回路は、
前記ＭＯＳトランジスタのインピーダンスを増加させて、ωｉｎｔｅｒｅｓｔ付近の前記周波数範囲内のノイズを減少させるように、または、
該ＭＯＳトランジスタのインピーダンスを減少させて、他の周波数での前記スイッチングノイズを減少させるように、
構成されている、請求項１２に記載の半導体チップ。
【請求項１９】
前記デカップリングコンデンサは、金属・酸化物・シリコン（ＭＯＳ）コンデンサ、金属・絶縁体・金属（ＭＩＭ）コンデンサ、またはバラクタである、請求項１２に記載の半導体チップ。
【請求項２０】
前記デカップリングコンデンサがＭＯＳコンデンサである場合、前記ＭＯＳトランジスタは、ＮＭＯＳであり、該デカップリングコンデンサは、ＰＭＯＳであり、または、該ＭＯＳトランジスタは、ＰＭＯＳであり、該デカップリングコンデンサは、ＮＭＯＳである、請求項１９に記載の半導体チップ。
【請求項２１】
前記ＭＯＳトランジスタは、線形領域内で動作するように構成され、該ＭＯＳトランジスタのゲートに印加される電圧の変化は、該ＭＯＳトランジスタのインピーダンスの比例的変化をもたらす、請求項１２に記載の半導体チップ。
【請求項２２】
ωｉｎｔｅｒｅｓｔは、共振周波数または動作周波数のうちの１つである、請求項１２に記載の半導体チップ。
【請求項２３】
誘導パッケージング接続に連結される電力レールと、接地レールと、ＭＯＳトランジスタと、デカップリングコンデンサとを含む、電力システム内のノイズを制御するための方法であって、
該ＭＯＳトランジスタのソースは、該電力レールに連結され、該ＭＯＳトランジスタのドレインは、該デカップリングコンデンサを通して該接地レールに連結され、該ＭＯＳトランジスタおよび該デカップリングコンデンサは、該誘導パッケージング接続と並列であり、それによって共振回路を形成し、
該方法は、
該電力レール上のＶｄｄ信号中のノイズを検出することと、
該検出された該Ｖｄｄ信号中のノイズに基づき、該ＭＯＳトランジスタのゲートに印加される電圧を調整し、それによって、他の周波数でのスイッチングノイズの不必要な増加を引き起こすことなく、該共振回路の関心周波数（ωｉｎｔｅｒｅｓｔ）付近の周波数範囲内のノイズを低減するように、該ＭＯＳトランジスタのインピーダンスを変化させることと
を含む、方法。
【請求項２４】
前記Ｖｄｄ信号中のノイズを検出することは、
ωｉｎｔｅｒｅｓｔ付近の所定の周波数範囲内の該Ｖｄｄ信号中のノイズの現在の振幅を、ωｉｎｔｅｒｅｓｔ付近の該所定の周波数範囲内の該Ｖｄｄ信号中のノイズの少なくとも１つの以前の振幅と比較することと、
該Ｖｄｄ信号中のノイズの少なくとも１つの他の周波数範囲の現在の振幅を、該Ｖｄｄ信号中のノイズの少なくとも１つの他の周波数範囲の少なくとも１つの以前の振幅と比較することと、
を伴う、請求項２３に記載の方法。
【請求項２５】
所与の周波数範囲内の前記Ｖｄｄ信号中のノイズの現在の振幅を比較することは、該周波数範囲内の該Ｖｄｄ信号中のノイズを２回以上サンプリングすることと、該周波数範囲内の該Ｖｄｄ信号中のノイズの２つ以上のサンプルを表す値を計算することと、を伴う、請求項２４に記載の方法。
【請求項２６】
前記Ｖｄｄ信号中のノイズを検出することは、
該Ｖｄｄ信号をＤＣ信号にダウンコンバートすることと、該ＤＣ信号の現在の値を、該ＤＣ信号の少なくとも１つの以前の値と比較することと
を伴う、請求項２３に記載の方法。
【請求項２７】
前記Ｖｄｄ信号中のノイズを検出することは、
該Ｖｄｄ信号の少なくとも１つの周波数範囲の振幅の現在のピークを検出することと、
該現在のピークを、該Ｖｄｄ信号の該少なくとも１つの周波数範囲の振幅の以前のピークと比較することと
を伴う、請求項２３に記載の方法。
【請求項２８】
前記ＭＯＳトランジスタのインピーダンスを変化させることは、
ωｉｎｔｅｒｅｓｔ付近の周波数範囲内のノイズを減少させるように、前記ＭＯＳトランジスタのインピーダンスを増加させること、または、
他の周波数での前記スイッチングノイズを減少させるように、前記ＭＯＳトランジスタのインピーダンスを減少させること
を伴う、請求項２３に記載の方法。
【請求項２９】
前記方法は、前記ＭＯＳトランジスタを線形領域内で動作させることをさらに含み、該ＭＯＳトランジスタのゲートに印加される電圧の変化は、該ＭＯＳトランジスタのインピーダンスの比例的変化をもたらす、請求項２３に記載の方法。
【請求項３０】
ωｉｎｔｅｒｅｓｔは、共振周波数または動作周波数のうちの１つである、請求項２３に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公表番号】特表２０１１−５０７３９９（Ｐ２０１１−５０７３９９Ａ）
【公表日】平成２３年３月３日（２０１１．３．３）
【国際特許分類】
【出願番号】特願２０１０−５３８０３１（Ｐ２０１０−５３８０３１）
【出願日】平成２０年１１月１９日（２００８．１１．１９）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０８４０２１
【国際公開番号】ＷＯ２００９／０７６０２０
【国際公開日】平成２１年６月１８日（２００９．６．１８）
【出願人】（５９７０３５２７４）シノプシス， インコーポレイテッド (33)
【氏名又は名称原語表記】ＳＹＮ０ＰＳＹＳ， ＩＮＣ．
【Ｆターム（参考）】
【公表日】平成２３年３月３日（２０１１．３．３）
【国際特許分類】
【出願日】平成２０年１１月１９日（２００８．１１．１９）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０８４０２１
【国際公開番号】ＷＯ２００９／０７６０２０
【国際公開日】平成２１年６月１８日（２００９．６．１８）
【出願人】（５９７０３５２７４）シノプシス， インコーポレイテッド (33)
【氏名又は名称原語表記】ＳＹＮ０ＰＳＹＳ， ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]