【課題】安定した周波数特性を有するフィルタ回路および半導体集積装置を提供する。
【解決手段】第１ｇｍアンプ１１と、その出力端と信号入力端子１４との間に接続された第１キャパシタＣ１と、第１キャパシタＣ１に切り離し可能に並列接続された第２キャパシタＣ２と、第２キャパシタＣ２が第１キャパシタＣ１から切り離されているときに、第２キャパシタＣ２の両端の電位差がゼロになるように帰還制御するバッファアンプ１６と、第１ｇｍアンプ１１の出力端に一方の入力端が接続された第２ｇｍアンプ１２と、その出力端と接地端子１８との間に接続された第３キャパシタＣ３と、第３キャパシタＣ３に切り離し可能に並列接続された第４キャパシタＣ４と、第４キャパシタＣ４が第３キャパシタＣ３から切り離されているときに、第３キャパシタＣ３の両端の電位差がゼロになるように帰還制御するバッファアンプ１３とを具備する。 （もっと読む）

【課題】既知の浮動アクティブリアクタに比べ用いるオペアンプの数が少なく、内部の回路構成を極限まで簡素化した浮動アクティブリアクタを提供する。
【解決手段】第１及び第２入力端子１、２、インピーダンス３（１）〜３（４）をブリッジ接続したブリッジ回路３、電圧フォロワ４、５、低抵抗値の第１及び第２抵抗６、７からなり、ブリッジ回路３の入力端ａ、ｃを各別に第１及び第２入力端子１、２に、ブリッジ回路３の出力端ｂ、ｄを各別に電圧４、５の入力端に、電圧フォロワ４、５の出力端を各別に第１及び第２抵抗６、７を通して第１及び第２入力端子１、２に接続した構成を有し、ブリッジ回路３の相対する一辺に配置するインピーダンスを同種のリアクタ素子で等リアクタンス値の素子に、相対する他辺に配置するインピーダンスを抵抗素子で等抵抗値の素子に選び、第１及び第２入力端子１、２に信号電圧の供給時、第１及び第２入力端子１、２間に浮動アクティブリアクタが形成される。 （もっと読む）

【課題】ＰＬＬ回路が出力するクロック信号におけるジッタ成分を簡単な回路構成によって低減する。
【解決手段】半導体集積回路装置１は、基準周波数信号ＳＧを入力する入力端子１０と、入力端子１０に接続され、基準周波数信号ＳＧを通過させるバンドパスフィルタ回路２０と、バンドパスフィルタ回路２０の出力信号をＣＭＯＳインバータ回路ＩＮＶ２を介して基準信号として入力するＰＬＬ回路３０と、を備える。入力端子１０には、半導体集積回路装置１の外部に実装される水晶発振器等によって生成される基準周波数信号ＳＧが供給される。バンドパスフィルタ回路２０は、入力端子１０に供給される信号に対し、基準周波数信号ＳＧの周波数以外の帯域成分を制限して基準信号をＰＬＬ回路３０に供給する。ＰＬＬ回路３０は、基準周波数信号ＳＧを基準信号として動作する。 （もっと読む）

【課題】入力されるバイアス電圧と電圧信号とのうち、電圧信号を増幅することが可能な増幅器、およびフィルタを提供する。
【解決手段】静電容量が可変する第１可変静電容量素子と、第１可変静電容量素子と電気的に接続され、静電容量が可変する第２可変静電容量素子と、第１可変静電容量素子と第２可変静電容量素子とに対してバイアス電圧と電圧信号とを選択的に入力する第１入力部とを備え、第１可変静電容量素子と第２可変静電容量素子とにバイアス電圧と電圧信号とが入力される場合は、第１可変静電容量素子と第２可変静電容量素子との静電容量を第１の値とし、第１可変静電容量素子と第２の可変静電容量素子の静電容量を、第１の値よりも小さな第２の値として電圧信号を増幅する増幅器が提供される。 （もっと読む）

【課題】既知のものに比べ用いるオペアンプ数が少なく、簡素化された回路構成であり、内部の回路構成をより簡素化した浮動アクティブインダクタを提供する。
【解決手段】 第１及び第２入力端子１、２間に接続された４素子ブリッジ回路型の１次のパッシブ全域通過形進相回路３、当該パッシブ全域通過形進相回路３の出力進相信号を単位利得増幅する電圧フォロワ４、電圧フォロワ４の出力進相信号を反転増幅する位相反転回路５、電圧フォロワ４の出力と第１入力端子１間に接続した低抵抗値の第１抵抗６、位相反転回路５の出力と第２入力端子２間に接続した低抵抗値の第２抵抗７を備え、ブリッジ回路は、２素子が第１及び第２入力端子１、２間に直列接続した等高抵抗値を有する２つの抵抗３（１）、３（２）で、２素子が第１及び第２入力端子１、２間に直列接続したキャパシタ３（３）と抵抗３（４）であり、当該キャパシタ３（３）と抵抗３（４）の接続点から進相信号を得ている。 （もっと読む）

【課題】入力されるバイアス電圧と電圧信号とのうち、電圧信号を増幅することが可能な増幅器、増幅方法、およびフィルタを提供する。
【解決手段】静電容量が可変する第１可変静電容量素子と、第１可変静電容量素子と電気的に接続され、第１可変静電容量素子と逆導電型であり、静電容量が可変する第２可変静電容量素子と、第１可変静電容量素子と第２可変静電容量素子とに対してバイアス電圧と電圧信号とを選択的に入力する第１入力部とを備え、第１可変静電容量素子と第２可変静電容量素子とにバイアス電圧と電圧信号とが入力される場合は、第１可変静電容量素子と第２可変静電容量素子との静電容量を第１の値とし、第１可変静電容量素子と第２の可変静電容量素子の静電容量を、第１の値よりも小さな第２の値として電圧信号を増幅する増幅器が提供される。 （もっと読む）

【課題】構成の簡素化が図られた、中心周波数を調整可能な帯域通過または帯域阻止フィルタ、および、フィルタ回路の中心周波数調整方法を提供する。
【解決手段】帯域通過（または帯域阻止）フィルタ回路部１００に、レベルが等しく、周波数が中心周波数の定格値ｆ₀から下方と上方とに等しく各所定値αだけ離れた異なる２種類の周波数ｆ₁およびｆ₂の各入力信号を順次供給し、該順次供給された２種類の入力信号に対応して順次出力される各出力信号のレベルＶ₁およびＶ₂を比較手段で比較し、この比較結果に応じて、制御信号生成手段１２０において帯域通過（または帯域阻止）フィルタ回路部１００の定数を切換える制御信号を生成し、レベルＶ₁およびＶ₂の差分値Ｄが零になるように調整する。 （もっと読む）

【課題】帯域制限フィルタの周波数特性を所望の特性に精度良く合わせる。
【解決手段】帯域制限フィルタ１６は、受信周波数に対応し周波数特性選択信号１８によって中間周波数信号の帯域を変更して制限するフィルタ回路であり、複数の容量可変回路を含み、この容量可変回路によって周波数特性が設定されるように構成される。周波数特性調整回路１７は、容量可変回路に含まれる容量素子と同一プロセスで形成される半導体集積回路装置に含まれる容量素子の容量値に基づいて生成される周波数特性微調整信号２３を出力し、帯域制限フィルタ１６における内部回路のパラメータ、例えばトランジスタ特性、容量値のばらつきによる変動を補正し、帯域制限フィルタ１６の周波数特性を所望の特性に微調整する。 （もっと読む）

【課題】既知の浮動アクティブインダクタに比べて、用いられるオペアンプの数が少なく、簡素化された回路構成にした浮動アクティブインダクタを提供する。
【解決手段】 第１及び第２入力端子間に直列接続された２つの高抵抗３、４、第１入力端子に接続された１次のアクティブ全域通過形９０°進相回路５、前記９０°進相回路に従属接続された位相反転回路６、前記９０°進相回路５及び前記位相反転回路６の動作基準電位を設定する仮想接地路９、前記進相回路５の出力と第１入力端子１間に接続された第１抵抗７、前記位相反転回路８の出力と第２入力端子２間に接続された第２抵抗８、前記２つの高抵抗の接続点と仮想接地路６とを接続する電圧バッファ１０を備え、第１及び第２入力端子１、２間に供給された信号電圧に対し、第１入力端子１に９０°遅相信号電流が流入され、第２入力端子２から９０°遅相信号電流が流出され、第１及び第２入力端子１、２間に浮動アクティブインダクタを形成する。 （もっと読む）

【課題】用いられるオペアンプの数が少なく、簡素化された回路構成の浮動アクティブキャパシタを提供する。
【解決手段】第１及び第２入力端子１、２間に直列接続された２つの高抵抗３、４、第１入力端子１に接続した１次のアクティブ全域通過形９０°遅相回路５、前記９０°遅相回路に縦続接続した位相反転回路６、前記９０°遅相回路５及び前記位相反転回路６の動作基準電位を設定する仮想接地路９、前記９０°遅相回路５の出力と第１入力端子１間に接続した第１抵抗７、前記位相反転回路６の出力と第２入力端子２間に接続した第２抵抗８、前記２つの高抵抗の接続点と仮想接地路９とを接続する電圧バッファ１０を備え、第１及び第２入力端子１、２間に信号電圧を供給すると、第１入力端子１に９０°進相信号電流が流入し、第２入力端子２から９０°進相信号電流が流出し、第１及び第２入力端子１、２間に浮動アクティブキャパシタが形成される。 （もっと読む）

【課題】Ｓｉ基板上で、線形な減衰制御特性、優れたノイズ特性をもったばらつきに強い可変減衰回路を提供する。
【解決手段】信号入力端子４０４と信号出力端子４０５とを結ぶ信号ラインに直列に可変減衰用ＭＯＳＦＥＴ４１１を有する信号減衰部４００と、可変減衰用ＭＯＳＦＥＴ４１１のゲート電位を制御し減衰量を調整する減衰量制御回路部４０１と、可変減衰用ＭＯＳＦＥＴ４１１にソースバイアスを与えるためのソースバイアス回路部４０２とを有している。ソースバイアス回路部４０２はバイアス用ＭＯＳＦＥＴを有し、バイアス用ＭＯＳＦＥＴのソース電位が減衰用ＭＯＳＦＥＴのソース電位に与えられる。また、可変減衰用ＭＯＳＦＥＴ４１１のバックゲートと基板間に抵抗４２４を付加し、ゲートと接地端子間に容量４０３を付加し、ソースバイアス回路部と接地端子間に容量４２５とスイッチ４２６を付加している。 （もっと読む）

【課題】 移相量を常に一定に制御可能とし、電源電圧変動時等の影響の低減、素子バラツキの影響を低減する移相回路の提供。
【解決手段】基準周波数信号が入力されて２分配され一方の信号は位相比較器１０２の一方の入力となり、他方の信号は移相器１０１を介してその位相が移相された後に、前記位相比較器１０２の他方の入力となり、位相比較器１０２の出力はループフィルタ（ＬＰＦ）１０３を介して差動増幅器１０４の一方の入力端子に入力され、差動増幅器１０４の出力信号により移相器１０１の移相量が制御されるＰＬＬループを有し、差動増幅器１０４の他方の入力端子に印加される基準電圧により前記移相器１０１での移相量が定まる。 （もっと読む）

【課題】ガルバニックアイソレータのコストを低減する。
【解決手段】分割回路要素、ポリマー基板、送信器、及び受信器を有するガルバニックアイソレータを開示した。前記分割回路要素は、第１及び第２の部分を有し、該第１の部分は、前記基板の第１の表面上に配置されており、該第２の部分は、前記基板の第２の表面上に配置されている。前記送信器は、入力信号を受信して、該入力信号から引き出した信号を前記第１の部分に結合する。前記受信器は、前記回路要素の前記第２の部分に接続されており、外部回路に結合される出力信号を生成する。ガルバニックアイソレータを、従来のプリント回路基板及びフレキシブル回路基板上において経済的に製造することができる。 （もっと読む）

【課題】低電圧動作に適し、動作周波数レンジが広げられ、安定動作が得られ、位相ノイズやジッタの低減を図れる。
【解決手段】電圧可変容量回路は、電圧可変容量手段としてのＮＭＯＳ４２と、ＮＭＯＳ４２のドレインにソース電位と異なる電位を供給するための電位供給部４１とから構成されている。ＮＭＯＳ４２のゲート４２ｇと接地端子ＧＮＤとの間に発生する等価容量Ｃｇを可変できる電位範囲や、変化の傾きを電気的・回路設計的に調整することが可能となる。更に、電圧制御端子ＶＣに印加する制御電位ｖｃに対して等価容量Ｃｇは単調に変化し、制御電位ｖｃの有効な電位範囲は拡大する。前記電圧可変容量回路をＶＣＯに用いることで、ＶＣＯの発振周波数ｆは、電圧制御端子ＶＣに印加する制御電位ｖｃによって、制御できる。 （もっと読む）

【課題】ダイナミックレンジを制限する寄生キャパシタンスを持ち込まず、挿入損失の低い無線周波数信号の減衰回路を提供する。
【解決手段】無線周波数のためのスイッチ（６００）は、可変分路要素と直列伝達要素とを含む。可変分路要素及び直列伝送要素のインピーダンスは、入力端子（ＩＮ）における減衰回路のインピーダンスがすべての減衰レベルについて公称値となるように選定されており、これにより、高周波数における低損失が実現される。 （もっと読む）

【課題】小さな面積で必要な時定数を実現する。
【解決手段】非反転入力端子に基準電圧が印加される演算増幅器ＯＰ１と、該演算増幅器ＯＰ１の出力端子と反転入力端子の間に接続されるキャパシタＣ１と、ｎ個の入力端子ＩＮ１〜ＩＮｎに一端がそれぞれ接続されるｎ個の入力抵抗Ｒ１１〜Ｒ１ｎと、該入力抵抗Ｒ１１〜Ｒ１ｎの他端と前記演算増幅器の反転入力端子との間に接続される中間抵抗Ｒａ１と、一端に前記基準電圧Ｖｒｅｆが印加され他端が前記入力抵抗Ｒ１１〜Ｒ１ｎの他端に接続されるプルアップ抵抗Ｒｂ１とを備える。 （もっと読む）

【課題】遅延時間を所望の値に容易に設定することが可能な遅延回路を提供する。
【解決手段】遅延回路１００は、入力端子１に入力が接続された第１のインバータ３と、この第１のインバータ３の出力に一端が接続された抵抗４と、この抵抗４の他端と接地電位ＶＳＳとの間に接続された容量５と、抵抗４の他端に入力が接続され、出力端子２に出力が接続された第２のインバータ６と、を備える。第２のインバータ６は、切り替え可能な２つの異なる回路しきい値を有する。 （もっと読む）

【課題】低域成分を効率良く通過させることができ、さらに、その周波数特性を自在に変更可能な、新規かつ改良されたチャージドメインフィルタ回路を提供すること。
【解決手段】入力電圧を電流に変換して出力するトランスコンダクタ１０２、１０４、１０６、１０８と、周波数特性がＳＩＮＣ関数であるＳＩＮＣフィルタ回路１２０と、を含み、充電時間に対応するインパルス応答と、トランスコンダクタンスの重み付けに対応するインパルス応答との畳み込みを行ってインパルス応答を生成することを特徴とする、チャージドメインフィルタ回路１００が提供される。 （もっと読む）

【課題】低価格で校正時間が短いＲＣキャリブレーション回路を提供する。
【解決手段】このＲＣキャリブレーション回路では、基準クロック信号ＲｅｆＣＬＫを２分周して分周信号ＶＩＮを生成し、分周信号ＶＩＮの立ち上がりエッジに応答してキャパシタを充電し、キャパシタの端子間電圧ＶＯＵＴが基準電圧Ｖｒｅｆを超えたとき、基準クロック信号ＲｅｆＣＬＫのレベルに応じてカウント値Ｃ１〜ＣＮが増加または減少し、カウント値Ｃ１〜ＣＮによってＲＣフィルタ回路およびＲＣリファレンス回路３の時定数を制御する。したがって、従来の遅延器７５やラッチ回路７６が不要となる。 （もっと読む）

【解決手段】 ループフィルタは、第１及び第２の信号経路７２０,７３０、演算増幅器（オペアンプ）７３６及び雑音除去経路７４０を含む。第１の信号経路７２０は、第１の信号に第１の伝達関数を供給する。第２の信号経路７３０は、第２の信号に第２の伝達関数を供給する。第２の信号は、第１の信号のスケール化バージョンである。キャパシタ７３４は、因子アルファだけ小さくスケールされる。オペアンプは、第１及び第２の信号経路に結合され、オペアンプ雑音を有する制御信号ＶＣＴＲＬを生成するために第１及び第２の信号経路からの信号を合計することを容易にするように形成される。雑音除去経路７４０は、オペアンプに結合され、制御信号中のオペアンプ雑音を相殺するのに使用される雑音除去信号ＶＣＴＲＬを生成する。制御信号ＶＣＴＲＬ及び雑音消去信号ＶＮは、電圧制御発振器（ＶＣＯ）内に含まれるバリキャップ７５０の各ノードに適用される。 （もっと読む）