【課題】入力信号の周波数に依存せずに入力信号に対して所定の位相差を有する出力信号を生成する。
【解決手段】ＶＤＤから定電流を供給する定電流回路２０１ａと、入力電流に対してｎ倍の出力電流を流すカレントミラー回路２０４ａ、２０５ａと、矩形波の入力信号１Ａａの論理レベルによって定電流回路に流れる電流をカレントミラー回路に流すか、出力端子1Ｂａに流すか切り替えるスイッチ回路２０２ａ、２０３ａとを備えた波形生成回路１０２ａにより、立ち上がり勾配１に対してｎ倍の立ち下がり勾配波形を有する三角波を生成する。これと反転信号１Ａｂを入力した波形生成回路１０２ｂにより生成した三角波の電圧をコンパレータ１０３で比較し出力信号を生成する。入力信号のデューティー比が５０％である場合には、１／（２＋２ｎ）周期遅延した出力信号が得られる。 （もっと読む）

【課題】低損失化を図ることができるとともに、小形化を図ることができる移相回路を得る。
【解決手段】第１の入出力端子１ａと、第２の入出力端子１ｂと、第１の入出力端子１ａと第２の入出力端子１ｂの間に接続された第１のスイッチング素子２ａと、第１の入出力端子１ａに一端が接続された第１のキャパシタ３ａと、第２の入出力端子１ｂに一端が接続された第２のキャパシタ３ｂと、第１及び第２のキャパシタ３ａ、３ｂの他端とグランド４の間に接続された第２のスイッチング素子２ｂとを設けた。 （もっと読む）

【課題】幅のより短いパルスに対して伸長が可能なパルス伸長回路及び半導体装置を提供する。
【解決手段】それぞれのソースが定電流源２１を介して電源端子５に接続され、それぞれのドレインが定電流源２１より電流駆動能力の大きな定電流源２２を介して接地端子６に接続され、ゲートが入力端子２７に接続されたｐ‐ＭＯＳトランジスタＰ１及びゲートが出力端子２８に接続されたｐ‐ＭＯＳトランジスタＰ２と、一端がｐ‐ＭＯＳトランジスタＰ１、Ｐ２のソースと定電流源２１との間に接続され、他端が接地端子６に接続されたキャパシタＣ１と、ドレインがｐ‐ＭＯＳトランジスタＰ２のゲートに接続され、且つ定電流源２３を介して電源端子５に接続され、ソースが接地端子６に接続され、ゲートがｐ‐ＭＯＳトランジスタＰ１、Ｐ２のドレインと定電流源２２との間に接続されたｎ‐ＭＯＳトランジスタＮ１とを備える。 （もっと読む）

チューナブルＧｍ−Ｃフィルタを制御する装置であって、出力増幅器（３０４）の帰還符号を切り換えることによって自励発振器として再構成することのできるフィルタと、キャリブレーション構成においてフィルタの出力を検知するディジタルコントローラ（４２）と、フィルタを含む相互コンダクタンス増幅器（３１０、３２０）のｇｍ入力にアナログ制御信号（４８）を提供するＤＡＣ（４４）とを備える。 （もっと読む）

【課題】ゲインを増大させるために負のインピーダンスを用いることができるパッシブイコライザを提供する。
【解決手段】
ゲインを増大させるために負のインピーダンスを利用するパッシブイコライザは、第１のＲＣループと、第２のＲＣループと、カスケードＲＬ回路および交差結合反転器ユニットとを含む。第１のＲＣループおよび第２のＲＣループのそれぞれは、第１の抵抗器と、ノードで第１の抵抗器に直列に接続され、それによって抵抗器直列を形成する第２の抵抗器と、抵抗器直列に並列に接続されるコンデンサとを含む。カスケードＲＬ回路は、ＲＣループの間に接続され、第５の抵抗器と、第６の抵抗器と、第５の抵抗器と第６の抵抗器との間に接続されるインダクタとを含む。優れた高周波数ゲインを得るために負のインピーダンスの特徴を用いるために、交差結合反転器ユニットは、ＲＬ回路に並列に接続され、ＲＣループの間に接続される。 （もっと読む）

【課題】アクティブバラン回路をＭＭＩＣ化が容易な小型の構成にする。
【解決手段】平衡入力の一方を増幅し１８０度位相が回転した信号を取り出すＮ形電界効果トランジスタを有する第１の増幅回路と、平衡入力の他方を増幅し同位相の信号を取り出すＰ形電界効果トランジスタを有する第２の増幅回路と、第１および第２の増幅回路の出力信号を合成して不平衡出力として取り出す合成回路を備えたものである。 （もっと読む）

【課題】バンドパスフィルタの中心周波数の調整を不要とすることで、煩雑な調整工程を省略することができる受信素子を提供する。
【解決手段】受信素子３は、受信信号の搬送波近傍の周波数帯域を通過させる中心周波数を有し、前記中心周波数が調整可能なバンドパスフィルタ（ＢＰＦ）部３ｂと、ＢＰＦ部３ｂからの出力信号を復調する復調回路部３ｃと、受信信号が入力され、中心周波数が遮断周波数に設定されたハイパスフィルタ（ＨＰＦ）部３ｄｕおよびローパスフィルタ（ＬＰＦ）部３ｄｗと、ＨＰＦ部３ｄｕおよびＬＰＦ部３ｄｗのそれぞれの出力信号の電圧レベルを比較する比較回路部３ｄｙと、比較回路部３ｄｙで比較した結果、ＨＰＦ部３ｄｕからの出力信号の電圧レベルが高ければ中心周波数を上昇させ、ＬＰＦ部３ｄｗからの出力信号の電圧レベルが高ければ中心周波数を低減させるようＢＰＦ部３ｂを調整するバイアス回路部３ｄｚとを備えている。 （もっと読む）

【課題】良好な入力インピーダンス整合特性を維持しながら低雑音化が可能となる増幅回路を有する信号処理回路を提供することを課題とする。
【解決手段】入力端子に入力された信号を増幅して出力端子から出力するゲート接地増幅回路（１１１）と、前記ゲート接地増幅回路の入力端子及び出力端子間に接続される帰還インピーダンス回路（Ｚｆ）と、前記ゲート接地増幅回路の出力端子から出力される信号を周波数変換し、相互に直交関係にあるＩ相信号及びＱ相信号をＩ相信号用出力端子及びＱ相信号用出力端子から出力する直交スイッチングミキサ（１１３）と、前記直交スイッチングミキサのＩ相信号用出力端子及びＱ相信号用出力端子に接続される周波数フィルタ（１１６）とを有することを特徴とする信号処理回路が提供される。 （もっと読む）

【課題】差動単相変換回路におけるチップ面積の縮小又は同相ノイズ信号の除去又は電力損失の低下を図る。
【解決手段】差動信号が入力され単相信号が出力される差動単相変換回路１０であって、差動信号の一方が入力される制御端子、第１端子、及び第２端子を有する第１トランジスタＭ２と、接地された制御端子、第１トランジスタの第１端子に接続される第２端子、及び差動信号の他方が入力されるとともに、出力信号が出力される第１端子を有する第２トランジスタＭ３とを有するカスコード増幅器、第１トランジスタの第２端子に接続される位相調整用容量Ｃ２、及び、第１トランジスタの第２端子に接続される電流源Ｍ１、を備える差動単相変換回路が提供される。 （もっと読む）

【課題】接地キャパシターのキャパシタンスを拡大する手段を提供する。
【解決手段】第一の抵抗１とキャパシター２で構成される低域通過濾波器の前段及び後段に電圧利得が＋１未満で限りなく＋１に近く、入力インピーダンスが十分に高く、出力インピーダンスが十分に低い前置増幅器３と後置増幅器４を接続し、さらに前置増幅器３の入力端と後置増幅器４の出力端を第二の抵抗５で接続し、第一の抵抗１の抵抗値は第二の抵抗５の抵抗値よりも大きくして実現する。 （もっと読む）

【課題】カットオフ周波数が低い場合であっても、電源オンの後速やかに出力を安定させる。
【解決手段】電源オンから整定化時間Ｔｓが経過するまでは、フィルタ動作有効化信号φ３をオフにするとともに第１相、第２相クロックパルスφ１、φ２をともにオンにして、アナログスイッチＳ１１〜Ｓ２６をオン、アナログスイッチＳ３７をオフにする。整定化時間Ｔｓが経過した後は、フィルタ動作有効化信号φ３をオンにするとともに第１相、第２相クロックパルスφ１、φ２を互いにオン期間が異なるように２相動作させ、スイッチトキャパシタフィルタとして動作させる。 （もっと読む）

【課題】回路規模の小さい電流方式ローパスフィルタを提供する。
【解決手段】ローパスフィルタ１０は、入力端子１２と、出力電圧発生ノード１６と、電源Ｖｃｃから入力端子１２に定電流Ｉｃｏｎｓｔ１を供給する定電流源４８と、電源Ｖｃｃから出力電圧発生ノード１６に定電流Ｉｃｏｎｓｔ２を供給する定電流源５０と、出力電圧発生ノード１６に接続された入力を有するボルテージフォロワ回路３４と、ボルテージフォロワ回路３４の出力と入力端子１２との間に接続された抵抗３６と、出力電圧発生ノード１６に接続された容量２０と、ベース接地トランジスタ６２と、カレントミラー回路２８と、ボルテージフォロワ回路３４の出力に接続された出力端子１４とを備える。 （もっと読む）

キャパシタンス乗算器回路が、追加の回路を追加することまたは追加の電力を必要とすることなしにキャパシタンス乗算器効果を達成するために、回路のＲＣフィルタ中のキャパシタを通る電流を検知し、その電流を乗算するように構成される。回路は、ＲＣフィルタと、フィルタ出力に接続された第１の信号経路と、フィルタに入力に接続された第２の信号経路とを含む。フィルタを通る電流出力（ｉ_ｏｕｔ）は、２つの経路に分割され、第１の経路において検知され、第２の経路において乗算される。乗算された電流は、キャパシタＣの実効キャパシタンスを上げるために第２の経路からフィルタ入力にフィードバックされる。キャパシタンス乗算器回路は、フィルタ中のキャパシタの実効キャパシタンスを上げる際に、全体的な回路の周波数応答、直線性性能および／または安定性に影響を及ぼさない。
（もっと読む）

【課題】 少ない回路素子数で周波数帯域分割を可能とする。
【解決手段】 12は非反転入力が接地され、出力側が第１出力端子13とコンデンサCfを介して反転入力と接続された演算増幅器、R1〜R3は固定抵抗であり、入力端子10と演算増幅器12の出力間にR1とR2が直列に接続され、R1とR2の接続点Ｐと演算増幅器12の反転入力の間にR3が接続されている。接続点ＰにはコンデンサＣが接続されている。20は電流／電圧変換部であり、この内、21は非反転入力が接地され、出力側が第２出力端子22と抵抗Rfを介して反転入力と接続された演算増幅器である。Ｃの他端は演算増幅器21の仮想接地された反転入力と接続されており、ＬＰＦ部11は多重帰還形２次ＬＰＦを構成する。入力端子−第１出力端子間の伝達関数は２次ＬＰＦの形式、入力端子−第２出力端子間の伝達関数は２次ＨＰＦの形式となり、カットオフ周波数f0とＱは同じになる。 （もっと読む）

【課題】ＣＭＣの正極側巻線と負極側巻線に流れる電流を等しくし、所望の特性を得るようにしたフィルタ回路の提供。
【解決手段】コモンモードノイズフィルタの正極側巻線と、負極側巻線に流れる電流を監視する手段（２、３）と、監視結果に基づき、正極側巻線と負極側巻線が互いに等しくなるように調整する手段（４、５、６）を備える。 （もっと読む）

【課題】低電源電圧下においても、半導体集積回路上での面積および消費電力の増大を抑えつつ、高域での利得のピーキングの傾きを急峻化する。
【解決手段】Ｐ型電界効果トランジスタＭ１のソースを電源電位ＶＤＤに接続し、Ｐ型電界効果トランジスタＭ１のドレインを出力端子ｏｕｔに接続し、Ｎ型電界効果トランジスタＭ２のドレインを電源電位ＶＤＤに接続し、Ｎ型電界効果トランジスタＭ２のソースを電流源ＩＢを介して接地電位に接続し、Ｐ型電界効果トランジスタＭ１のゲートをＮ型電界効果トランジスタＭ２のソースに接続し、Ｎ型電界効果トランジスタＭ２のゲートを抵抗素子Ｒｐを介してＰ型電界効果トランジスタＭ１のドレインに接続する。 （もっと読む）

【課題】容量素子の小型化を図る低域ろ波回路（ループフィルタ）において、容量素子としてＭＯＳ容量を使用した場合の電圧依存によるＰＬＬ応答特性のばらつきと、ＭＯＳ容量として薄膜ゲートトランジスタを使用した場合のゲートリーク電流によるジッタ特性の劣化を抑制する。
【解決手段】ループフィルタは、第１の容量素子３１と、この容量素子３１に直列に接続された抵抗素子３２及び第２の容量素子３３とを備える。前記第１の容量素子３１の一端に接続された第１の入力端ＩＮ１に第１の電流（Ｉｐ／１０）を与え、前記第１の容量素子３１の他端に接続された第２の入力端ＩＮ２に第２の電流（Ｉｐ／１０）を与えることにより、第１の容量素子３１の小型化が図られる。前記抵抗素子３２に直列に接続された可変電圧電源３５は、電圧制御端子３６から、第１の容量素子３１の両端の印加電圧が一定になるように制御される。 （もっと読む）

【課題】出力端子に高電圧が入力された場合でもその影響をより少なくするとともに、広帯域なアイソレーション特性を持つ広帯域分配器を提供する。
【解決手段】入力端子１に一端が接続された第１の容量５と、前記第１の容量の他端にゲート端子が接続された第１のＦＥＴ６と、前記第１のＦＥＴのドレイン端子と第１の容量の一端の間に接続された第１のフィードバック回路４と、第１のＦＥＴのソース端子６Ｓとグランド間に接続された第１のソース回路７と、第１のＦＥＴのドレイン端子と第１の出力端子２間に接続された第２の容量８とからなる第１の増幅器と、前記入力端子と第２の出力端子３間に接続され、第３の容量１０、第２のＦＥＴ１１、第２のフィードバック回路９、第２のソース回路１２及び第４の容量１３からなる第２の増幅器と、第１のＦＥＴのソース６Ｓと第２のＦＥＴのソース１１Ｓ間に接続されたアイソレーション回路１４により構成される。 （もっと読む）

【課題】交流成分に対して比較的高い入力インピーダンスを確保しながらも、従来構成に比べてインダクタの必要数を低減することができる交流直流分離回路を提供する。
【解決手段】ボルテージフォロア回路２は、第１のインダクタＬ１の一端と基準電位点との間の交流電圧と同振幅且つ同位相の交流電圧を第１のインダクタＬ１の他端と基準電位点との間に出力する。フィルタ回路３は、第１のインダクタＬ１の前記他端にコレクタが接続され、第１のインダクタＬ１の前記他端に抵抗Ｒ２を介してベースが接続され、直流出力端子Ｔｄｃにエミッタが接続されたトランジスタＴｒ１と、トランジスタＴｒ１のベースと前記基準電位点との間に挿入されたキャパシタＣ３とを有する。 （もっと読む）

【課題】回路規模が小さいボーカルカット回路を提供する。
【解決手段】入力端子２１及び２２に、それぞれＬチャネル信号及びＲチャネル信号が入力される。入力端子２１に入力されたＬチャネル信号はそのまま加算器２４に入力され、入力端子２２に入力されたＲチャネル信号はオールパスフィルタ２３を通過した後、加算器２４に入力される。オールパスフィルタ２３は、Ｒチャネル信号の全周波数範囲の信号を通過させ、その位相のみを変化させる。これによって、Ｌチャネル信号とＲチャネル信号に含まれるボーカル成分の位相がずらされるので、加算器２４の加算出力のボーカル成分が減衰される。 （もっと読む）