【課題】フィルタのカットオフ周波数を、その調整範囲内の任意の設定値に自動調整可能にする。
【解決手段】電圧電流変換回路（３０）、充電回路（５０）、放電回路（４０）、複数の静電容量を有するデジタル容量（７０）、上記デジタル容量に入力される電圧と基準電圧との対比を行う比較器（８０）及び上記デジタル容量を制御する容量制御回路（６００）を含んでカットオフ周波数自動調整回路（４１２）を構成する。上記リセット信号が所定の論理レベルになったときから、上記比較器によって上記デジタル容量に入力される電圧が上記基準電圧より高くなったことが検知されるまでの時間を計測し、その計測結果と、上記デジタル容量の目標値と、上記デジタル容量の現在の値とに基づいて上記デジタル容量の次の設定値を求める処理を、所定の条件下で繰り返すことによって上記デジタル容量を制御する。上記目標値は、調整範囲内の任意の設定値とすることができる。 （もっと読む）

【課題】デジタル信号処理装置（略称「ＤＳＰ」）による電磁誘導型埋設物探査装置では、デジタル化時の量子化レベル等の制約によって十分な感度が得られず、非金属管路に収容される光ファイバーケーブルを、手軽な間接法によって検出することが難しかった。
【解決手段】本発明の水晶アクティブフィルタは中心周波数の調整機能と水晶振動子の破損防護機能を有しており、多段接続により超狭帯域かつ高ＤＵ比のフィルタを容易に構成することができ、高感度の電磁誘導型埋設物探査装置を実現することができる。これによって、非金属管に収容される光ファイバーケーブルを、間接法によって検出することが可能となる。 （もっと読む）

【課題】入力ＭＯＳトランジスタのオーバードライブ電圧が低い場合でも、出力信号が歪まないソースフォロワ回路を提供することを目的とする。
【解決手段】ソースフォロワ回路を、ＭＯＳトランジスタ（Ｔｒ）１、Ｔｒ２でなるＴｒ対、ドレインがＴｒ１のソース及び出力端子１７に接続するＴｒ３、ドレインがＴｒ２のソース及び出力端子１８に接続するＴｒ４でなるＴｒ対、ゲートとドレインがＴｒ３のゲートに接続してＴｒ３と電流ミラーを構成するＴｒ７、Ｔｒ７のドレインに接続してＴｒ７に電流を供給する電流源９、ゲートとドレインがＴｒ４のゲートに接続してＴｒ４と電流ミラーを構成するＴｒ８、Ｔｒ８のドレインに接続してＴｒ８に電流を供給する電流源１０、Ｔｒ７のゲートと出力端子１８との間に接続される容量素子１１、Ｔｒ８のゲートと出力端子１７との間に接続される容量素子１２によって構成する。 （もっと読む）

【課題】入力電圧範囲を広くしても線形性能の優れ、かつトランスコンダクタンス値精度の優れたＯＴＡ、ＯＴＡを用いたフィルタ回路を提供する。
【解決手段】Ｉ−Ｖ変換器と、内部抵抗素子の抵抗値に比例する増幅率でＩ−Ｖ変換器の出力電流を増幅する電流制御回路１、２とによってＯＴＡを構成する。そして、電流制御回路１、２を、入力電流が入力されるドレイン、第１制御電圧が供給されるゲートを有するＭＯＳトランジスタ１０、出力電流が出力されるドレインを有するＭＯＳトランジスタ１３、第２制御電圧が供給されるゲートを有するＭＯＳトランジスタ１１、ＭＯＳトランジスタ１０のドレインと接続される非反転入力端子、ＭＯＳトランジスタ１３のゲートと接続される出力端子、ＭＯＳトランジスタ１３のソース及びＭＯＳトランジスタ１１のドレインと接続される反転入力端子を有する差動増幅器１２によって構成する。 （もっと読む）

【課題】半導体装置は、必要に応じてダイナミックレンジを確保し、且つ低消費電流化に資するフィルタ回路を備える。
【解決手段】半導体装置は、トランスコンダクタンス増幅器（１０３ａ〜１０３ｄ、２０３ａ〜２０３ｄ）とキャパシタ（１０４ａ、１０４ｂ）から構成されるフィルタ回路（１０、２０）を有し、前記フィルタ回路は、妨害信号の電界強度を検出し、検出結果に基づいて、前記トランスコンダクタンス増幅器の差動入力段トランジスタのソース側のインピーダンスと前記トランスコンダクタンス増幅器のバイアス電流の双方を調整するための制御を行う。 （もっと読む）

【課題】特性劣化を引き起こす容量結合をしないで次段増幅器と接続でき、非常に広い周波数範囲に渡って同様の特性で、入力される高周波信号の利得を適切に減衰させて次段増幅器に伝達できる可変利得減衰器を提供すること。
【解決手段】高周波信号を入力するための入力ポート１８と、高周波信号を出力するための出力ポート１９と、外部からバイアス電圧を印加するためのバイアスポート２０と、入力ポートと出力ポートとの間に直列に接続され、それぞれ同等の制御電圧により利得が制御されるＭＯＳトランジスタ１０，１１と、ＭＯＳトランジスタ１０，１１の直列接続端とグランドとの間に接続され、ＭＯＳトランジスタ１０，１１に適用する制御電圧とは逆特性の制御電圧によって利得が制御されるＭＯＳトランジスタ１２とを備え、３つのＭＯＳトランジスタの各バックゲート端子は共通にバイアスポートに接続されている。 （もっと読む）

【課題】簡易な構成により雑音を低減することができるスイッチトキャパシタフィルタ及びその制御方法を提供すること。
【解決手段】本発明では、演算増幅器ＡＭＰの反転入力は積分キャパシタＣ０の一端と、出力は積分キャパシタＣ０他端と接続される。スイッチトキャパシタは第１〜３の順に接続状態が移行する。第１の接続状態では、第１の端子は入力信号と、第２の端子は固定電圧と接続される。第２の接続状態では、第１の端子は固定電圧と、第２の端子は演算増幅器ＡＭＰの反転入力と接続される。第３の接続状態では、第１の端子は演算増幅器ＡＭＰの出力と、第２の端子は演算増幅器ＡＭＰの反転入力と接続される。第２及び第３の接続状態のスイッチトキャパシタが各１個以上存在する場合の第２の接続状態のスイッチトキャパシタの個数は常に同じであり、第３の接続状態のスイッチトキャパシタの個数も常に同じである。 （もっと読む）

【課題】従来技術の高インピーダンス回路は、温度変化等の影響を受けて、高いインピーダンスを維持することができないという問題があった。
【解決手段】本発明にかかる高インピーダンス回路は、ダイオード接続されたトランジスタ２１，２２を備え、トランジスタ２１のバックゲートとトランジスタ２２のソースとが接続され、トランジスタ２２のバックゲートとトランジスタ２１のソースとが接続される。このような回路構成により、温度変化等の影響を抑え、高いインピーダンスを維持することができる。 （もっと読む）

【課題】参照用の時定数発生回路を集積回路の外部に用意すると、集積回路の端子数の増加および半導体チップ面積の増大を招き、その結果、製造コストが増大してしまう。また、集積回路単体では時定数の調整を行えない。
【解決手段】スイッチトキャパシタを用いることで、時定数発生回路を集積回路に内蔵しても十分な精度が保たれる。さらに、時定数の補正結果を記憶する記憶部を設けることで、時定数調整用回路と、時定数調整後の通常動作用回路を、一部兼用することが可能となる。集積回路の端子数と、半導体チップ面積を節約でき、その結果、製造コストを抑えられる。さらに、外部から電源さえ供給されれば、自動的かつ自律的に時定数の調整を行える。 （もっと読む）

【課題】設計の自由度を失うことなく、ＳＣ回路を構成するスイッチのクロック周波数を高く、且つカットオフ周波数を低くする場合において面積をより小さくできるＳＣ回路を用いたＨＰＦ等を提供する。
【解決手段】スイッチトキャパシター回路を用いたＭ（Ｍは２以上の整数）次のハイパスフィルター１０は、第１の入力端、第２の入力端及び出力端を備える第１のオペアンプをＯＰ１と、第１の入力キャパシターＣ１とを有する第１のスイッチトキャパシター積分器１００_１を含み、第１の入力端に、前記ハイパスフィルター１０の入力信号Ｖ_ＩＮが供給され、第２の入力端に、出力端から帰還された帰還信号が第１の入力キャパシターＣ１を介して供給され、出力端からハイパスフィルター１０の出力信号Ｖ_ＯＵＴが出力される。 （もっと読む）

【課題】設計の自由度を失うことなく、ＳＣ回路を構成するスイッチのクロック周波数を高く、且つカットオフ周波数を低くする場合において面積をより小さくできるＳＣ回路を用いたＨＰＦ等を提供する。
【解決手段】スイッチトキャパシター回路を用いたＭ（Ｍは２以上の整数）次のハイパスフィルターは、第１の入力端、第２の入力端及び出力端を備える第１のオペアンプＯＰ１と、第１の入力キャパシターＣ１と、出力端から帰還される帰還信号に対してハイパスフィルターのゲイン調整を行うゲイン調整回路ＧＡ１とを有する第１のスイッチトキャパシター積分器１００_１を含み、第１の入力端に、ハイパスフィルターの入力信号Ｖ_ＩＮが供給され、第２の入力端に、帰還信号が第１の入力キャパシターＣ１を介して供給され、出力端からハイパスフィルターの出力信号Ｖ_ＯＵＴが出力される。 （もっと読む）

【課題】フィルタ特性の可変幅が細かく且つ範囲が広い場合であっても、回路の増大を抑制できると共に、コストを抑制し得るフィルタ回路を提供する。
【解決手段】フィルタ回路２のフィルタ特性を決定する少なくとも１種の素子３の素子値を、動作クロックＣＬＫに基づきデジタルコード入力Ｃｏｄｅをシグマデルタ変調するΣΔ変調器１の出力、或いは該ΣΔ変調器１の出力をコード変換するデコーダ４を介した信号に基づき変化させる。 （もっと読む）

【課題】 回路規模を増大させることなく、コモンモードノイズを除去できるフィルタ回路を提供すること。
【解決手段】 フィルタ回路１は、オペアンプＱ１と、オペアンプＱ１の非反転入力端子と入力信号源との間に接続された抵抗Ｒ２と、オペアンプＱ１の非反転入力端子に接続されたコンデンサＣ３と、オペアンプＱ１の非反転入力端子に接続された抵抗Ｒ３と、オペアンプＱ１の反転入力端子と入力信号源との間に接続された抵抗Ｒ４と、オペアンプＱ１の反転入力端子と出力端子との間に接続されたコンデンサＣ４と、オペアンプＱ１の反転入力端子に接続された抵抗Ｒ５とを備える。抵抗２の抵抗値と抵抗Ｒ４の抵抗値とが等しく、コンデンサＣ３の容量値とコンデンサＣ４の容量値とが等しく、抵抗Ｒ３の抵抗値と抵抗Ｒ５の抵抗値とが等しく設定されている。 （もっと読む）

【課題】少ない電力でフィルタリング処理を行うことのできるフィルタ装置を提供する。
【解決手段】スイッチ制御部１３は、動作フェーズにおいて、クロック制御信号φ１をクロック制御信号φの８クロックのうち１クロック、つまり１／８の時間だけ電力供給スイッチ１７を電気的接続状態にする。次に、スイッチ制御部１３は、クロック制御信号φ２をクロック制御信号φの８クロックのうち１／２クロック、つまり１／１６の時間だけ信号入力スイッチ１２を電気的接続状態にする。これ以外の時間を休止フェーズとして電気的接続状態が間欠的になるように各スイッチを切り換え制御することによって、フィルタリング処理で消費する電力を抑えることができる。 （もっと読む）

【課題】電圧制御発振回路の回路規模の増大を抑制する。
【解決手段】電圧制御発振回路は、発振信号を増幅する発振アンプ部３２と、発振信号の発振周波数を制御するＬＣ共振部３３と、負性抵抗成分を有する負性抵抗部３４と、を備える。ＬＣ共振部３３は、ループ状に接続されたｇｍセル２５，２６と、ループ上のノードに一端が接続された容量２８〜３１と、を有し、ｇｍセル２５，２６と容量２８，２９とに基づくインダクタンス値と、容量３０，３１の容量値と、に基づいて発振周波数を制御する。 （もっと読む）

【課題】調整機能を有する複数のフィルタにおいて、高い調整精度を有し、かつ低消費電流化が容易なフィルタのバラツキ調整を可能にする。
【解決手段】位相差検出器１０４により、複数のモードの切り替えを有する基準フィルタ１０３における前後の位相差をカウンタ１０５にてカウントし、基準フィルタ１０３のバラツキを検出する。その際、主フィルタ１０９を調整する時には基準フィルタ１０３を第１のモードに設定し、主フィルタ１１１を調整する時には基準フィルタ１０３を第２のモードに設定することで、複数の主フィルタ１０９，１１１に対して、より精度の高いフィルタ調整を行う。検出結果から得られる主フィルタ１０９の調整結果はレジスタ１０８に、主フィルタ１１１の調整結果はレジスタ１１０に保持し、調整後はフィルタ調整に関する部材をすべて動作停止し、低消費電力化を図る。 （もっと読む）

【課題】高速に動作することが可能であり、周波数特性制御するためのフィルタ制御信号生成回路が小規模でしかも設計に要する時間が短時間で済むようなフィルタ回路を提供する。
【解決手段】Ｇｍ−Ｃフィルタのフィルタ制御信号生成回路を、ＭＯＳトランジスタ３２、ＭＯＳトランジスタ３２とゲート同士が接続されるＭＯＳトランジスタ３３、ＭＯＳトランジスタ３２とドレイン同士が接続されるＭＯＳトランジスタ３０、ドレインとゲートが接続され、ＭＯＳトランジスタ３０とゲート同士が接続され、ＭＯＳトランジスタ３３とドレイン同士が接続されるＭＯＳトランジスタ３１、ＭＯＳトランジスタ３０〜３３のうちの１つのソースに接続される抵抗素子３４によって構成し、ＭＯＳトランジスタ３３，３０のドレインに接続される出力端子３５または出力端子３６からフィルタ制御信号を出力させる。 （もっと読む）

高い品質係数（Ｑ）を有するローパスフィルタリングのための手法。 例示的な実施形態では、入力電流は第１のトランジスタのドレインに接続される。 1のトランジスタのドレインとゲートとは抵抗器Ｒ１によって一緒に結合され、そして、ドレインは第１キャパシタＣ１によって基準電圧に結合される。ゲートは第２のキャパシタＣ２により、基準圧に結合される。ゲートはさらに第２のトランジスタのゲートに結合され、出力電流が第２のトランジスタのドレインに接続される。別の例示的な実施形態では、さらに受動素子が奇数次のローパス伝達特性を発生するために結合されることができる。 複数のフィルタは、任意のオーダーを有するフィルタを合成するために、直列にカスケード接続することができる。
（もっと読む）

【課題】単調に減衰するだけの出力電圧特性に比べて、急峻に減衰した後に緩やかに減衰する出力電圧特性が得られる時定数回路等を提供する。
【解決手段】時定数回路１０は、抵抗素子１１１と容量素子１２１との並列回路１３１，…が第一の端子１４と第二の端子１５との間に複数直列に接続されて成る直並列回路１６と、第二の端子１５に接続された第三の端子１７と第四の端子１８との間に接続された分圧用抵抗素子１９と、を備えている。並列回路１３１は抵抗素子１１１と容量素子１２１とから成り、並列回路１３２は抵抗素子１１２と容量素子１２２とから成り、・・・、並列回路１３ｎは抵抗素子１１ｎと容量素子１２ｎとから成る。ｎは、並列回路１３１〜１３ｎの数であり、２以上の整数である。 （もっと読む）

【課題】回路を構成する素子の特性バラツキの影響を受けることなく、信号伝送で減衰した成分が補償された良好な信号が得られるイコライザ回路を提供する。
【解決手段】入力される電圧信号をトランスコンダクタンスにより電流に変換して、その出力に応じて各容量負荷の充放電を行い、容量負荷毎に期間を異ならせて、電圧信号に応じた電流による容量負荷からの電荷の引き抜きと電圧信号に応じた電流による容量負荷への電荷の注入とを行うようにして、デジタルフィルタにおけるハイパスフィルタの機能を実現し、素子の特性バラツキの影響を受けることなくイコライズ機能を実現できるようにする。 （もっと読む）