性能を改善できるチューナブル段間整合回路について説明する。例示的な設計では、装置は、第１の能動回路（たとえば、ドライバ増幅器）と、第２の能動回路（たとえば、電力増幅器）と、第１の能動回路と第２の能動回路の間に接続されたチューナブル段間整合回路とを含む。このチューナブル段間整合回路は、第１の能動回路と第２の能動回路の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを含む。例示的な設計では、このチューナブルキャパシタは、（ｉ）並列に接続された複数のキャパシタと、（ｉｉ）この複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチとを含む。各スイッチは、関連するキャパシタを選択するためにオンにされるか、または関連するキャパシタの選択を解除するためにオフにされることができる。チューナブルキャパシタは、複数のキャパシタと並列に接続された固定キャパシタをさらに含むことができる。
（もっと読む）

【課題】受信系チャンネル選択フィルタの高次フィルタおよび送信系ローパスフィルタの低次フィルタの周波数特性の不所望な変動を軽減する。
【解決手段】送受信機能をサポートする半導体集積回路は、所定の次数の受信系チャンネル選択フィルタと小さな次数の送信ローパスフィルタとキャリブレーション回路２００を具備する。チャンネル選択フィルタの第１キャリブレーション動作の間に、抵抗スイッチ回路２０が使用され電圧・電流変換器３０は基準電圧を第１変換電流に変換して、時間積分器４０、５０は内蔵容量７０の時間積分を実行して、電圧比較の結果がラッチ９０に格納され、チャンネル選択フィルタの特性が決定される。ローパスフィルタの第２キャリブレーション動作の間に抵抗回路１６１が使用されて電圧・電流変換器３０は基準電圧を第２変換電流に変換して、電圧比較の結果がラッチ９０に格納され、ローパスフィルタの特性が決定される。 （もっと読む）

デバイス１１０は、駆動ノード３４，３６および感知ノード４２，４４を有する感知素子２６を備えている。駆動ノード３４および感知ノード４２との間には寄生容量２２が存在する。同様に、駆動ノード３６と感知ノード４４との間には寄生容量２４が存在する。駆動信号５６が駆動ノード３４、３６との間に印加されると、駆動ノード３４と感知ノード４２との間の寄生電流７０および駆動ノード３６と感知ノード４４との間の寄生電流７２が寄生容量２２，２４のおかげで生成される。容量性ネットワーク１１２を介して寄生電流７０を打ち消す補正電流１３４を生成するために、駆動ノード３６と感知ノード４２との間に容量ネットワーク１１２が接続される。同様に、容量性ネットワーク１１２を介して寄生電流７２を打ち消す補正電流１３８を生成するために、駆動ノード３４と感知ノード４４との間に容量性ネットワーク１１４が接続される。
（もっと読む）

【課題】外付けの基準抵抗と半導体集積回路に形成した抵抗の遅延量を比較して、半導体集積回路に形成した抵抗の抵抗値を補正する抵抗値補正回路を提供する。
【解決手段】半導体集積回路に形成した抵抗２９と半導体集積回路の外部に設けられた基準抵抗３３に予め設定された周期のクロック信号を入力し、抵抗２９から出力された第１の信号Ａ１と基準抵抗３３から出力された第２の信号Ａ２との遅延差を検出する遅延判定回路３と、直列接続される複数のフリップフロップにより構成されるフリップフロップ部に、遅延判定回路３で遅延差を計測開始と同時にクロック信号を入力し、フリップフロップごとに順次クロック信号を遅延させ、フリップフロップごとに遅延信号を出力し、遅延差が発生している期間に出力された遅延信号を選択して出力するばらつき検出回路と、を備える抵抗値補正回路１である。 （もっと読む）

【課題】インピーダンス調整回路における調整誤差を低減する。
【解決手段】レプリカ回路１４４１，１４４３のインピーダンスをそれぞれ変化させるカウンタ回路１４２１，１４２２と、これらカウンタ回路のカウント値を更新するインピーダンス調整制御回路１４１とを備える。制御回路１４１は、レプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスよりも低い状態から高い状態に変化したことに応答してカウンタ回路１４２１のカウント値更新を終了し、レプリカ回路１４４３のインピーダンスがレプリカ回路１４４１のインピーダンスよりも高い状態から低い状態に変化したことに応答してカウンタ回路１４２２のカウント値更新を終了する。これにより、レプリカ回路１４４１，１４４３にて生じる調整誤差が相殺される。 （もっと読む）

【課題】高い精度のインピーダンス調整回路を有する半導体装置を提供する。
【解決手段】可変抵抗回路と外部抵抗素子との分圧電圧と、基準電圧とを比較する差動増幅回路にオフセット調整回路を設ける。オフセット調整回路は、第１と第２オセット調整信号によりそれぞれオン／オフ制御されて上記差動増幅回路の第１と第２負荷抵抗に流れる電流を形成し、それぞれ並列形態にされた複数からなる第２と第３ＭＯＳＦＥＴ群を有する。上記差動増幅回路の両入力に基準電圧を供給した状態にし、上記第２と第３ＭＯＳＦＥＴ群に供給される第１オフセット調整信号による電流を変化させて上記差動増幅回路及びデジタル変換段を通した出力信号が変化した時点での第１オフセット調整信号又は上記第２オフセット調整信号をオフセット調整設定信号とする。 （もっと読む）

【課題】出力電流雑音の変動しない可変型アクティヴインダクタを提供すること。
【解決手段】トランジスタのゲート−ソース間に並列に容量素子とスイッチを直列接続した素子を接続する。すなわち、ＰＭＯＳトランジスタＭ２のドレインとキャパシタＣ１の一方の端子を接続する。また、端子ＶｉｎとキャパシタＣ１のもう一方の端子にスイッチＳ１の一方の端子を直列接続し、スイッチＳ１のもう１方の端子をＰＭＯＳトランジスタＭ２のゲートと接続する。スイッチＳ１を開閉する事で見かけ上のトランジスタのゲート−ソース間容量を変化させてインダクタンス値を変動させるが、ＭＯＳトランジスタＭ１・Ｍ２の相互コンダクタンスは変化せず、そのため出力電流雑音は変らない。 （もっと読む）

【課題】周波数帯域を制限するフィルタ回路に関し、周波数とは、独立に利得を調整する。
【解決手段】第１の電圧／電流変換回路（１２）に、係数設定回路（１６）からの第１の制御信号と利得調整のための第２の制御信号とから作成した第３の信号を入力し、第２の電圧／電流変換回路（１４）に、第１の制御信号を入力する。このため、周波数と、利得を独立に制御したフィルタを実現できる。 （もっと読む）

【課題】Ｃ／Ｎを改善することができる位相同期回路におけるループフィルタを提供する。
【解決手段】本発明の位相同期回路におけるループフィルタ１は、増幅回路２、第１のローパスフィルタ３、第２のローパスフィルタ４、電圧供給回路１７、スイッチング素子５を備える。第２のローパスフィルタ４は、増幅回路２の出力端子２ａと第１のローパスフィルタ３との間に接続され、バイアス電圧を供給する電圧供給回路１７にも接続される。スイッチング素子５は、第２のローパスフィルタ４の接続状態を制御し、増幅回路２から出力された制御電圧が所定の電圧以下に降下したときに自動的にオンとなるように形成される。 （もっと読む）

【課題】フライングキャパシタを備えるフィルタ回路において、急峻な減衰特性を備えることが可能なフィルタ回路を提供すること。
【解決手段】フライングキャパシタと、フライングキャパシタの入力端と出力端との間に、フライングキャパシタと並列に設けられるキャパシタと、を備えるフィルタ回路は提供される。フライングキャパシタの入力端と出力端との間に所定の容量を有するキャパシタを設けることで、フライングキャパシタを備えるフィルタ回路において、急峻な減衰特性を備えることが可能となる。 （もっと読む）

【課題】電源電圧の変化に依存する内蔵フィルタの周波数特性の不所望な変化を軽減すること。
【解決手段】半導体集積回路は校正回路２００を具備し、内蔵容量７０：１５１は容量とスイッチを有する。Ｖ・Ｉ変換器３０、２０は基準電圧を電流に変換して、電流に応答する時間積分器４０、５０は容量７０の時間積分を実行して、電圧比較器８０は基準電圧と内蔵容量７０の端子電圧を比較する。校正動作の間に時間積分と電圧比較が実行され、その結果はラッチ９０に格納される。校正動作の完了時のラッチ９０の格納結果に従って、内蔵フィルタ１５０の周波数特性が決定される。Ｖ・Ｉ変換器３０、２０のスイッチ素子ＳＷ0のＮチャンネルＭＯＳトランジスタのゲートに、校正動作の間に安定化電圧Ｖ_REFが供給される。 （もっと読む）

【課題】意図せずに信号線に付加される線路によって移相器の特性が劣化してしまうこと。
【解決手段】移相器５０は、ＬＰＦとＨＰＦ間の切替に基づいて入力信号を移相する。移相器５０は、入力端子１と出力端子２間に接続されたＦＥＴ５と、ＦＥＴ５がオン状態のとき共振する共振回路と、ＦＥＴ５がオン状態のとき、入力端子１及び出力端子２間に形成される信号線路に含まれる節点と共振回路との間に接続される付加線路４ａ（４ｂ）と、ＦＥＴ５がオン状態のとき、信号線路の一部に含まれ、少なくとも付加線路４ａ（４ｂ）と共にローパスフィルタを形成するインダクタ３ａ（３ｂ）と、を備える。ＦＥＴ５がオン状態のときに付加線路と共にＬＰＦを形成するインダクタを信号線路に配置する。これによって、意図しない付加線路によって移相器の特性が劣化することを抑制することができる。 （もっと読む）

【課題】カットオフ周波数の補正動作中における後段回路の異常動作や電力浪費を解消することが可能なＧｍ−Ｃフィルタ回路の提供。
【解決手段】Ｇｍ−Ｃフィルタ回路１００は、カットオフ周波数の補正動作中に後段回路２００への電力供給を停止させる電源遮断部（スイッチ１１２とこれを制御するフィルタ制御回路１１０）を有して成る構成とされている。 （もっと読む）

【課題】本発明は、フィルタリング特性調整機能を有するアナログフィルタを有するフィルタ回路に関し、アナログフィルタのフィルタリング特性を簡易な補正回路によって補正する機能を備える。
【解決手段】アナログフィルタ５０と、レプリカ回路としての発振器６１と、周波数比較ロジック６２を備え、周波数比較ロジック６２で、その発振器６１の発振周波数が基準周波数となるように、発振器６１とアナログフィルタ５０との双方を同時に調整する。 （もっと読む）

【課題】伝送路との整合を保持しながら交流結合回路による低域側遮断域を変化させる。
【解決手段】周波数特性調整回路２０の遮断域調整部２１は、ＡＣ結合回路１０の周波数特性における低域側遮断域が移動するように、ＡＣ結合回路１０からの出力信号を通過させる。遮断域調整部２１の零点周波数および極周波数は、制御信号に応じて設定される。この制御信号により、遮断域調整部２１の伝達関数の分子多項式が、ＡＣ結合回路１０の伝達関数の分母多項式と等しくされ、遮断域調整部２１の零点周波数が、ＡＣ結合回路１０による低域遮断周波数に合わせられる。このため、ＡＣ結合回路１０から遮断域調整部２１を通過した出力信号は、ＡＣ結合回路１０により生じた低域遮断域が移動した周波数特性を有するようになる。そして、この周波数特性において、制御信号に応じて設定される遮断域調整部２１の極周波数が、移動後の低域側遮断域の遮断周波数となる。 （もっと読む）

【課題】マルチバンド無線受信機のバンドパスフィルタを集積回路で構成する場合に、回路規模が大きくなり、チップ面積が大きくなったり、製造コストが高くなる。
【解決手段】混合回路５８は無線受信信号Ｓ_ＲＦをダウンコンバートして中間信号Ｓ_ＩＦを生成する。ＩＦＢＰＦ６０は、抵抗Ｒ及びキャパシタＣを用いたＲＣアクティブフィルタで構成され、Ｓ_ＩＦから目的受信信号を抽出する。抵抗Ｒは、クロック信号Ｓ_ＣＬによって駆動されるスイッチトキャパシタからなる等価抵抗により構成される。Ｓ_ＣＬを生成するフィルタ制御クロック生成回路７２は、Ｓ_ＣＬの周波数ｆ_ＣＬを、目的受信信号が属するバンドに応じて切り換えることができる。ＩＦＢＰＦ６０の通過帯域は、クロック周波数ｆ_ＣＬによる抵抗Ｒの等価抵抗値の切り換えにより、受信バンドに対応して変更できる。 （もっと読む）

【課題】時定数が比較的短い高速なフィルタ回路について、トリミングを容易に行うことができるトリミング方法を提供する。
【解決手段】フィルタ回路４の出力端子に、パルス信号の出力状態が変化したことを検出すると、アクティブとなる検出信号を出力し続けるように構成されるパルス検出回路１１を配置する。そして、フィルタ回路４の時定数を一定方向に漸次変化させながら、所定パルス幅のパルス信号を入力した場合、パルス検出回１１路が検出信号を出力した時点に、フィルタ回路４に設定した時定数でトリミングを完了する。 （もっと読む）

【課題】映像信号多重デジタル伝送システムのケーブル長が延びたときの伝送波形を改善する。
【解決手段】一つの伝送路を時分割により、双方向にデジタル化した映像信号を送受する多重伝送装置において、送信側と受信側とにそれぞれ複数の増幅器を有し、受信側に波形等化器を有し、伝送路が長い場合は、送信側では抵抗で帰還回路を構成した電流帰還演算増幅器で高増幅度とし、受信側では、負入力の接地抵抗と、基本波周波数インピーダンスが負入力抵抗の約半分で３次高調波周波数インピーダンスが負入力抵抗の約３倍のフェライトビーズを電流帰還演算増幅器の出力と負入力間に設けた電流帰還演算増幅器とで基本波周波数以下の低周波数成分を減衰させ、３次高調波成分を増強する。伝送路が短い場合は、送信側も受信側も抵抗で帰還回路を構成した電流帰還演算増幅器で０ｄＢ（特性整合損失を除けば＋６ｄＢ）の増幅度とする。 （もっと読む）

【課題】 内蔵フィルタの周波数特性の不所望な変化を軽減すること。
【解決手段】 半導体集積回路は校正回路２００を具備して、内蔵容量７０：１５１は、複数の容量およびスイッチを有する。Ｖ・Ｉ変換器２０、３０は基準電圧を電流に変換して、電流に応答する時間積分器４０、５０は容量７０の充電または放電の時間積分を実行して、電圧比較器８０は基準電圧と内蔵容量７０の端子電圧とを比較する。校正動作の間に複数回の時間積分と複数回の電圧比較が順次に実行されて、順次に生成される複数回の電圧比較の結果はラッチ９０に順次に格納される。校正動作の完了時点のラッチの格納結果に従って、内蔵容量７０：１５１の複数のスイッチの各オン・オフ制御と内蔵フィルタ１５０の周波数特性とが決定される。Ｖ・Ｉ変換器は、スイッチ素子ＳＷ0を含む。内蔵容量７０：１５１の複数のスイッチとＶ・Ｉ変換器のスイッチ素子は、ＭＯＳトランジスタである。 （もっと読む）

【課題】低損失化を図ることができるとともに、小形化を図ることができる移相回路を得る。
【解決手段】第１の入出力端子１ａと、第２の入出力端子１ｂと、第１の入出力端子１ａと第２の入出力端子１ｂの間に接続された第１のスイッチング素子２ａと、第１の入出力端子１ａに一端が接続された第１のキャパシタ３ａと、第２の入出力端子１ｂに一端が接続された第２のキャパシタ３ｂと、第１及び第２のキャパシタ３ａ、３ｂの他端とグランド４の間に接続された第２のスイッチング素子２ｂとを設けた。 （もっと読む）