【課題】比較的大きな時定数を持ち、フィルタ特性が可変可能で、且つ、ＬＳＩ化が可能なフィルタ回路の実現。
【解決手段】フィルタ回路１０は、ＬＰＦであり、抵抗Ｒ１及びコンデンサＣ１によりＲＣフィルタ（ＬＰＦ）が形成されているとともに、抵抗Ｒ１の入力側にスイッチＳＷ１が直列接続されている。スイッチＳＷ１は、所定周期のパルス信号である制御電圧によってそのオン／オフが制御される。そして、フィルタ回路１０の時定数は制御電圧のデューティによって可変され、この制御電圧のデューティが小さくなるに従ってフィルタ回路１０の時定数は小さくなる。 （もっと読む）

【課題】 信号伝送速度が高速化する場合にも、インピーダンス整合を正確にとることができ、その場合に、回路の大規模化等を有効に防止する。
【解決手段】 この出力装置１は、スイッチングによって出力信号を生成して伝送路（出力ノード）に出力するスイッチング部２と、出力装置１の出力インピーダンスを伝送路のインピーダンスに合うように調整するために設けられているインピーダンス整合部３と、出力装置１の出力インピーダンスを伝送路のインピーダンスに合うようにインピーダンス整合部３を設定する制御手段４とを有し、前記インピーダンス整合部３は複数のトランジスタ部により構成されている。 （もっと読む）

【課題】アナログフィルタの特性を調整するためのフィルタ調整方法及びフィルタ調整装置並びにフィルタ回路に関し、簡単な構成で自動調整が行なえるフィルタ調整方法及びフィルタ調整装置並びにフィルタ回路を提供することを目的とする。
【解決手段】本発明は、アナログフィルタ（１１１）の特性を調整するフィルタ調整方法において、アナログフィルタ（１１１）に擬似ランダムビットパターンを供給し、アナログフィルタ（１１１）の出力と擬似ランダムパターンとの相互相関値を算出し、算出した相互相関値に基づいてアナログフィルタの特性を調整することを特徴とする。 （もっと読む）

【課題】構成が簡単で雑音が小さく、かつパラメータの調整が容易なイコライザ回路を提供すること。
【解決手段】イコライザ回路は、入力信号を増幅して出力する第１の増幅回路５０、入力信号が印加されるフィルタ回路５１、フィルタ回路５１の出力信号が入力される第２の増幅回路５２、第１の増幅回路５０の出力信号と第２の増幅回路５２の出力信号とを逆相で加算する加算回路５３とを備える。フィルタ回路５１と第２の増幅回路５２の組を複数個備えていてもよい。更に、増幅回路の利得やフィルタ回路の特性を制御する等化特性設定回路５４を備える。高精度あるいは低雑音の部品や素子が必要なく、回路構成が簡単である。また、回路が高域に敏感でなくなるので、低雑音化が図れる。更に、イコライザ回路の特性を連続的に変更可能である。 （もっと読む）

【課題】スイッチドキャパシタ回路の高速化の際に、スイッチドキャパシタ回路を動作させるために供給するクロックタイミングがばらつきや配線に付く寄生抵抗、容量によってはタイミング破綻を引き起こす。
【解決手段】スイッチドキャパシタ回路を動作させるために供給するクロック信号のボトムプレートサンプリング期間と、ノンオーバーラップ期間を制御手段により、タイミングを調整可能にする事により、タイミング破綻を回避する事が出来、且つ前記それぞれの期間を決定付ける論理素子の面積を増大させる事なく構成できる。 （もっと読む）

【課題】ドレイン・基板間の寄生容量を軽減させる。
【解決手段】充電用・放電用トランジスタとそれらのソースに接続された容量素子とを有したスイッチド・キャパシタ部を複数有し、入力信号が充電用トランジスタのドレイン各々に対して共通に入力され且つ容量素子を充電させるように接続されるとともに、放電用トランジスタのドレイン各々から容量素子を放電させて出力信号が出力されるように接続されるスイッチド・キャパシタ群と、充電用及び放電用トランジスタのゲート各々のオン・オフを制御して容量素子各々を入力信号に基づいて順次充電させるとともに、当該順次充電の際に前回充電しておいた容量素子を放電させることで出力信号を順次出力させるスイッチング制御部と、を有し、隣接する二つの前記スイッチド・キャパシタ部において、双方の充電用・放電用トランジスタ同士を隣接させ、双方の充電用・放電用トランジスタのドレインを共通させる。 （もっと読む）

【課題】 スイッチの切り替え時に出力端子にノイズ電圧が発生しないようにすること。
【解決手段】 演算増幅器１の非反転入力端子＋を演算増幅器１１を用いたボルテージフォロアＤの入力端子＋に接続し、このボルテージフォロアＤの出力端子を第２のスイッチＳＷ２を介してコンデンサＣ２と第１のスイッチＳＷ１と間に接続し、更に、Ｖ_Aの電位をボルテージフォロアＤでバッファした電位をＶ_A＊として、第１のスイッチＳＷ１と第２のスイッチＳＷ２とが逆相の動作を行うように制御するスイッチ制御回路Ｅを接続して、フィルタ回路を構成する。 （もっと読む）

時間アナログ対デジタル変換器（TAD）はアナログ対デジタル変換のために時間対デジタルの手法を使用する。該TADのダイナミックレンジを増加させるために、例えばCMOSインバーターの連鎖のような２つの電圧対遅延変換器（VDC）を該TADは含む。各VDCは入力電圧の異なる範囲を扱うことが出来る。比較器は、入力電圧の異なる範囲に対応する複数の参照電圧に対し入力信号電圧を比較し、選択器は、入力信号が存在する範囲に基づいて複数のVDC線出力の中の一つを選択する。フィルターは、該選択された出力からの遅延信号から入力信号電圧を推定する。 （もっと読む）

【課題】本発明はフィルタに関しフィルタ遮断周波数を補正するフィルタチューニング回路を提供する。
【解決手段】第１端子の印加電圧に比例して第２端子から第３端子に流れる電流を変化させる第１トランジスタと第１トランジスタに繋がれＲＣ-是正数の抵抗を可変する可変抵抗部を含み、可変抵抗部により電流を変化させる電流発生部と第１トランジスタとカレントミラー回路を構成して第１端子の印加電圧に比例して第２端子から第３端子にミラー電流が流れる第２トランジスタと第２トランジスタの第３端子に繋がれＲＣ−是正数の容量を可変する可変キャパシタ部を含み、可変キャパシタ部の容量を変化させるキャパシタンス補正部と可変抵抗部の抵抗またはキャパシタンス補正部の容量を可変する制御信号を送るアップダウンカウンタ及び抵抗又は容量を可変させるアップダウンカウンタの制御経路を選択する選択部を含む。 （もっと読む）

【課題】不必要なスイッチ素子の寄生容量を付加することなく容量値の変更を実現することで、広い可変範囲を持ちながら最小遅延が大きくならない遅延回路の提供。
【解決手段】この発明は、差動対となるＮ型のＭＯＳトランジスタＭＮ１，ＭＮ２と、電流源１と、遅延量を設定するための一対の遅延量設定部２、３とを備えている。遅延量設定部２は、キャパシタＣ０，Ｃ１，Ｃ２からなるキャパシタ群２１と、このキャパシタ群２１との間で電荷の充放電を行う抵抗として機能する２つのＰ型のトランジスタＭＰ０，ＭＰ１と、スイッチＳＷ０〜ＳＷ２と、スイッチＳＳＷ３，ＳＷ４とを備えている。スイッチＳＷ０〜ＳＷ２は、ＭＯＳトランジスタＭＰ０，ＭＰ１のうちの１つを選択的に有効化させる。スイッチＳＷ３、ＳＷ４は、キャパシタＣ０に対して、キャパシタＣ１，Ｃ２を選択的に接続可能とするものである。 （もっと読む）

【課題】 高利得増幅回路のフィルタ特性が製造プロセスによってばらついてもキャリブレーションにより補正することができる受信回路を内蔵した通信用半導体集積回路（高周波ＩＣ）を提供する。
【解決手段】 複数のロウパスフィルタ（ＬＰＦ）と利得可変な増幅回路（ＰＧＡ）が直列に多段接続されてなる直列信号処理回路（高利得増幅回路２２０）を内蔵した通信用半導体集積回路（高周波ＩＣ）において、上記直列信号処理回路を構成するロウパスフィルタの容量として、複数の容量素子とこれらの容量素子とそれぞれ直列に接続されたスイッチ素子とからなる可変容量回路を設け、例えば電源投入時に基準となるクロック信号を、上記ロウパスフィルタを含む回路に入れて回路の遅延時間が設計値に対してどの程度ずれているか判定して、遅延時間のずれが最小となるように上記可変容量回路のスイッチ素子のオン、オフ状態を設定するようにした。 （もっと読む）

【課題】調整機能を有するフィルタにおいて、高い調整精度をもち、かつ低消費電流化が容易なフィルタのバラツキ調整を可能にする。
【解決手段】位相差検出器１０４により、基準フィルタ１０３における前後の位相差をカウンタ１０６にてカウントし、基準フィルタ１０３のバラツキを検出する。そのバラツキの検出を複数回行い、判定回路１１０にてカウント数を選択することにより、より精度の高いフィルタ調整を行う。検出結果から得られる主フィルタ１０９の制御信号１１６(１)〜１１６(ｎ)はレジスタ１０８に保持し、調整後はフィルタ調整に関する部材をすべて動作停止し、低消費電力化を図る。 （もっと読む）

プロセス、電圧及び温度の変動に起因して回路網（４１４）の時定数偏差を調整して雑音を無くす方法及び装置を提供する。当該装置（４００）は、デジタル時定数が回路網（４１４）の公称時定数に対して相関されるクロック基準手段（４０４）を備える。相関されたデジタル時定数は、回路網（４１４）に印加され、そして出力充電／放電波形スイングが、所定の基準電圧と比較される。当該充電／放電波形スイングが基準電圧と一致しない場合、オフセット信号を発生する。オフセット信号が、制御回路（４０２）に印加され、当該制御回路（４０２）は、対応の同調信号を発生する。同調信号は、回路網（４１４）に印加されて、一致が達成されるまで内部部品を増分的又は減分的に調整する。当該装置（４００）は、内蔵型で自己試験型のデジタル時定数トラッキング回路として構成されることでき、且つＩＣチップ上に回路網（４１４）と一緒に統合化されることができる。
（もっと読む）

【課題】ＳＣＦを用いて構成されるＬＰＦにおいて、ＳＣＦの後段にノイズ除去用のＬＰＦを設けることなく、ＳＣＦで発生するノイズを軽減する。
【解決手段】ＬＰＦ１０は、対象信号ｆ_ｉｎから高域成分を除去して出力信号Ｓ_１１を出力するＳＣＦ１１と、対象信号ｆ_ｉｎから高域成分を除去して出力信号Ｓ_１２を出力するＳＣＦ１２と、出力信号Ｓ_１１，Ｓ_１２を互いに減算し、得られた信号を出力する減算部１３とを備える。出力信号Ｓ_１１，Ｓ_１２は、それぞれ、対象信号ｆ_ｉｎから高域成分が除去された通過信号に、各ＳＣＦで発生したノイズＳｎ_１１，Ｓｎ_１２が重畳されてなる。ＳＣＦ１１，１２は、各通過信号が互いに逆相となり、各ノイズＳｎ_１１，Ｓｎ_１２が互いに同相となるように構成され、減算部１３の減算によりノイズＳｎ_１１，Ｓｎ_１２が互いに打ち消し合う。 （もっと読む）

【課題】 減衰量の変化範囲においても歪みの発生が少ない可変減衰回路を提供する。
【解決手段】 入力端子１１と出力端子１２との間に縦続接続して介挿された二つのスイッチ素子１３、１４と、スイッチ素子１３、１４の出力端子１２側の一端をグランドにシャントする充電コンデンサ１５、１６とを備え、スイッチ素子１３、１４にそれぞれ放電抵抗１７、１８を並列接続し、スイッチ素子１３、１４を減衰量に対応した繰り返し周波数でオン／オフすることで信号を断続し、オン時に信号の電圧を充電コンデンサ１５、１６に充電し、オフ時に放電抵抗１７、１８で放電した。 （もっと読む）

【課題】回路の消費電力を減らし、かつ回路規模の小さいアクティブフィルタの周波数調整回路を提供する。
【解決手段】積分回路１３は、周波数調整回路１１の制御対象のｇｍＣフィルタの相互コンダクタンス増幅器２１とバイアス回路２２及び可変容量回路２３と同一の回路で構成されている。デジタル制御回路１６は、積分回路１３の入力信号と出力信号から得られる直流電圧を比較して、電圧差に応じたデジタルデータを可変容量回路２３に出力して容量値Ｃを変化させる。これにより、積分回路１３のカットオフ周波数が基準周波数と一致、もしくは比例するように調整される。 （もっと読む）

第１の性能に合わされた第１のアナログ回路（５３）と、上記第１のアナログ回路と協働することで上記第１の性能より高い第２の性能を実現する第２のアナログ回路（５５）とを有し、第１の性能が要
求される場合には第１のアナログ回路を動作させるとともに第２のアナログ回路への電源供給を遮断し、第２の性能が要求される場合には第１のアナログ回路及び第２のアナログ回路をともに動作させるようにして、第１のアナログ回路を共有することにより回路規模の増大を抑制しながらも、要求される性能に応じて回路特性を適切に切り替えることができるようにする。 （もっと読む）