【課題】ＵＳＢ２．０対応の半導体デバイスに内蔵されて、終端抵抗としてHigh Speedモードでの終端抵抗の規定を満足し、データ・ドライバとしてもFull Speedモードでの出力インピーダンスの規定を満足する終端抵抗調整回路を提供すること。
【解決手段】ドライバと、該ドライバの出力端とバスとの間に接続される抵抗素子とを備えて構成される出力／終端ユニットが並列に複数備えられる出力／終端部と、出力／終端ユニットと同一の構成を有しドライブ状態に維持されるモニターユニットと、モニターユニットに備えられる抵抗素子の一端に接続され、基準電流を流す電流源と、モニターユニットを流れる基準電流に応じてモニターユニットに備えられる抵抗素子の一端に出力されるモニター電圧に基づいて、出力／終端部においてドライバがドライブ状態となることに応じて終端抵抗を構成する出力／終端ユニットの構成数を調整する制御部とを備える。 （もっと読む）

【課題】プロセスばらつき、温度・電圧変動に依存することなく一定のカットオフ周波数を保持する、小型化・低消費電流化に適したフィルタ回路を提供する。
【解決手段】可変電流源を備えた基準コンデンサを用いて被比較電圧を生成し、被比較電圧と基準電圧を比較器によって比較し、電位差をロジック回路によってデジタル信号に変換する。変換されたデジタル信号によって、可変容量回路のスイッチを切り替える。またデジタル信号は可変電流源にも入力され可変電流源の電流値を変える。この動作を繰り返すことにより、フィルタのカットオフ周波数を決定することで、カットオフ周波数が一定に保持されるフィルタ回路を構成する。 （もっと読む）

【課題】回路規模を縮減するインピーダンス調整回路の提供。
【解決手段】外付抵抗３と、被調整抵抗５のレプリカをなすレプリカ抵抗４の抵抗値の大小を比較するコンパレータ２と、抵抗制御回路１０と、を備え、抵抗制御回路１０は、コンパレータ２での比較結果に基づきカウント値をアップ・ダウンしレプリカ抵抗への制御信号を出力するレプリカ抵抗制御カウンタ１１と、被調整抵抗５へ与える制御信号を保持する被調整抵抗制御信号保持回路１２と、前記カウンタの状態と、前記保持回路の出力を入力し、レプリカ抵抗制御カウンタ１１のカウント状態と被調整抵抗制御信号保持回路１２の出力（Ｙ）との値の差（｜Ｘ−Ｙ｜）が予め定められた所定範囲内にあるときは、被調整抵抗制御信号保持回路１２の出力（Ｙ）を被調整抵抗制御信号保持回路（１２）への入力（Ｚ）として供給する監視回路１３を備えている。 （もっと読む）

【課題】
本発明は、誘導結合(inductive coupling)送受信装置に関する。
【解決手段】
本発明の一実施例による誘導結合送受信装置は、データを送信及び/又は受信する誘導結合送受信器と、前記誘導結合送受信器に接続されたインダクタ(inductor)と、前記誘導結合送受信器及び前記インダクタに接続されて前記インダクタのインダクタンス(inductance)変化を補償する共振補償装置を含む。 （もっと読む）

【課題】インピーダンスを十分な精度で調整する。
【解決手段】一端を電源Ｖｄｄに接続する抵抗１１、１２のそれぞれの他端をそれぞれ接続する端子１３、１４と、一端をスイッチ素子１７を介して端子１３に接続し他端を接地する可変抵抗素子１９と、一端をスイッチ素子１８を介して端子１４に接続し他端を可変抵抗素子１９の一端に接続する可変抵抗素子２０とを備える。スイッチ素子１７をオンとし、スイッチ素子１８をオフとし、可変抵抗素子１９の一端の電位が基準電圧となるように可変抵抗素子１９の抵抗値を調整し、調整された可変抵抗素子１９の抵抗値を維持して、スイッチ素子１７をオフとし、スイッチ素子１８をオンとし、可変抵抗素子２０の一端の電位が基準電圧となるように可変抵抗素子２０の抵抗値を調整する。 （もっと読む）

【課題】ＩＦ信号からベースバンド信号をより正確に再生するための新たな手法を提案すること。
【解決手段】フィルタ部のフィルタの遮断周波数に応じて周期波形の形状を変更して再生用発振信号を生成し、生成した再生用発振信号を用いてベースバンド信号を再生する。具体的には、フィルタの遮断周波数が低いほど、正の振幅から負の振幅までの正負振幅間長が長い周期波形の再生用発振信号を用いてベースバンド信号を再生する。 （もっと読む）

【課題】ＩＣチップ化が可能な無限移相器。
【解決手段】１．Ａの無限移相器１００においては、位相調整回路１０に高周波が入力され、位相が０以上π／４未満の任意量で変化される。４相発生回路２０では入力された高周波に対し、位相が一致した高周波、位相がπ／２、π及び３π／２進んだ高周波の４つが同時に生成される。ベクトル合成回路３０では、入力された４つの高周波のうちの１つが利得調整回路４０に出力されるか、位相がπ／２異なる２つの高周波のベクトル和が利得調整回路４０に出力される。利得調整回路４０では、ベクトル合成回路３０に入力された４つの高周波のうちの１つが出力された場合の利得を基準として、ベクトル合成回路３０に入力された４つの高周波のうちの２つの高周波の和が出力された場合の利得を１．５ｄＢ低くする。１．Ｂの無限移相器１５０は接続順序を替えたものである。 （もっと読む）

【課題】温度が変化しても中心発振周波数が安定している電圧制御発振器等を、簡単な構成で提供する。
【解決手段】入力信号Ｖｉに遅延量τｄを加えて出力信号Ｖｏとする遅延発生部１１と、遅延τｄを制御する遅延制御部１２とを備えている。遅延制御部１２は、遅延量τｄを調節する第一の制御信号としての制御信号Ｓ１を出力する遅延調節回路１３と、温度による特性変化を補償する第二の制御信号としての制御信号Ｓ２を出力する温度補償回路１４とを有し、制御信号Ｓ１と制御信号Ｓ２とを合成して得た第三の制御信号としての制御信号Ｓ３を遅延発生部１１へ出力することにより遅延量τｄを制御する。遅延制御部１２は、遅延調節回路１３と温度補償回路１４とを直列に接続することにより、制御信号Ｓ３を得ている。 （もっと読む）

【課題】外部抵抗を備える半導体集積回路において、外部抵抗の抵抗値を容易に変更可能にする技術を提供する。
【解決手段】外部抵抗を備える半導体集積回路であって、半導体集積回路の入出力インピーダンスは、外部抵抗の抵抗値に基づいて調整され、外部抵抗は、その抵抗値として、複数の抵抗値の中から所望の抵抗値を選択できるように形成されていることを特徴とする半導体集積回路。 （もっと読む）

【課題】低消費電力で動作可能であり、フィルタ特性がリコンフィギュアラブルである、チャージドメインフィルタ回路を提供すること。
【解決手段】所定の間隔でサンプリングされる第１の信号を出力する第１の信号出力手段と、第１の信号からサンプリング間隔のｎ倍（ｎは自然数）遅れて、かつ連続したタイミングでサンプリングされる第２の信号を出力する少なくとも１つの第２の信号出力手段と、第２の信号出力手段において時間的に後にサンプリングが行われる一つの第２の信号からサンプリング間隔のｎ倍遅れたタイミングでサンプリングされる第３の信号を出力する第３の信号出力手段と、第１の信号、第２の信号、および第３の信号を加算して出力する加算手段と、を含み、第１の信号出力手段と第２の信号出力手段とに備えられるサンプリングキャパシタの容量比を連続的にまたは離散的に可変とするチャージドメインフィルタ回路が提供される。 （もっと読む）

【課題】広い周波数レンジでフィルタのＱ値を所望の値に設定する。
【解決手段】フィルタ回路１は、入力電圧信号を電流信号に変換する可変トランスコンダクタンスｇｍ１と、可変トランスコンダクタンスｇｍ１の後段に結合されたＲＬＣタンクと３ａを備え、ＲＬＣタンク３ａは、互いに並列に結合された可変キャパシタＣ１と可変抵抗Ｒ１とインダクタＬ１とを有し、可変キャパシタＣ１のキャパシタンス値を、フィルタ回路１の周波数特性を示す中心周波数またはカットオフ周波数の２乗に反比例して設定する周波数チューニング回路７と、可変抵抗Ｒ１の抵抗値を、可変トランスコンダクタンスｇｍ１のトランスコンダクタンス値に反比例して設定するゲインチューニング回路８とをさらに備え、可変トランスコンダクタンスｇｍ１のトランスコンダクタンス値は、中心周波数またはカットオフ周波数に依存した値に設定される。 （もっと読む）

【課題】本発明の目的は、使用する容量比の大きなフィルタカットオフ周波数を自動調整すること、並びにその自動調整にかかる時間を短縮することにある。
【解決手段】チャネルフィルタ回路の帰還容量及び不帰還容量（接地容量）ごとにフィルタカットオフ周波数自動調整回路及び誤差修正用のレジスタを設ける。これにより、帰還容量及び不帰還容量の容量差による誤差の拡大を招くことなく、フィルタカットオフ周波数の調整が可能となる。 （もっと読む）

【課題】信号経路切替機能を有するアッテネータ回路において、信号伝搬における損失を抑制することが可能な可変アッテネータ回路を提供する
【解決手段】信号が入力される信号経路に並列に設けられ抵抗値制御端子に制御電圧が入力される可変抵抗ＶＲ１、信号経路と出力端子Ｓｏｕｔ１、Ｓｏｕｔ２との間に直列に接続された可変抵抗ＶＲ２ａ、ＶＲ２ｂを有するアッテネータ回路ＡＴＴＮ、制御電圧Ｖｃｔｒｌが入力され制御電圧Ｖｃｔｒｌ２を出力するバイアス電圧発生部ＢＶＧ、一端に制御電圧Ｖｃｔｒｌが入力され、他端が可変抵抗ＶＲ２ａの抵抗値制御端子に接続され出力経路切替信号ＰＳａが与えられてオン／オフが制御される経路切替部ＰＳａ、一端に制御電圧Ｖｃｔｒｌが入力され、他端が可変抵抗ＶＲ２ｂの抵抗値制御端子に接続され出力経路切替信号ＰＳｂが与えられてオン／オフが制御される経路切替部ＰＳｂを備えることを特徴とする。 （もっと読む）

【課題】チップ占有面積が小さく低消費電力の広帯域RF信号処理回路を提供すること。
【解決手段】半導体集積回路は、第1制御端子101の第1制御信号Vc1により制御可能なキャパシタンスC_Rを有する第1キャパシタ1と、第2制御端子102の第2制御信号Vc2により制御可能なキャパシタンスC_Lを有する第2キャパシタ3を含み等価的にインダクタLをエミュレートするジャイレータ2、5とからなる共振回路を半導体チップに具備する。キャパシタンスC_RとインダクタLは、並列共振回路を構成する。並列共振周波数を変更する際に、第1と第2のキャパシタ1、3のキャパシタンスを協調的に変更する。並列共振回路は増幅素子Q1の出力電極に接続されるアクティブ負荷に好適である。 （もっと読む）

【課題】サンプリングフィルタを備えた受信機において、受信信号の同相成分と直交成分との振幅誤差や直交誤差による受信性能劣化を防ぐことのできる受信機を得る。
【解決手段】受信信号をフィルタリングするフィルタ部４と、復調部６を含む復調経路に設けられて受信信号の同相成分のＩ信号と直交成分のＱ信号との振幅誤差および直交誤差を検出するＩＱ誤差検出部７と、ＩＱ誤差検出部７により検出された誤差情報に基づいてフィルタ部４を制御する制御部８とを備えている。 （もっと読む）

【課題】外部からトランジスタの容量値を調整できる容量調整機能を有し、処理する信号の応答特性を適宜調整可能とし、成形波形の特性を一致させることが可能なキャパシタンス回路を提供する。
【解決手段】トランジスタを用いるキャパシタンス回路において、容量調整信号を受け付ける容量調整端子と、トランジスタのソース端子とドレイン端子とに接続されて、容量調整信号によりトランジスタの容量を調整する容量調整回路と、を具備する。 （もっと読む）

【課題】消費電力を低減し、かつ生成する遅延時間の誤差を縮小し得る遅延回路を提供する。
【解決手段】単位遅延時間のほぼ２倍の遅延時間を生成する複数の第一の遅延ユニットＹ１〜Ｙ１６と、単位遅延時間を生成する第二の遅延ユニットＸ１と、第一の遅延ユニットを直列に接続し、終段の第一の遅延ユニットＹ１６に第二の遅延ユニットＸ１を接続することと、初段の第一の遅延ユニットＹ１に外部入力信号Ｄinを入力するとともに、各第一の遅延ユニットと第二の遅延ユニットには外部入力信号Ｄinを入力することと、第一の遅延ユニット及び第二の遅延ユニットは、前段の遅延ユニットの出力信号と外部入力信号のいずれかを遅延させて出力するスイッチ回路を備えることと、終段の第一の遅延ユニットＹ１６の出力信号と第二の遅延ユニットＸ１の出力信号のいずれかを選択するセレクタ２とを備えた。 （もっと読む）

【課題】半導体装置と外部抵抗の間の線路に存在する寄生抵抗分を特別の回路を設けることなく補正することのできるインピーダンス調整回路およびインピーダンス調整方法を得ること。
【解決手段】ＬＳＩケース２０１の外部には、ケースピンを介してインピーダンス設定用のクランプ抵抗２０８と、これと電位を比較するための第１および第２の参照電圧生成抵抗２２１、２２２が接続されている。第１および第２の参照電圧生成抵抗２２１、２２２の間には、ＬＳＩ２０２内の折り返し線２２５を経由する形で他の線路と同一幅の２本ずつの線路の寄生抵抗分からなる抵抗回路２２４が設けられており、調整に悪影響となる他の線路の寄生抵抗分をキャンセルする。このため、コンパレータ２１１の比較結果を使用して制御回路２０５はインピーダンス調整用出力バッファ２０３を高精度に調整可能である。 （もっと読む）

【課題】周波数特性を切換可能とされたフィルタ及び半導体集積回路装置に関し、小さい回路規模で、回路設計を容易に行えるフィルタ及び半導体集積回路装置を提供することを目的とする。
【解決手段】本発明は、複数段のフィルタ回路（１１１、ＡＭＰ11／１１２、ＡＭＰ12；１１３、ＡＭＰ13：２１１、２１２、ＡＭＰ21）から構成され、必要とする周波数特性が切換可能とされたフィルタ（１００：２００）であって、複数段のフィルタ回路（１１１、ＡＭＰ11／１１２、ＡＭＰ12；１１３、ＡＭＰ13）のうちクオリティファクタＱが一定値より大きいフィルタ回路（１１１、ＡＭＰ11／１１２、ＡＭＰ12）を、必要とする周波数帯域（ｆc1、ｆc2）に応じた数だけ設け、必要とする周波数帯域（ｆc1、ｆc2）に応じてフィルタ回路（１１１、ＡＭＰ11／１１２、ＡＭＰ12：２１１、２１２、ＡＭＰ21）の接続を切り換えることを特徴とする。 （もっと読む）

【課題】低損失でかつ小型な移相回路を実現する。
【解決手段】一端が高周波信号入力端子１に接続され、かつ他端が高周波信号出力端子２に接続され、オン時に抵抗性を示し、オフ時に容量性を示す第１のＦＥＴ３ａ、オン時に抵抗性を示し、オフ時に容量性を示す第２のＦＥＴ３ｂと、第１のＦＥＴに並列接続された第１のスパイラルインダクタ４と、第２のＦＥＴに並列接続された第２のスパイラルインダクタ６と、第１のＦＥＴの一端に接続された第１のＭＩＭキャパシタ７と、第１のＦＥＴの他端に接続された第２のＭＩＭキャパシタ８と、第１及び第２のＭＩＭキャパシタの他端同士と接続された第３のスパイラルインダクタ５とを備え、第２のＦＥＴは、一端を第３のスパイラルインダクタ５の他端に接続し、他端をスルーホール１１に接続した。 （もっと読む）