【課題】逓倍回路側と発振増幅器側にそれぞれフィルタを備えることにより、簡単な回路
構成で両回路のアイソレーションを高く保つことが可能となり、調整時間を短縮して調整
コストの低減を図った発振器及びルビジウム原子発振器を提供する。
【解決手段】発振部５０は、電圧に基づいて発振周波数が制御される電圧制御発振器１０
と、発振信号の周波数を逓倍する逓倍回路１１と、所定の周波数を選択的に通過させる帯
域通過フィルタ１２と、前記電圧制御発振器１０により発振された発振信号を５．３ＭＨ
ｚに周波数変換する生成回路１４と、生成回路１４の出力レベルを増幅する増幅回路１５
と、所定の減衰値を有する減衰器１６と、所定の周波数を選択的に阻止する帯域阻止フィ
ルタ１７と、周波数成分をインピーダンス整合して合成する整合回路１３と、を備えて構
成されている。 （もっと読む）

【課題】ガスセルの温度を一定に制御するために、ＣＰＴ共振がないときの共鳴周波数に
おける光検出出力値を記憶しておき、温度補正時に記憶した光検出出力値になるように温
度制御することにより、簡単に且つ正確に量子レベルでの温度制御を可能とした原子発振
器を提供する。
【解決手段】この光学系１１０は、ガス状の金属原子を封入したガスセル３ａと、ガスセ
ル３ａを保持するガスセル保持部材３と、ガスセル保持部材３を加熱するヒータ（加熱手
段）７と、ガスセル３ａ中の金属原子を励起するコヒーレント光源１と、ガスセル３ａを
透過した光４を検出する光検出器（光検出手段）５と、光検出器５により検出された光４
の強度に基づいてヒータ７を制御する温度制御部（温度制御手段）８と、を備えて構成さ
れている。 （もっと読む）

【課題】数ＭＨｚから数ＧＨｚの周波数領域にわたる高周波信号を、非常に低いＳＳＢノイズで安定して発生することができる高周波信号発生装置を提供する。
【解決手段】搬送波周波数ｆ_１の１／ｎにほぼ相当する第１高周波信号ａを発振する高周波発振器１１と、搬送波周波数ｆ_１にほぼ相当する第２高周波信号ｅを発振する電圧制御発振器１５と、電圧制御発振器１５の出力周波数ｆを１／ｎに分周する分周回路１６と、第１高周波信号ａと出力周波数ｆの１／ｎの第２高周波信号ｇの位相差に比例した誤差信号Ｖ_ｅを出力する位相比較器１２と、誤差信号Ｖ_ｅに応じて制御電圧を電圧制御発振器１５に入力するＶＣＯ制御回路１３とを備え、ＶＣＯ制御回路１３は、ＳＳＢノイズが第１高周波信号ａの方が第２高周波信号ｅのものより小さい周波数帯域では、誤差信号Ｖ_ｅに比例する制御電圧を出力し、大きい周波数帯域では制御電圧を０にする。 （もっと読む）

【課題】送受信動作に使用する周波数シンサセイザとしてフラクショナルＮ ＰＬＬ回路を含むＲＦ通信用半導体集積回路において、ＰＬＬ回路のチャージポンプ回路ＣＰＣのソース電流注入トランジスタとスィンク電流放出トランジスタとのミスマッチに起因する非線型性の影響を軽減する一方、ＰＬＬ回路の位相ノイズを低減するための補償回路の回路規模を小さくして補償回路の制御も単純化すること。
【解決手段】受信動作と送信動作とに使用する周波数シンサセイザＦｒｃｔ＿ＳｙｎｔｈとしてフラクショナルＮ ＰＬＬ回路のクローズドループ帯域を、数十ＫＨｚのオーダーの狭帯域とする。チャージポンプ回路ＣＰＣの２つのトランジスタのミスマッチに起因する非線型性の影響の軽減を最も段純な方法であるオフセット回路ＭＮ２、ＭＮ３によるループフィルタＬＦＣへのｄｃ直流電流Ｉｏｆｆｓｅｔの注入もしくはＬＦＣからのＩｏｆｆｓｅｔの放出によって実現する。 （もっと読む）

【課題】本発明は、可変周波数の水晶発器（ＶＣＸＯ）を用いること無く、基地局と受信装置間の時間情報および基準クロックの同期を実現することができる、デジタル放送受信装置等を提供する。
【解決手段】水晶発振子２２は、所定の固定周波数のクロックを発振する。可変デジタル分周回路２４は、固定周波数を分周比によりデジタル分周し、分周比を変更することができる。システムでコーダ５は、基地局からの基準時間情報を検出する。基準カウンタ１８は、受信装置２０の時間情報を生成する。位相比較器１３は、基準時間情報と時間情報との差分を検出する。分周比制御回路２５は、前記差分に基づいて前記分周比の変更を制御する。また、基準カウンタ１８は、可変デジタル分周回路２４により分周された周波数を有するクロックに基づいて時間情報の生成を行い、時間情報を位相比較器１３にフィードバックさせている。 （もっと読む）

【課題】基準周波数発振器ＤＣＸＯの発振出力信号をレベル変換器Ｌｅｖ＿Ｃｏｎｖによりレベル変換する際に発生するＤＣＸＯの発振出力信号の高調波成分によるＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振出力信号の近傍への漏れ込みによる影響を低減すること。
【解決手段】レベル変換器Ｌｅｖ＿ＣｏｎｖはＤＣＸＯの発振出力信号をレベル変換して、レベル変換信号をＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数を制御するＰＬＬ・フラクショナルシンセサイザＦｒｃｔ＿Ｓｙｎｔｈの位相比較器ＰＤＣに供給する。このＬｅｖ＿Ｃｏｎｖは、基準周波数発振器ＤＣＸＯの基準周波数信号を増幅する自己バイアス型電圧増幅器Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐを含む。自己バイアス型電圧増幅器は、結合容量Ｃ１、増幅トランジスタＱｎ５、負荷Ｑｐ５、バイアス素子Ｒ１を含み、外部電源電圧Ｖｄｄ＿ｅｘｔが変動しても、高調波成分のレベル変動を抑制する。 （もっと読む）

【課題】ウォブル信号に同期して生成される記録クロックの周波数安定化を簡素な構成で実現することができる情報記録再生装置を提供する。
【解決手段】本発明に係る情報記録再生装置は、光ディスクに記録クロックを用いてデータを記録する情報記録再生装置において、光ディスクの再生信号から抽出されるウォブル信号によるフェーズロック制御に基づいて周波数制御され、記録クロックの発振源となるＶＣＯと、ＶＣＯの周波数変動量を検出する周波数変動検出部と、を備え、ＶＣＯは、フェーズロック制御に基づく周波数制御に加えて、周波数変動検出部にて検出される周波数変動量に基づいて周波数制御される、ことを特徴とする。 （もっと読む）

【課題】複数の位相誤差出力をもつ特殊なＶＣＯを備えること無しに、間欠的に記録され、データの先頭部に同期引き込みパターン領域を有するデータに対し、高速での引き込みを可能とするＰＬＬ回路を提供する。
【解決手段】ＰＬＬ回路において、ＡＤコンバータ４と、ＡＤコンバータ４の出力信号から位相誤差を算出する位相比較器５と、周波数系フィルタ６と、位相系フィルタ７と、所定のタイミングで位相比較器５で算出された位相誤差の読み取りを行い、その読み取り値に応じた出力を発生する位相誤差読み取り手段８および位相誤差変換手段９と、周波数系フィルタ６の出力、位相系フィルタ７の出力、および位相誤差変換手段９の出力を加算する加算器１０と、ＤＡコンバータ１１と、ＤＡコンバータ１１の出力電圧に基づいてＡＤコンバータ４のサンプリングクロックとして使用される発振出力を出力するＶＣＯ１２とを備えた。 （もっと読む）

【課題】温度が変化する環境下において、ＣＲ発振回路を利用して生成されるクロック信号の発振周波数自体が一定となるように補正できるマイクロコンピュータを提供する。
【解決手段】マイクロコンピュータのＥＥＰＲＯＭに、温度により変動するＣＲ発振回路の発振周期データを記憶しておき、ＣＰＵは、温度検出回路によって検出される温度に応じてＥＥＰＲＯＭに記憶されているデータを読み出し（ステップＳ２，Ｓ３）、決定した逓倍値をＤＰＬＬ回路に設定することで（ステップＳ４，Ｓ５）逓倍クロック信号の発振周波数を補正する。 （もっと読む）

【課題】本発明はクロック再生装置に関し、バーストモードに対応でき、また１０Ｇｂｐｓ以上の高速通信の場合にも安定に発振することができるクロック再生装置を提供することを目的としている。
【解決手段】入力データを受けて該入力データからパルスを作成するパルス作成回路２０と、ゲート付きオッシレータ３１と、該ゲート付きオッシレータ３１の出力と基準クロックとを比較し、その比較結果により前記ゲート付きオッシレータ３１に遅延時間を設定するための位相制御信号を与える周波数コントロール回路３２から構成されるクロック再生回路３０と、によりなり、前記パルス作成回路２０の出力で前記ゲート付きオッシレータ３１をリセットすると共に、当該ゲート付きオッシレータ３１の出力をクロック再生出力とするように構成される。 （もっと読む）

【課題】本発明はクロック再生装置に関し、バーストモードに対応でき、また２０Ｇｂｐｓ以上の高速通信の場合にも安定に発振することができるクロック再生装置を提供することを目的としている。
【解決手段】ゲート付きオッシレータ２５と、該ゲート付きオッシレータ２５の出力と基準クロックの位相とを比較し、その比較結果により前記ゲート付きオッシレータ２５に遅延時間を設定するための位相制御信号を与える周波数コントロール回路２６から構成されるクロック再生回路１０と、によりなり、前記ゲート付きオッシレータ２５は内部に２系統の発振回路を有しており、該ゲート付きオッシレータ２５のリセット入力端子に入力データを入力し、該入力データが“Ｈ”の時と“Ｌ”の時とで異なるルートの発信回路を動作させるように構成される。 （もっと読む）

【課題】逓倍回路から正確な逓倍クロックが出力されず、温度等の変動に対する補正能力が低下し、ロックが困難になるという課題があった。
【解決手段】互いに直列に接続された複数個の遅延素子から構成されるデジタルディレイライン５６，６９，７１を有し、デジタルディレイライン５６，６９，７１に対応したカウンタ５２，６５から出力されるカウント値に応じて複数の遅延素子のいずれかの遅延を選択し、選択した遅延素子およびこれに隣接する１つの遅延素子によって遅延時間を設定制御する。 （もっと読む）

【課題】
ジッタが少なく安定に動作する高い逓倍比を持つ回路を提供する。
【解決手段】
逓倍回路１０は、入力クロック信号ＣＬＫと入力クロック信号ＣＬＫをｍ逓倍したクロック信号とを選択して出力するセレクタ回路１５を備える。ＰＬＬ回路２０は、セレクタ回路１５が出力するクロック信号と帰還クロック信号とを位相比較する位相差検出回路２１と、位相差検出回路２１が出力する位相差信号を入力するチャージポンプ回路２２と、チャージポンプ回路２２が出力する信号の低域成分を取り出して出力するローパスフィルタ２３と、ローパスフィルタ２３の出力レベルに応じた周波数で発振する電圧制御発振器２４と、電圧制御発振器２４の出力クロックを入力してｎ分周して帰還クロック信号として出力する分周器２５と、を備える。 （もっと読む）

【課題】一つの位相同期回路を用いて多周波の出力信号を得ることが可能な多周波出力位相同期発振器を提供することを目的とする。
【解決手段】本発明に係る多周波出力位相同期発振器６は、外部から入力される基準信号と、後述する電圧制御発振器が出力する信号を分周した比較信号とを位相比較し位相差信号を発生する位相比較器２と、前記位相差信号の高周波成分を除去して直流電圧とするループフィルタ３と、ある一定の自走周波数を有し、前記直流電圧により発振周波数を変化させる電圧制御発振器４と、該電圧制御発振器４が出力する信号の周波数を複数の分周器のトータルで１／Ｎ分周し、前記位相比較器２に出力する分周器７、８、９、１０とにより構成する。 （もっと読む）

【課題】出力信号に生じるジッタ量を抑えることができる分周回路を提供する。
【解決手段】直列に接続されたＤ−ＦＦ７，９，１１を、入力信号Ｓ０を基準クロック信号として駆動し、分周比決定信号Ｓ２１によって選択された分周比で入力信号Ｓ０を分周して第１の分周信号Ｓ７を生成する回路モジュール３と、直列に接続されたＤ−ＦＦ４７，４９，５１，５３を、第１の分周信号Ｓ７を基準クロック信号として駆動し、当該直列に接続されたＤ−ＦＦの段数に応じた分周比である８分周で、第１の分周信号Ｓ７を分周して出力信号Ｓ５７を生成する回路モジュール４５と、回路モジュール４５のＤ−ＦＦの出力および４／５選択信号Ｓ２４に基づいて、分周比決定信号Ｓ２１を生成するＯＲ回路５５とを有する。 （もっと読む）

【課題】複数回の周波数変換を行う通信装置において、周波数変換に用いる局部発振器の数を削減する。
【解決手段】送信系において、第1の周波数シンセサイザ51では、基準信号と帰還ループにより帰還された第1の出力信号(F4)との位相差に応じて該基準信号と同期した該第1の出力信号(F4)を出力し、第2の周波数シンセサイザ52では、該第1の出力信号(F4)と帰還ループにより帰還された第2の出力信号(F5)との位相差に応じて該第1の出力信号(F4)と同期した該第2の出力信号(F5)を出力する。そして、第1の周波数変換器1では、入力される第1の周波数信号(F1)を該第1の出力信号(F4)の周波数に従って第2の周波数信号(F2)に変換し、第2の周波数変換器2では、該第2の周波数信号(F2)を該第2の出力信号(F5)の周波数に従って第3の周波数信号(F3)に変換して送信する。 （もっと読む）

【課題】従来のクロック発生回路は１種類のクロックの発生しかできず、複数クロックに対応できなかった。また、同期信号とクロックとの位相関係によってテレビ受像機などの映像端末の性能を引き出せていなかった。
【解決手段】周波数意位相誤差演算回路１２０を設け、ＤＴＯ１０の周波数情報と位相比較器７、デジタルＬＰＦ８よりの位相誤差情報よりＤＴＯ１０でバーストロックに同期したクロックだけでなく、ラインロックしたクロックをＤＴＯ１２１で同時に発生でき、複数のクロックが必要なシステムに対応でき、周波数拡散情報発生回路９０で拡散情報を作り、ＤＴＯ１２１にて加算することで容易に周波数拡散ができ、クロックよりの映像端末に対する妨害を減らすことができ、テレビ受像機などの映像端末の性能を引き出すことができる。
（もっと読む）

フェーズ・ロック・ループは、入力クロック信号から出力クロック信号を生成する。出力クロック信号は、クロック・ツリーを通して結合されて、出力クロック信号の位相を入力クロック信号の位相と比較する位相検出器にフィード・バックされる。出力クロック信号は、位相検出器から出力を受け取るように結合された制御入力を有する電圧制御発振器と、電圧制御発振器の出力に結合された周波数逓倍器とによって生成される。を持っている電圧制御発振器によって生成される。結果として、電圧制御発振器が相対的に低い周波数で動作することによって相対的に小さな電力を使用する一方、周波数逓倍器により生成されたＣＬＫ_OUT信号は、相対的に高い周波数を持っている。
（もっと読む）

本明細書で説明され、図示される多数の発明がある。１態様で、本発明は、出力信号を生成する微細電気機械共振器と、微細電気機械共振器の出力信号を受け取り、値のセットに応答して第２周波数を有する出力信号を生成するために微細電気機械共振器に結合された周波数調整回路構成と、を有する、補償された微細電気機械共振器を対象とする。１実施形態で、値を、微細電気機械共振器の動作温度および／または微細電気機械共振器の製造変動に依存する、微細電気機械共振器の出力信号の周波数を使用して、決定することができる。１実施形態で、周波数調整回路構成に、周波数逓倍器回路構成（たとえば、ＰＬＬ、ＤＬＬ、ディジタル／周波数シンセサイザ、および／またはＦＬＬならびにこれらの任意の組合せおよびその組み合わせの変更）を含めることができる。周波数調整回路構成に、それに加えてまたはその代わりに、周波数分周器回路構成（たとえば、ＤＬＬ、ディジタル／周波数シンセサイザ（たとえば、ＤＤＳ）、および／またはＦＬＬ、ならびにこれらの任意の組合せおよびその組み合わせの変更）を含めることができる。
（もっと読む）