【課題】擬似ロックを防止するための論理回路の回路規模を低減する。
【解決手段】遅延ロックドループ(ＤＬＬ)は、複数の可変遅延回路ＤＬ０〜８の電圧制御遅延回路１と位相周波数比較器２とチャージポンプ３を具備する。初段の出力ＰＨ［０］と最終段の出力ＰＨ［８］は、比較器２に供給される。比較器２のアップ信号とダウン信号は、チャージポンプ３に供給される。擬似ロック防止回路４は、第Ｍ段の出力ＰＨ［１］と第Ｍ＋１段の出力ＰＨ［２］に応答して、可変遅延リセット信号ＲＳＴ＿ＶＤＬ＿Ｔ、Ｂを生成する。初段の回路ＤＬ０から第Ｍ＋１段の回路ＤＬ２に、クロック入力信号ＣＬＫとクロック反転入力信号がリセット信号ＲＳＴ＿Ｂ、Ｔとして供給される。第Ｍ＋２段の回路ＤＬ３から最終段の回路ＤＬ８に、可変遅延リセット信号ＲＳＴ＿ＶＤＬ＿Ｔ、Ｂがリセット信号ＲＳＴ＿Ｂ、Ｔとして供給される。 （もっと読む）

【課題】クロック生成回路の回路規模を抑制しつつ、クロック信号の周波数スペクトルを好適に拡散する。
【解決手段】クロック生成回路１の電流制御発振部１３は、供給される電流に応じた遅延量で信号を遅延する複数の電流制御遅延回路１１を含む閉ループ１２によりクロック信号を生成する。位相制御部１５〜１８は、クロック信号と基準信号とを比較する比較器１５を有し、これらの信号の位相差を減らすように変化する制御電流を、複数の電流制御遅延回路１１に供給する電流として出力する。拡散電流生成部１９は、複数の電流制御遅延回路１１の一部に対して、制御電流の替わりに、制御電流と異なる電流値のスペクトラム拡散電流を供給する。 （もっと読む）

【課題】周波数制御により生じるノイズを低減すると共に、制御線を減少させて消費電力および面積を削減することが可能なデジタル制御発振器を提供する。
【解決手段】発振器制御ワードに応じた発振周波数の発振信号を出力するデジタル制御発振器であって、Ｎビットの前記発振器制御ワードを、上位Ｎ−Ａ（但し、Ａ≧１で、Ｎ＞Ａ）ビットと下位Ａビットに分割し、前記上位Ｎ−ＡビットをＮ−ＡビットのＢｙｎａｒｙ制御を行う第１のコードＯＴＷｂに、前記下位Ａビットを２＾（Ａ＋１）−２ビットのＵｎａｒｙ制御を行う第２のコードＯＴＷｕに変換して出力する制御手段と、前記制御手段から出力される前記第１および前記第２のコードに応じた発振周波数の発振信号を出力する発振器２４と、を備えている。 （もっと読む）

【課題】ｎ（ｎは１以上の整数）次の関数で表現される温度特性を持った信号のｎ−１次の温度係数を調整する際に、ｎ次の温度係数の影響を軽減し、且つコストの増大を抑えることができる、温度特性の調整データを生成する方法を提供する。
【解決手段】温度特性調整データ生成方法は、ｎ（ｎは１以上の整数）次の関数で表現される温度特性を持った信号を生成する回路を有する半導体装置の温度特性を調整するデータ（８０３）を、プログラム処理装置（６、１０）を用いて生成する方法であって、ｎ＋１よりも少ない数の温度における前記信号の値を、前記信号に関する目標値に所定の補正値を加えた値（６０１）に近づけるように温度特性を調整するデータを生成するデータ生成処理を含む。 （もっと読む）

【課題】 起動直後から安定した振動波形を有する出力信号を得ることができる発振回路を提供する。
【解決手段】 発振回路１Ａは、入力電圧に基づいて振動波形を有する振動出力電圧を出力する主発振回路２Ａと、主発振回路２Ａの振動出力電圧に応じた出力信号と予め定められた周波数を有するクロック同期信号ＳＹＮＣとが入力され、出力信号及びクロック同期信号ＳＹＮＣの位相差に応じた電圧を出力する位相比較器３と、位相比較器３の出力電圧を平滑化する第１ローパスフィルタ４と、第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１以上の場合、第１ローパスフィルタ４の出力電圧を主発振回路２Ａに入力し、第１ローパスフィルタ４の出力電圧が基準電圧Ｖｒｅｆ１より低い場合、基準電圧Ｖｒｅｆ１を主発振回路２Ａに入力する切替回路５Ａとを備えている。 （もっと読む）

【課題】寄生容量（浮遊容量）の影響を抑制し、制御信号の電圧変動を抑えることで、リファレンスリークや妨害スプリアスを少なくすることが可能なチャージポンプ回路を提供する。
【解決手段】本実施形態のチャージポンプ回路は、セレクタ手段ＳＥＬ１は、主定電流源Ｉ１＿ｍａｉｎと主定電流源Ｉ２＿ｍａｉｎまたは副電流源Ｉ２＿ｓｕｂとを接続させ、かつ、主定電流源Ｉ２＿ｍａｉｎと主定電流源Ｉ１＿ｍａｉｎまたは副電流源Ｉ１＿ｓｕｂとを接続させるよう接続状態を選択し、主定電流源Ｉ１＿ｍａｉｎ及びＩ２＿ｍａｉｎを常時他の電流源と接続させる。 （もっと読む）

【課題】ＰＬＬ回路の回路規模の増大を抑制しながら、安定性と周波数引込み速さとを独立に設定可能にする。
【解決手段】ＰＬＬ回路１は、信号を遅延する遅延閉ループ１９により発振信号を生成するリング発振部２と、位相比較部３、チャージポンプ４、平滑フィルタ５、平滑電流源６、遅れ成分フィルタ７、および補正電流源８を有する。遅れ成分フィルタ７は、平滑フィルタ５と並列にチャージポンプ４の出力に接続され、チャージポンプ４の出力信号に含まれる応答遅れ成分を抽出する。リング発振部２は、遅延閉ループ１９において信号を遅延する遅延部として、平滑電流源６および補正電流源８の少なくとも一方の電流源から供給される電流により動作して信号を遅延する遅延部１１を有する。 （もっと読む）

【課題】ＬＳＩ内部の抵抗素子の抵抗値を精度よく且つ適時に較正する。
【解決手段】
複数の抵抗素子を有する半導体集積回路に設けられる抵抗値調整回路は、前記複数の抵抗素子のうち第１の抵抗素子に基準電圧を印加して第１の抵抗素子の抵抗値に反比例する定電流を生成し、前記半導体集積回路の外部のコンデンサに前記定電流を供給する定電流源と、前記コンデンサに前記定電流が供給されるときに、前記コンデンサの電圧が所定電圧上昇する時間を計測する充電時間計測部と、予め設定された基準充電時間と前記計測された計測充電時間の差分に基づいて前記複数の抵抗素子のうち第２の抵抗素子の抵抗値を較正するキャリブレーション部を有する。ＬＳＩ外部のコンデンサは容量が既知であり、ＬＳＩの製造プロセスのばらつきに依存しないので、基準充電時間と計測充電時間の差分に基づいて、精度よく抵抗値を較正できる。 （もっと読む）

【課題】プロセス、電圧、温度、補償回路、および連続的に遅延量を発生させる方法を提供する。
【解決手段】補償回路は２つの遅延線を含んでおり、各遅延線が遅延出力を供給する。２つの遅延線は、それぞれが多数の遅延エレメントを含み、その結果として１つ以上の電流枯渇型インバータを含む場合がある。遅延線の数は、２つの遅延線間で異なる場合がある。遅延出力は、２つの遅延出力に基づくオフセットパルスを決定した後、オフセットパルスの電圧を平均し、遅延量を決定する合成回路に供給される。遅延量は、１つ以上の電流または電圧となる場合があり、メモリバスドライバ、動的ランダムアクセスメモリ、同期ＤＲＡＭ、プロセッサ、あるいは他のクロック回路のようなアプリケーション回路の入力信号または出力信号に適用されるＰＶＴ補正量を示す。 （もっと読む）

【課題】出力周波数レンジの広いＰＬＬ回路を提供すること。
【解決手段】本発明の一態様は、入力パルス信号と出力側からフィードバックされたフィードバックパルス信号との位相差に基づいて生成された電圧を、制御電流Ｉｃへ変換する電圧電流変換回路１０４と、制御電流Ｉｃに応じた周波数のパルス信号を生成する電流制御発振器１０５と、制御電流Ｉｃを検出する電流検出部１０８と、検出された前記制御電流に基づいて、電流制御発振器１０５から発振される出力パルス信号の周波数レンジを切り替える周波数レンジ切替回路１０６と、を備えた位相同期ループ回路である。 （もっと読む）

【課題】複雑な定電流源を使用せずに簡単な回路構成で制御電圧がゲートしきい値電圧以下でも制御電流を流すことができる電圧変換回路及び電圧制御型発振回路を提供すること。
【解決手段】電圧−電圧変換回路１０１は、制御電圧ＶＩＮをゲート端子に受けるｎ型ＭＯＳトランジスタＮ１１０と、基準電圧ＶＲをゲート端子に受けるｎ型ＭＯＳトランジスタＮ１１１と、ｎ型ＭＯＳトランジスタＮ１１０，Ｎ１１１の共通ドレイン端子をドレイン端子に接続し、ソース端子を高電位電源ＶＤＤに接続するｐ型ＭＯＳトランジスタＰ１１０と、ｎ型ＭＯＳトランジスタＮ１１０，Ｎ１１１の共通ソース端子と接地ＧＮＤ間に接続される抵抗体Ｒ１００とを備える。電圧電流変換回路１００は、さらに生成された制御電流に対応する動作電流が流されて電流値に応じた周波数で発振するリングオシレータ２０１と、基準電圧ＶＲを印加するバイアス電圧発生回路３０１とを備える。 （もっと読む）

【課題】 広い範囲にわたって良好な特性のチャージポンプ電流の得られるチャージポンプ回路を提供する。
【解決手段】 第１のチャージポンプ部１４Ａに、定電流源Ｑ1から出力される定電流を、スイッチ回路ＳＷ1、ＳＷ2の直列回路と、スイッチ回路ＳＷ3、ＳＷ4の直列回路とに振り分ける制御信号が供給する。残るチャージポンプ部１４Ｂ、１４Ｃには、定電流源Ｑ1から出力される定電流を、スイッチ回路ＳＷ1、ＳＷ2の直列回路と、スイッチ回路ＳＷ3、ＳＷ4の直列回路とに振り分ける制御信号と、スイッチ回路ＳＷ1〜ＳＷ4をオフにする電位とが、スイッチ回路ＳＷA〜ＳＷDを通じて供給される。必要とするチャージポンプ電流に大きさに対応して、スイッチ回路ＳＷ11BA〜ＳＷ14Cを制御するとともに、定電流源Ｑ1、Ｑ2の出力電流の大きさを変更することにより、出力端子Ｔ3に、必要とする大きさのチャージポンプ電流を得る。 （もっと読む）

【課題】消費電流を低減しつつ、出力のオーバーシュートを抑制することが可能なチャージポンプ回路を提供する。
【解決手段】チャージポンプ回路は、入出力端子を充電する場合は、第１のスイッチ素子、第４のスイッチ素子、および第５のスイッチ素子をオンするとともに、第２のスイッチ素子、第３のスイッチ素子、および第６のスイッチ素子をオフし、入出力端子を放電する場合は、第１のスイッチ素子、第４のスイッチ素子、および第５のスイッチ素子をオフするとともに、第２のスイッチ素子、第３のスイッチ素子、および第６のスイッチ素子をオンし、入出力端子を充放電しない場合は、第１のスイッチ素子、第２のスイッチ素子、第５のスイッチ素子、および第６のスイッチ素子をオフするとともに、第３のスイッチ素子、および第４のスイッチ素子をオンする。 （もっと読む）

【課題】容量素子の小型化を図る低域ろ波回路（ループフィルタ）において、容量素子としてＭＯＳ容量を使用した場合の電圧依存によるＰＬＬ応答特性のばらつきと、ＭＯＳ容量として薄膜ゲートトランジスタを使用した場合のゲートリーク電流によるジッタ特性の劣化を抑制する。
【解決手段】ループフィルタは、第１の容量素子３１と、この容量素子３１に直列に接続された抵抗素子３２及び第２の容量素子３３とを備える。前記第１の容量素子３１の一端に接続された第１の入力端ＩＮ１に第１の電流（Ｉｐ／１０）を与え、前記第１の容量素子３１の他端に接続された第２の入力端ＩＮ２に第２の電流（Ｉｐ／１０）を与えることにより、第１の容量素子３１の小型化が図られる。前記抵抗素子３２に直列に接続された可変電圧電源３５は、電圧制御端子３６から、第１の容量素子３１の両端の印加電圧が一定になるように制御される。 （もっと読む）

【課題】 周波数変化を伴う入力信号に対しても高速かつ高精度に追従することができるクロックデータ再生回路を提供する。
【解決手段】 本発明のクロックデータ再生回路は、制御電圧Ｖｃに対応する発振周波数でクロック信号Ｓｃを出力する電圧制御型発振器５５と、入力信号（受信データ）ＲＤとクロック信号Ｓｃとの位相差に対応してアップ信号Ｓｕ又はダウン信号Ｓｄを出力する位相比較器５２と、アップ信号Ｓｕ又はダウン信号Ｓｄに対応するチャージポンプ電流Ｉｐを生成するチャージポンプ５３と、チャージポンプ電流Ｉｐに対応する制御電圧Ｖｃを生成するループフィルタ５４と、位相差に基づいてチャージポンプ５３又はループフィルタ５４若しくはこれらの双方の動作パラメータを切り替える制御部５８とを備えている。 （もっと読む）

【課題】安定かつ最適な位相雑音レベルで動作するＰＬＬ回路を提供する。
【解決手段】上記課題を解決するために、ＰＬＬ回路１００は、２つの入力信号の位相差に応じた電圧を出力する位相比較器１０１と、電流変換利得を調整して入力信号を任意の昇圧率で上昇させる可変チャージポンプ１０２と、所定の周波数特性を有するループフィルタ１０３と、ＶＣＯ１０４と、ループフィルタ１０３の出力信号をデジタル値に変換するＡ／Ｄコンバータ１０５と、ＶＣＯ１０４を選択するともにＡ／Ｄコンバータ１０５の出力値に応じて可変チャージポンプ１０２を制御するＶＣＯ選択回路１０６と、ＶＣＯ１０４からの出力信号を１／Ｎ倍に分周する分周回路１０７と、を備える。 （もっと読む）

【課題】消費電力を低減できる局所発振回路を提供する。
【解決手段】周波数ｆｓの基準振動信号と周波数ｆｏｕｔ／（ｍ×ｎ）の分周信号の位相を比較する位相比較器１と、上記両信号の位相のずれに応じた電流ＩＯＵＴを出力する電荷ポンプ１０と、上記出力電流ＩＯＵＴに応じた制御電圧ＶＣを生成するループフィルタ３と、上記制御電圧ＶＣに応じた発振周波数ｆｏｕｔの信号を出力する電圧制御発振器４と、電圧制御発振器４の出力信号を設定周波数に応じた分周値（ｍ×ｎ）で分周して上記分周信号を出力する前置分周器５および可変カウンタ６とを備え、上記発振周波数ｆｏｕｔを上記設定周波数に引き込む局所発振回路において、上記電荷ポンプ１０は、出力電流ＩＯＵＴの値を上記設定周波数に応じて切り換える。 （もっと読む）

【課題】高精度な周波数変調が可能なスペクトラム拡散クロック発生回路を提供する。
【解決手段】このスペクトラム拡散クロック発生回路において、ＰＬＬ回路３１は、それぞれ位相の異なるクロック信号ＣＬＫＶ１〜ＣＬＫＶ５を出力する。セレクタ２３は、クロック信号ＣＬＫＶ１〜ＣＬＫＶ５のうちのいずれか１つを選択し、制御回路２４はセレクタ９の信号選択動作を制御する。入力分周回路１は選択クロック信号を分周して基準クロック信号ＣＬＫＲを出力する。ＰＬＬ回路２１は、基準クロック信号ＣＬＫＲを周波数逓倍した発振クロック信号ＣＬＫＯを生成する。これにより、発振クロック信号ＣＬＫＯの位相を微調整することができる。したがって、高精度な周波数変調が可能なスペクトラム拡散クロック発生回路が実現できる。 （もっと読む）

【課題】制御信号だけではなく、周波数も制御可能な変調機能を有する発振器、及びその発振器を用いた位相同期ループ回路を提供する。
【解決手段】出力信号の帰還信号と基準信号との位相を比較して、位相差を示す信号を出力する位相検出器１０８１と、位相検出器１０８１の出力信号が供給され、位相差をなくすための制御信号を出力するループフィルタ１０８２と、ループフィルタ１０８２からの制御信号に基づく周波数で発振する発振器１０８３とを備え、発振器１０８３は、制御信号に変調信号を加えることによって周波数を変調する変調手段を備える位相同期ループ回路（ＰＬＬ回路）。 （もっと読む）

【課題】ＦＤＬを調整するカウント信号のビット数を増加させても、高速に遅延量を確定させることが可能なＤＬＬ回路を提供する。
【解決手段】相対的に粗い調整ピッチでクロック信号を遅延させるディレイライン（ＣＤＬ）１０と、相対的に細かい調整ピッチでクロック信号を遅延させるディレイライン（ＦＤＬ）２０と、ディレイライン１０，２０の遅延量を制御する位相検知回路４１，４２及びカウンタ制御回路５１，５２とを備える。カウンタ制御回路５１，５２は、線形探索法によってディレイライン１０を制御するとともに、二分探索法によってディレイライン２０を制御する。これにより、ディレイライン２０を調整するカウント信号のビット数を増加させても、高速に遅延量を確定させることが可能となる。 （もっと読む）