【課題】小規模な制御回路により、出力クロックの位相変動を抑圧するＰＬＬ回路を得る。
【解決手段】出力クロックの位相変動を抑圧するＰＬＬ回路において、入力信号とＶＣＯの出力クロックとの位相差を検出する位相比較手段２と、前記位相比較手段の出力を入力とし低周波数成分のみを通過させるＬＰＦ３と、前記ＬＰＦの出力を入力としＰＬＬ回路の定常位相誤差を検出する定常位相誤差検出手段５と、前記定常位相誤差検出手段の出力を入力としＶＣＯ発振周波数オフセット制御電圧を生成するＶＣＯ発振周波数オフセット制御手段６と、前記ＬＰＦの出力を入力とするＶＣＯ発振周波数制御端子および前記ＶＣＯ発振周波数オフセット制御手段の出力を入力とするＶＣＯ発振周波数オフセット制御端子を有するＶＣＯ４とを備える。 （もっと読む）

同調電圧によって制御可能な状態の電圧制御水晶発振器（ＶＣＸＯ）である。該ＶＣＸＯは、水晶と、調整可能なコンデンサアレイとを有する。一例において、該ＶＣＸＯは、前記同調電圧を対応するディジタル値に変換するアナログ−ディジタル変換器と、前記水晶及び同調プロファイルにおける１つか又は複数のパラメータを格納するメモリと、論理ブロックとを備える。該論理ブロックは、前記ディジタル値と前記水晶及び同調ファイルにおける１つか又は複数のパラメータとを受け取って、前記調整可能なコンデンサアレイを調整することにおいて使用するための１つか又は複数の値を動的に算出する。このようにして、前記論理ブロックは、リアルタイムに、前記ＶＣＸＯの動作（すなわち、発振周波数）を動的に計算し且つ調整することができる。
（もっと読む）

【課題】 簡単な構成で高逓倍能力を持ち、高速応答を実現したクロック生成回路を備えた半導体集積回路装置を提供する。
【解決手段】 遅延回路の各段遅延信号をゲート手段で選択し初段側に帰還してリングオシレータを構成する。デコーダにより１つのゲート手段の選択信号を形成して上記ゲート手段を制御する。基準周波数信号の１周期間での上記リングオシレータの発振出力のカウンタ出力とＸ倍指定値との比較結果により第１レジスタで上記デコーダの入力信号を形成する。第１動作モードで上記制御回路の代表比較結果に対応してバイナリスキャンにより上記入力信号を形成する。第２動作モードでは、上記比較結果により上記入力信号に対して＋１又は−１とする。 （もっと読む）

【課題】 従来のサブハーモニック注入同期発振器は、注入端子から注入される注入信号を直接発振素子に入力し、基準信号と発振器を同期させていたため、基準信号と発振器を同期させるために高いレベルの基準信号を必要とした。
【解決手段】 注入端子１から注入される基準信号を増幅するための増幅器２を発振ループ内に設け、この増幅器２により増幅された基準信号を発振素子４へ入力することにより、低いレベルの基準信号であっても発振器と同期することが可能となる。 （もっと読む）

【課題】 インダクタを制御信号により連続的に変化可能とすることにより、発振器およびＰＬＬ回路の機能および性能を向上させる。
【解決手段】 インダクタンスが変化する可変インダクタ部と、可変インダクタ部に接続された可変容量素子と、可変インダクタ部のインダクタンスと可変容量素子の容量とで決まる発振周波数により発振する出力部と、発振周波数を変調する周波数制御信号を生成する制御信号生成手段とを含む。可変インダクタ部は、第１インダクタと、第１インダクタに流れる電流を表す電気信号を検出し、電気信号に基づいて電流信号を生成する電流信号生成手段と、電流信号を受ける第２インダクタとを含み、第１インダクタと第２インダクタを所定の磁気的結合位置に配置し、第１インダクタのインダクタンスを所望の値にする。 （もっと読む）

【課題】 左手系デバイスによるカプラ２を用いることにより、小型化を維持しつつも、発振周波数の広帯域化を実現する高周波発振器を得る。
【解決手段】 左手系デバイスによるカプラ２は、ＦＥＴ１のゲート端子にポート１が接続され、そのポート１を入力ポートとした場合に、周波数帯域ｆｂ１に対しては、ポート２，４がアイソレーションポート、ポート３が通過ポートであり、周波数帯域ｆｂ２に対しては、ポート２が通過ポート、ポート３，４がアイソレーションポートとなるものである。共振回路４ａ、カプラ２のポート１，３、ＦＥＴ１および同調回路５を通じて周波数帯域ｆｂ１で発振し、共振回路４ｂ、カプラ２のポート１，２、ＦＥＴ１および同調回路５を通じて周波数帯域ｆｂ２で発振することができ、小型化を維持しつつも、発振周波数の広帯域化を実現する高周波発振器を得ることができる。 （もっと読む）

【課題】所定の周波数の局部発振信号を発生する発振器を含むＰＬＬ回路を内蔵し、温度が変化してＶＣＯの発振周波数が変動してもＰＬＬループのロックがはずれにくい高周波ＩＣを提供する。
【解決手段】発振周波数帯を切り替え可能なＶＣＯ１１と可変分周回路１２と位相比較回路１５とループフィルタ１７とを含み、ループフィルタとＶＣＯとの間を切り離した開ループ状態で、複数の所定の固定電圧のいずれかをＶＣＯへ印加する切替えスイッチと、所定の周波数の基準信号に対する可変分周回路の出力の位相の進みまたは遅れを判別する判別回路２２と、判別回路の出力に基づいてＶＣＯの周波数帯を切り替える信号を生成する自動バンド切り替え回路２３とを設け、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけ、さらにＶＣＯへ印加する固定電圧を２分探査方式で切り替え最適な印加電圧を見つけＰＬＬループをロックさせる。 （もっと読む）

【課題】比較的一定の利得と幅広い周波数の同調範囲とを呈する線形ＰＬＬを提供すること
【解決手段】線形ＰＬＬは第１及び第２の同調要素を有するＶＣＯを含む。第１の同調要素は入力信号とＶＣＯ信号との間の位相誤差に比例して調節され、第２の同調要素は前記位相誤差の積分関数により調節される。位相誤差に比例して及び位相誤差の積分関数により別個に調節される別個の同調要素を用いてＶＣＯを構成することにより、線形ＰＬＬの３ｄＢ帯域幅周波数は、位相検出器利得と比例調節により提供されるＶＣＯ利得とに主に依存するものとなる。別個の比例同調要素及び積分同調要素を有する線形ＰＬＬは、比較的広い周波数範囲にわたり比較的一定の利得を呈するよう設計することが可能である。 （もっと読む）

【課題】発振周波数のスペクトラムを拡散して、電磁波輻射を低減させるクロック生成回路を提供することを目的とする。
【解決手段】
本発明は、基準クロックと動作クロックとが入力される位相比較器と、前記位相比較器の出力信号に基づいて前記動作クロックを生成する電圧制御発振器とを備えるクロック生成回路において、前記電圧制御発振器は、電圧信号を電流信号に変換する電圧電流変換器と、前記電流信号を可変とする電流可変回路と、前記可変電流信号に基づいた周波数を発振する電流制御発振器とを備えることを特徴とするクロック生成回路を提供する。 （もっと読む）

【課題】大電流の出力が可能な電源は単一であり、そして高い電源電圧を必要としない、YIG発振器のコイル電流ドライブ回路を提供する。
【解決手段】設定入力に応じた電流をYIG発振器のメインコイルに流すコイル電流ドライブ回路において、電荷を蓄積して電位差を保つコンデンサと、このコンデンサの基準電源電位を切り替える２つのスイッチと、基準電源電位を切り替えたときに主電源との経路を遮断するスイッチによって構成され、制御信号に応じて前記各スイッチを一時的にメインコイルのプルアップ電位を上昇させるように切り替えることにより、高速電流ドライブ時に前記メインコイルが起電力を発生するように構成する。 （もっと読む）

【課題】電源電圧に依存しないで設計した通りの値の補助電流を流すことができる電圧制御型発振器を提供する。
【解決手段】制御電圧に応じた周波数で発振動作する電圧制御型発振器は、制御電圧VINを、電圧値に応じた制御電流に変換する電圧電流変換回路と、電圧電流変換回路により生成された制御電流に対応する動作電流が流されて電流値に応じた周波数で発振するリングオシレータ200とを有し、電圧電流変換回路は、制御電圧VINが入力され電圧値に応じた制御電流に変換する電圧−電圧変換回路100と、制御電流に定電流を付加するオフセット電流発生回路500とを有する。 （もっと読む）

多相が再整列された電圧制御発振器（ＭＲＶＣＯ）（図１および図７）は、ＶＣＯ出力クロックと基準クロック（ＣＫＲＥＦ）との間の瞬間位相誤差に比例する注入量（ＩＡＬＩＧＮ）での、ＶＣＯ段（１１、１２、１３）における電荷注入（１９）に基づいて、位相再整列（Δθ）を達成する。ＭＲＶＣＯは、多相が再整列された位相ロックループ（ＭＲＰＬＬ）の一実現化例（図１１および図１２）の一部（１１７）として備えられてもよい。ＶＣＯを制御するために、別個の位相検出器（１２１）およびある特定の再整列電荷ポンプ（１２３）がＰＬＬに設けられてもよい。ＶＣＯはより低い位相変調ノイズを有し、そのためＰＬＬは非常に大きい等価帯域幅を有する。
（もっと読む）

【課題】電流制御型発振回路を用いた発振器において、位相雑音特性の劣化やデッドロック状態となることを回避して、安定した発振動作を実現することを目的とする。
【解決手段】発振周波数制御回路を構成する差動増幅回路の差動対の各電流経路に抵抗Ｑ１、Ｑ３を挿入し、差動対の出力電流Ｉa，Ｉbの直線領域における傾きを緩やかにする。また当該差動対の一方のトランジスタのベースに印加する基準電圧を低く設定することで、直線領域を低電圧側にシフトさせ、低電圧側の飽和領域が生じないようにする。さらに、電流制御型発振回路の出力信号と基準信号との位相の比較結果を発振周波数制御電圧に変換する際に、回路共通の正電圧電源Ｖccに代えてレギュレータの出力によりの上限電圧を制限することで、直線領域より上側の飽和領域にが移動しないようにする。 （もっと読む）

ＶＣＯの周波数と基準周波数との間の位相差を決定し、ＶＣＯの周波数と基準周波数との位相差が２πラジアン以上の場合に誤差信号を出力する位相周波数検出器（ＰＦＤ）を有する位相同期ループ（ＰＬＬ）シンセサイザ（２００）において、少なくとも１つの電圧制御発振器（ＶＣＯ）（２１１）を粗調整するためのシステムに関する。続いて、ＰＦＤに生成された誤差信号の数を追従するために、監視装置（２１５）が用いられる。監視装置の回路が所定のレベルに到達する場合、ＶＣＯの自走周波数が粗調整され得る。本発明によって、回路の動作に影響を与える動作因子にかかわらずＰＬＬのＶＣＯが動作レンジに留まることが可能なようにＰＬＬを粗調整することを可能とする、大きな利点が示される。
（もっと読む）

【課題】 発振不能になることを防止できると共に、プロセス変動等により発振周波数が高くなりすぎて、周辺回路が動作不能になってデッドロックになることを防止することができるＶＣＯを使用したＰＬＬ回路を得る。
【解決手段】 ＮＭＯＳトランジスタ２２から供給される電流をｉ１とした場合、ＰＭＯＳトランジスタ３１及びＮＭＯＳトランジスタ２３に流れる電流と、ＰＭＯＳトランジスタ３２及びＮＭＯＳトランジスタ２４に流れる電流が等しくなるよう制御されることから、ＰＭＯＳトランジスタ３１及びＮＭＯＳトランジスタ２３に流すことができる電流の最大値はｉ１／２になるようにし、制御電圧Ｖｃｎｔとして０Ｖから電源電圧ＶＣＣまでの電圧が入力されると、ＰＭＯＳトランジスタ３１及びＮＭＯＳトランジスタ２３に流れる電流は、０から増加していきｉ１／２が電流制限値となるようにした。 （もっと読む）

【課題】周波数によって負荷キャパシタが可変される位相固定ループ装置を提供する。
【解決手段】本発明は位相検出器とチャージポンプ及び電圧制御発振器を備える。電圧制御発振器は制御信号発生部及び内部信号発生部を備える。制御信号発生部は、チャージポンプから出力されるポンピング信号を入力し、外部クロック信号の周波数が内部クロック信号の周波数より高い時、インアクティブ可変制御信号を発生させ、外部クロック信号の周波数が内部クロック信号の周波数より低い時、アクティブ可変制御信号を発生させる。内部信号発生部は、内部クロック信号を帰還させて入力し、これを反転させて内部クロック信号を発生させる反転部、反転部の出力端に並列に連結された負荷キャパシタ及び、負荷キャパシタに直列に連結され、可変制御信号がアクティブで活性化され、可変制御信号がインアクティブで非活性化されるＭＯＳトランジスタを備える。 （もっと読む）

【課題】 ＶＣＯのＦ−Ｖ特性が温度や製造プロセスのばらつきにより変動した場合にも所望の周波数で発振できるようにＶＣＯの制御電圧を適切な値に制御する。
【解決手段】 参照周波数Ｆrefを有する参照信号と第１の周波数を有する第１の信号とを与えられて位相を比較し、この位相比較結果に基づいた制御電圧をＶＣＯ２１の入力端子に与えて発振周波数を有する第２の信号を生成して出力端子から出力し、この第２の信号をデバイダ１５に与えて分周して第１の信号を出力する位相同期ループ回路ＰＬＬ１１と、制御信号を生成してＶＣＯ２１に与える制御部ＣＴ２１とを備え、ＶＣＯ２１は、入力端子と出力端子との間にコイル及び可変容量が並列に接続され、さらに入力端子と出力端子との間に可変容量に並列に、複数の容量をスイッチにより選択的に接続する構成を有し、このスイッチは制御信号によりオン／オフが制御される。 （もっと読む）

【課題】位相同期回路のループバンド幅を最適制御する。
【解決手段】位相同期回路は、電圧制御発振器４０のゲインを設定するゲイン設定回路６０と、チャージポンプ回路２０の電流の大きさ及びループフィルタ３０の容量値から決定される時定数を設定する時定数設定回路７０とを備えている。位相同期回路のループバンド幅は、ゲイン設定回路６０がゲインを所定値に設定し、時定数設定回路７０が時定数を所定値に設定することによって、所望値に設定される。 （もっと読む）

【課題】 ＧＰＳ受信信号のＳＳ復調においては、受信装置の電源投入時、ＤＰＬＬの基準信号を供給するＴＣＸＯ３の温度特性によってＤＰＬＬの出力周波数に偏差が生じ、さらにドップラシフトで変動するＳＳ変調波の周波数を追跡して同期点をサーチするとき、同期はずれの発生等によって同期点の捕捉に長時間を要する。
【解決手段】ＴＣＸＯ３のメモリ３１に、ＴＣＸＯ３の中心周波数と、基準温度における周波数オフセット量と、１秒当り１℃の割合で温度変化させたときのＴＣＸＯ３の最大の周波数変化率とのデータを記憶させる。受信装置の動作開始時に、ＣＰＵ６よりＴＣＸＯ３のメモリ３１に記憶されたデータを読み出してメモリ７に記憶させる。そのデータうち、中心周波数と周波数オフセット量とをフラクショナルシンセサイザ４２ａに設定するとともに、最大の周波数変化率をＤＰＬＬの５４クロック同期引き込み速度と設定する。 （もっと読む）

物理量と発振周波数のドリフト値との間に一定の特性を持つ発振器において、特性の変化を適応的に補正し、常に発振周波数ドリフト値の推定を可能とする。発振周波数が温度に依存する発振信号を出力する基準発振器１７と、基準発振器１７の温度を検出するＴＣＯ１６と、温度を変化させながら基準発振器１７の発振周波数のドリフト値を測定し、ＴＣＯ１６で検出した温度と基準発振器１７の発振周波数のドリフト値との温度周波数特性を表す近似式の係数を予め決定する特性決定手段と、前記特性決定手段で決定した近似式の係数を記憶するメモリ１３と、ＴＣＯ１６で検出した温度に基づいて基準発振器１７の発振周波数のドリフト値を推定するドリフト値推定手段と、基準発振器１７の発振周波数の実測ドリフト値とＴＣＯ１６により検出したその時の温度とにより前記特性決定手段で決定した近似式の係数を更新する特性更新手段とを備える。
（もっと読む）