通信用半導体集積回路
【課題】所定の周波数の局部発振信号を発生する発振器を含むＰＬＬ回路を内蔵し、温度が変化してＶＣＯの発振周波数が変動してもＰＬＬループのロックがはずれにくい高周波ＩＣを提供する。
【解決手段】発振周波数帯を切り替え可能なＶＣＯ１１と可変分周回路１２と位相比較回路１５とループフィルタ１７とを含み、ループフィルタとＶＣＯとの間を切り離した開ループ状態で、複数の所定の固定電圧のいずれかをＶＣＯへ印加する切替えスイッチと、所定の周波数の基準信号に対する可変分周回路の出力の位相の進みまたは遅れを判別する判別回路２２と、判別回路の出力に基づいてＶＣＯの周波数帯を切り替える信号を生成する自動バンド切り替え回路２３とを設け、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけ、さらにＶＣＯへ印加する固定電圧を２分探査方式で切り替え最適な印加電圧を見つけＰＬＬループをロックさせる。
【解決手段】発振周波数帯を切り替え可能なＶＣＯ１１と可変分周回路１２と位相比較回路１５とループフィルタ１７とを含み、ループフィルタとＶＣＯとの間を切り離した開ループ状態で、複数の所定の固定電圧のいずれかをＶＣＯへ印加する切替えスイッチと、所定の周波数の基準信号に対する可変分周回路の出力の位相の進みまたは遅れを判別する判別回路２２と、判別回路の出力に基づいてＶＣＯの周波数帯を切り替える信号を生成する自動バンド切り替え回路２３とを設け、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけ、さらにＶＣＯへ印加する固定電圧を２分探査方式で切り替え最適な印加電圧を見つけＰＬＬループをロックさせる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＶＣＯ（電圧制御発振器）の発振周波数を段階的に切り替え可能なＰＬＬ（フェーズ・ロックド・ループ）回路に適用して有効な技術に関し、例えば無線通信の受信信号や送信信号と合成される所定の周波数の発振信号を発生するＰＬＬ回路およびそれを内蔵した通信用半導体集積回路に利用して有効な技術に関する。
【背景技術】
【０００２】
携帯電話機のような無線通信システムにおいては、受信信号や送信信号と合成される所定の周波数の局部発振信号を発生する発振器を含むＰＬＬ回路を備え、送信信号の変調や受信信号の復調を行う高周波用半導体集積回路（以下、高周波ＩＣと称する）が用いられている。
【０００３】
近年、携帯電話機の分野においては、ＧＳＭ（Global System for Mobile Communication）とＤＣＳ（Digital Cellular System）のような２つの周波数帯の信号を扱えるデュアルバンドやさらに多くの周波数帯の信号を扱えるマルチバンド方式の携帯電話機とともに周波数帯域の広いＷＣＤＭＡ（Wideband Code Division Multiple Access）方式の携帯電話機が普及しつつある。これに伴って、局部発振信号を発生するＰＬＬ回路には幅広い周波数範囲で発振動作できることが要望されるようになって来ている。そこで、ＶＣＯを複数（例えば１６個）の周波数帯に切り替えて使用できるようにすることによって、所望の発振周波数範囲を保持しつつＶＣＯの制御感度を低減できるようにした発明が提案されている（特許文献１）。
【０００４】
この先願発明においては、動作開始前に予めＶＣＯのすべての周波数帯について実際の周波数を測定してメモリに記憶しておいて、発振周波数情報が与えられたときにその周波数情報とメモリ内の周波数測定値とを比較して使用する最適な周波数帯を決定する方式を採用している。しかしながら、かかる方式のＰＬＬ回路にあっては、ＶＣＯの周波数帯が多くなるほど周波数の測定時間が長くなってしまうとともに、測定結果を記憶するメモリの容量を大きくしなければならないためチップサイズの増大を招くという不具合がある。
【０００５】
そこで、本発明者等は、開ループ状態で所定の固定電圧をＶＣＯへ印加可能にする切替えスイッチと、所定の周波数の基準信号に対する上記可変分周回路の出力の位相の進みまたは遅れを判別する判別回路と、該判別回路の出力に基づいてＶＣＯの周波数帯を切り替える信号を生成する自動バンド切り替え回路とを設け、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけて使用周波数帯を決定するようにした発明をなし、先に出願した（特願２００３−３３７０００号）。
【特許文献１】特開２００３−１５２５３５号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＧＳＭ方式の無線通信システムにおいては、多重化方式としてＴＤＭ（Time Division Multiple Access）方式を採用するとともに、送受信データを８個のタイムスロット（以下、単にスロット称する）からなるフレームという単位で管理するようにしている。そして、ＧＳＭの規格ではスロットとスロットとの間に３０．４６μｓのガード期間が許容されており、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけて使用周波数帯を決定する前記先願発明にあっては、そのガード期間内に使用周波数帯を決定することができる。
【０００７】
ところで、ＧＳＭ方式の無線通信システムにおいては、１つのバンドの周波数変動範囲が狭くても、スロットの開始毎に使用周波数帯を決定する自動バンド選択動作を行なうようにしているため、温度変化によってＶＣＯの特性が変化してもそれを補正する形で自動バンド選択が行なわれる。そのため、１つのバンドの周波数変動範囲が狭い前記先願発明のＰＬＬ回路を使用したとしても、温度変化によるＶＣＯの特性変化でループのロックがはずれるおそれはほとんどないという利点がある。
【０００８】
一方、多重化方式としてスペクトル拡散方式を用い変調方式としてＱＰＳＫ（Quadrature PSK）を用いるＷＣＤＭＡ方式の無線通信システムがある。ＷＣＤＭＡにおいては、受信と送信を並行して連続して行なう。そのため、前記先願発明を適用したＰＬＬ回路を使用すると、送受信の開始前に１回だけバンド選択が行なわれるだけであるので、送受信中にチップの温度が上昇してＶＣＯの特性が大きく変化してＰＬＬループのロックがはずれてしまうおそれがある。そこで、ＶＣＯの制御電圧−発振周波数特性の傾きを大きくして１つのバンドの周波数受け持ち範囲を広くすることを考えた。しかしながら、ＶＣＯの制御電圧−発振周波数特性の傾きを大きくすると、ＶＣＯの発振を開始してからＰＬＬのループがロックするまでの時間が長くなるという問題がある。
【０００９】
この発明の目的は、受信信号や送信信号と合成される所定の周波数の局部発振信号を発生する発振器を含むＰＬＬ回路を内蔵し、温度が変化してＶＣＯの発振周波数が変動してもＰＬＬループのロックがはずれにくい通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明の他の目的は、ＶＣＯの制御電圧−発振周波数特性の傾きを大きくしてもＶＣＯの発振を開始してから比較的短い時間内にＰＬＬループをロックさせることができる通信用半導体集積回路（高周波ＩＣ）を提供することにある。
【００１０】
この発明のさらに他の目的は、ＷＣＤＭＡ方式の無線通信システムのような送受信が比較的長い時間継続して行なわれる無線通信システムを構成するのに好適な通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、発振周波数帯を切り替え可能なＶＣＯと可変分周回路と位相比較回路とループフィルタとを含むＰＬＬループにおいて、ループを開いた状態で、ループフィルタの電圧の代わりに複数の所定の固定電圧の中からいずれかの固定電圧をＶＣＯへ印加可能にする切替えスイッチと、所定の周波数の基準信号に対する上記可変分周回路の出力の位相の進みまたは遅れを判別する判別回路と、該判別回路の出力に基づいてＶＣＯの周波数帯を切り替える信号を生成する自動バンド切り替え回路とを設け、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけさらにＶＣＯへ印加する固定電圧を２分探査方式で切り替えながら最適な印加電圧を見つけＰＬＬループを閉じてロックさせるようにしたものである。
【００１２】
上記した手段によれば、ＶＣＯの制御電圧−発振周波数特性の傾きを大きくすることで１つのバンドが受け持つ周波数変動範囲を広くすることができ、それによって温度が変化してＶＣＯの発振周波数が変動してもＰＬＬループのロックがはずれにくくなる。これとともに、ＶＣＯへ印加する固定電圧を２分探査方式で切り替えながら最適な電圧を見つけて閉ループへ移行するため、ＶＣＯの制御電圧−発振周波数特性の傾きを大きくしたとしても、自然にロックするのを待つよりは比較的短い時間内にＰＬＬループをロックさせることができる。
【００１３】
また、望ましくは、２分探査方式で最適な制御電圧を見つけて閉ループへ移行する際に、制御電圧の高い方の電圧に切り替えてからループを閉じるようにする。ＶＣＯを含むＰＬＬ回路は、制御電圧が高い方から低い方に引き込む方が周波数の引き込みに要する時間が短いので、ループをロックさせるのに要する時間を短縮することができる。
【発明の効果】
【００１４】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、温度が変化してＶＣＯの発振周波数が変動してもＰＬＬループのロックがはずれにくくなるとともに、ＶＣＯの制御電圧−発振周波数特性の傾きを大きくしたとしてもＶＣＯの発振を開始してから比較的短い時間内にＰＬＬループをロックさせることができる。
【発明を実施するための最良の形態】
【００１５】
次に、本発明の実施例について図面を用いて説明する。
図１には、外部からの設定周波数情報に基づいてＶＣＯの使用バンドを自動的に選択する機能を備えた本発明に係るＰＬＬ回路の一実施例が示されている。
【００１６】
この実施例のＰＬＬ回路は、電圧制御発振回路（ＶＣＯ）１１と、該ＶＣＯ１１の発振信号φ０を１／Ｎに分周する可変分周回路１２と、１６ＭＨｚのような基準発振信号φｒを生成する基準発振回路１３からの発振信号φｒを分周する固定分周回路１４と、前記可変分周回路１２と固定分周回路１４で分周された信号φ１，φｒ’の位相差を検出する位相比較回路１５と、検出された位相差に応じた充電電流または放電電流を生成するチャージポンプ１６と、該チャージポンプ１６の出力電流に応じた電圧を生成するループフィルタ１７とを備え、該ループフィルタ１７で平滑された電圧が発振制御電圧Ｖｔとして前記ＶＣＯ１１にフィードバックされるように構成されている。
【００１７】
上記ＶＣＯ１１は、特に制限されるものでないが、本実施例では、３２個の周波数帯（以下、バンドと称する）を有するように構成されている。固定分周回路１４は１／４０の分周比を有し、１６ＭＨｚの基準発振信号φrefを分周して４００ｋＨｚの信号を生成するように構成されている。ループフィルタ１７は、容量Ｃ０と、該容量Ｃ０と並列に設けられた抵抗Ｒ１および容量Ｃ１とから２次のフィルタとして構成されている。
【００１８】
また、この実施例のＰＬＬ回路は、上記チャージポンプ１６とループフィルタ１７との間に、チャージポンプの電流の代わりに固定電圧をループフィルタ１７に供給するための切替えスイッチＳＷ１と、ＶＣＯ１１の制御範囲の電圧Ｖmin〜Ｖmaxの間をほぼ均等に分割した複数の固定電圧ＶD1，ＶD2，……ＶDnの中からいずれかを選択して切替えスイッチＳＷ１の一方の端子に印加するスイッチＳＷ２とからなる切替えスイッチ回路１８が設けられている。
【００１９】
さらに、この切替えスイッチ回路１８を制御したり上記可変分周回路１２の出力と固定分周回路１４の出力を比較してＶＣＯ１１の使用バンドを切り替える信号を生成したりする自動バンド切り替え回路２０が設けられている。なお、この実施例では、位相比較回路１５とチャージポンプ１６とが別個の回路として示されているが、回路形式によっては位相比較回路１５の出力段がチャージポンプの電流源として動作するような回路もあるので、その場合にはチャージポンプは不要とされる。
【００２０】
自動バンド切り替え回路２０は、基準発振回路１３からの基準発振信号φｒを計数して計時を行なうタイマとしての周波数カウンタ２１と、可変分周回路１２の出力φ１と固定分周回路１４の出力φｒ’を比較して可変分周回路１２の出力φ１の位相が固定分周回路１４の出力φｒ’の位相よりも進んでいるか遅れているか判別する判別回路２２と、該判別回路２２の判別結果に応じてＶＣＯ１１のバンドを切り替えるバンド切替え制御信号ＶＢ０〜ＶＢ４を生成するバンド切り替え回路２３を備える。また、自動バンド切り替え回路２０は、外部から設定されるオフセットを保持するレジスタ２４と、前記バンド切り替え回路２３から出力されたバンド切替え制御信号ＶＢ０〜ＶＢ４に前記レジスタ２４に設定されているオフセットを加算してＶＣＯ１１に供給するオフセット付与回路としての加算回路２５と、上記切替えスイッチ１８、周波数カウンタ２１、判別回路２２、バンド切り替え回路２３、レジスタ２４、加算回路２５を所定の順序で動作させて使用バンドを決定させる制御回路２６なども備える。
【００２１】
そして、この制御回路２６は前記周波数カウンタ２１をリセットするリセット信号ＲＴや可変分周回路１２および固定分周回路１４をリセットするリセット信号ＲＥＳを生成する機能を有するように構成されるとともに、制御回路２６と可変分周回路１２との間にはこのリセット信号ＲＥＳのレベルを変換するレベル変換回路１９が設けられている。
【００２２】
図２には、本実施例において使用する電圧制御発振回路（ＶＣＯ）１１の構成例が示されている。
この実施例のＶＣＯはＬＣ共振型発振回路であり、ソースが共通接続されかつ互いにゲートとドレインとが交差結合された一対のＮチャネルＭＯＳトランジスタＭ１，Ｍ２と、該トランジスタＭ１，Ｍ２の共通ソースと接地点ＧＮＤとの間に接続された定電流源Ｉ０と、各トランジスタＭ１，Ｍ２のドレインと電源電圧端子Ｖｃｃとの間にそれぞれ接続されたインダクタＬ１，Ｌ２と、上記トランジスタＭ１，Ｍ２のドレイン端子間に直列に接続されたバラクタ・ダイオードなどからなる可変容量素子Ｃｖ１，Ｃｖ２と、トランジスタＭ１，Ｍ１２のドレイン端子間に直列に接続された容量Ｃ１１−スイッチＳＷ１−容量Ｃ１２と、これらと並列に接続されたＣ２１−ＳＷ２−Ｃ２２，Ｃ３１―ＳＷ３−Ｃ３２，……Ｃ５１−ＳＷ５−Ｃ５２とから構成されている。
【００２３】
そして、この実施例のＶＣＯにおいては、可変容量素子Ｃｖ１，Ｃｖ２の接続ノードＮ０に図１のループフィルタ１７からの制御電圧Ｖｔが印加されて発振周波数が連続的に変化される一方、スイッチＳＷ１〜ＳＷ５には、自動バンド切り替え回路２０からのバンド切替え制御信号ＶＢ０〜ＶＢ４が供給され、ＶＢ０〜ＶＢ４がそれぞれハイレベルかロウレベルのいずれかにされることによって発振周波数が段階的（３２段階）に変化されるように構成されている。
【００２４】
また、容量Ｃ１１とＣ１２は同一容量値、Ｃ２１とＣ２２、Ｃ３１とＣ３２、Ｃ４１とＣ４２、Ｃ５１とＣ５２もそれぞれ同一容量値である。ただし、容量Ｃ１１，Ｃ２１，Ｃ３１，Ｃ４１，Ｃ５１の容量値はそれぞれ２のｍ乗（ｍは０，１，２，……４）の重みを有するように設定されており、バンド切替え制御信号ＶＢ０〜ＶＢ４の組合せに応じて合成容量値Ｃが３２段階で変化され、ＶＣＯ１１は図３に示す３２個のバンド＃０〜＃３１の周波数特性のいずれかで動作するようにされる。
【００２５】
ＶＣＯがカバーすべき周波数範囲を広くしたい場合、制御電圧Ｖｔによるバラクタ・ダイオードの容量値の変化のみで行なおうとすると、図３に一点鎖線Ａで示すように、Ｖｔ−ｆvco特性が急峻になり過ぎ、ＶＣＯの感度すなわち周波数変化量と制御電圧変化量との比（Δｆ／ΔＶｔ）が大きくなってノイズに弱くなる。つまり、制御電圧Ｖｔに僅かなノイズがのっただけでＶＣＯの発振周波数が大きく変化してしまう。
【００２６】
この問題を解決するために、この実施例のＶＣＯは、ＬＣ共振回路を構成する容量素子を複数個並列に設けて、バンド切替制御信号ＶＢ０〜ＶＢ４で接続する容量素子を３２段階に切り替えてＣの値を変化させることで、図３に実線で示すように、３２本のＶｔ−ｆvco特性線に従った発振制御を行なえるように構成され、使用するバンドに応じていずれかの特性を選択して動作させるようにされている。
【００２７】
また、前述の先願発明（特願２００３−３３７０００号）のように、切替え可能なバンドの数を２５６本のようにさらに多くすることでさらにノイズに強くすることも可能である。ただし、そのようにすると、温度変化でＶＣＯの発振周波数が変化してＰＬＬのロックがはずれてしまったり、バンドの選択に要する時間が長くなり過ぎてしまうおそれがある。そこで、この実施例では、ＶＣＯの切替え可能なバンド数を３２本とした。
【００２８】
特に制限されるものでないが、この実施例のＬＣ共振型発振回路においては、容量Ｃ１１〜Ｃ５２は半導体基板上に形成された金属膜−絶縁膜−金属膜のサンドイッチ構造の容量で構成されている。容量Ｃ１１〜Ｃ５２を構成する電極の面積比を適宜設定することにより所望の容量比（２のｍ乗）を得ることができる。以下、容量Ｃ１１〜Ｃ５２をバンド切替え容量と称する。容量Ｃ１１〜Ｃ５２として、ＭＯＳトランジスタのゲート電極と基板間の容量を用いても良い。インダクタＬ１，Ｌ２は、半導体基板上に形成されたアルミニウム層からなるオンチップの素子として形成することができるが、外付け素子を使用してもよい。
【００２９】
次に、図１のＰＬＬ回路における自動バンド選択回路２０による選択バンドの決定および固定電圧の選択の手順を、図４のタイミングチャートを用いて説明する。
外部より制御回路２６に対して発振周波数の切替えを指示する信号ＯＦＣが供給されると、制御回路２６から、ＰＬＬループ上の切替えスイッチ回路１８の切替えスイッチＳＷ１を固定電圧ＶD1〜ＶDn側に切り替えるスイッチ切替え信号ＳＣと周波数カウンタ２１をリセットさせる信号ＲＴが出力されるとともに、外部から供給された可変分周回路１２の分周比「Ｎ」が可変分周回路１２に設定される（タイミングｔ１）。この分周比が発振周波数情報に相当する。
【００３０】
切替えスイッチ回路１８の切替えスイッチＳＷ１が最初に固定電圧ＶD1〜ＶDn側に切り替えられる際に、スイッチＳＷ２はこれらの電圧のうち例えば最も高い固定電圧ＶD1を選択する状態に設定され、この固定電圧が制御電圧ＶｔとしてＶＣＯ１１に供給され、ＶＣＯはその固定電圧に応じた周波数で発振を開始する。具体的には、例えば固定電圧として５個の電圧ＶN-2，ＶN-1，ＶN0，ＶN+1，ＶN+2（ＶN-2<ＶN-1<ＶN0<ＶN+1<ＶN+2）が用意されている場合には、最も高い電圧ＶN+2が選択される。
【００３１】
また、周波数カウンタ２１は、リセット信号ＲＴの入力後、水晶発振回路１３からの正確な基準発振信号φｒにより計数動作を開始し、５μｓ（マイクロ秒）経過すると制御回路２６に経過したことを知らせる信号が送られる。この５μｓの時間は、ループフィルタ１７の電圧およびループフィルタ１７に供給された固定電圧でＶＣＯ１１の発振周波数が安定するのに要する時間として設定されている時間である。５μｓが経過すると、制御回路２６は、ＶＣＯバンド切替え回路２３に対してＶＣＯ１１へバンド切替え制御信号ＶＢ０〜ＶＢ４を送るよう指令する信号を与える。これにより、ＶＣＯ１１において選択的に接続される容量素子が決定され、選択バンドが指定される（タイミングｔ２）。ここで最初の指定バンドは３２個のバンド＃０〜＃３１のうち中央のバンド＃１５である。
【００３２】
次に、制御回路２６は、ＶＣＯ１１のバンド切替えに要する短い時間（例えば０．５μｓ）を待ってから、可変分周回路１２および固定分周回路１４に対してパルス状のリセット信号ＲＥＳを送る。可変分周回路１２と固定分周回路１４はカウンタ回路であり、リセット信号ＲＥＳにより可変分周回路１２と固定分周回路１４は、一旦「０」にリセットされてからリセットが解除されて計数を開始する。そして、それぞれ設定された分周比「Ｎ」と「４０」を計数するとそれぞれパルスφ１，φｒ’を出力する。
【００３３】
固定分周回路１４は水晶発振回路１３からの正確な基準発振信号φｒ（１６ＭＨｚ）により動作するので、出力パルスφｒ’の周波数は４００ｋＨｚで周期は２．５μｓである。これらの出力パルスφ１，φｒ’は位相進み遅れ判別回路２２に供給されており、進み遅れ判別回路２２は可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ’の立ち上がりよりも進んでいるか遅れているかを判別する。
【００３４】
そして、位相進み遅れ判別回路２２は、可変分周回路１２の出力パルスφ１が遅れていると判別すると、ＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも高い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ４を送るよう指令する信号を与える（タイミングｔ３）。一方、可変分周回路１２の出力パルスφ１が進んでいると判別すると、位相進み遅れ判別回路２２はＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも低い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ４を送るよう指令する信号を与える。２回目のバンド切替え制御信号ＶＢ０〜ＶＢ４により指定されるバンドは、φ１が遅れているときは＃１５と＃３１の真中の＃２３、φ１が進んでいるときは＃１５と＃０の真中の＃７である。
【００３５】
バンドの切替え指令が行なわれると、制御回路２６はＶＣＯ１１のバンド切替えに要する短い時間（例えば０．５μｓ）を待ってから、可変分周回路１２および固定分周回路１４に対して再びリセット信号ＲＥＳを送る。すると、可変分周回路１２と固定分周回路１４は、一旦「０」にリセットされてから計数を再開する。そして、それぞれ設定された分周比Ｎと「４０」を計数するとそれぞれパルスφ１，φｒ’を出力し、進み遅れ判別回路２２により可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ’の立ち上がりよりも進んでいるか遅れているか判別される。
【００３６】
そして、可変分周回路１２の出力パルスφ１が遅れていると判別すると、進み遅れ判別回路２２はＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも高い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ４を送るよう指令する信号を与える（タイミングｔ４）。一方、可変分周回路１２の出力パルスφ１が進んでいると判別すると、進み遅れ判別回路２２はＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも低い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ４を送るよう指令する信号を与える。３回目のバンド切替え制御信号ＶＢ０〜ＶＢ４により指定されるバンドは、＃１５と＃２３の真中の＃１９、＃２３と＃３１の真中の＃２７、＃１５と＃７の真中の＃１１、または＃７と＃０の真中の＃３のいずれかである。
【００３７】
上記動作を５回繰り返すことで、３２バンドの中から指定発振周波数（設定分周比Ｎに対応した周波数）に適したバンドが選択される（タイミングｔ５）。５回目の判定では４回目の判定で選択されたバンドもしくはそれよりも１つだけ上のバンド（または１つ下のバンドでも可）が選択される。この実施例の自動バンド選択回路２０においては、５回目の判定で選択されたバンドにさらにオフセットを加えて最終選択バンドを決定するように構成されている。このオフセットの付加は、リセット信号ＲＥＳによる可変分周回路１２と固定分周回路１４の実際のリセット動作のずれに起因する判別誤差を補償するためのものである。オフセットの付加については後に詳しく説明するが、必ず設けなくてはならないものではない。
【００３８】
本実施例の自動バンド選択回路においては、上記選択動作終了後に固定電圧ＶD1〜ＶDnを切り替えて最適な制御電圧に近い固定電圧を見つけＰＬＬループの引き込みを行なうようにしている。以下、この固定電圧の見つけ方について説明する。
【００３９】
先に説明したように、バンド選択が開始される際に、スイッチＳＷ２によって最初に固定電圧として最も高い電圧ＶN+2が選択されている。電圧の高い方からバンド選択動作に入る方が、電圧の低い方からバンド選択動作に入る場合よりもＶＣＯの出力が安定するまでの時間が短いためである。ただし、最初に固定電圧として中間の電圧ＶN0を選択して印加するようにしても良い。この実施例では、固定電圧ＶN+2が印加された状態で上記５回の判定を行い、５回目の判定で決定されたバンド（例えば＃１６）が選択された後、選択固定電圧が最も高い電圧ＶN+2から中間の電圧ＶN0に切り替えられる（タイミングｔ５）。そして、ループフィルタ１７の電圧およびＶＣＯ１１の発振周波数が安定する待機時間を待ってから、進み遅れ判別回路２２により可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ’の立ち上がりよりも進んでいるか遅れているか判別する（タイミングｔ６）。
【００４０】
このとき、φ１の立ち上がりがφｒ’の立ち上がりよりも進んでいると判定されたとすると、この場合、ＶＣＯの発振周波数は図５（Ａ）にハッチングで示すような固定電圧ＶN0よりも右側の電圧の高い領域にあり、ＶＣＯはこの領域で動作していることが分かる。一方、φ１の立ち上がりがφｒ’の立ち上がりよりも遅れていると判定されたとすると、この場合、ＶＣＯの発振周波数は固定電圧ＶN0よりも左側の電圧の低い領域にあり、ＶＣＯはこの領域で動作していることが分かる。
【００４１】
そこで、次に、φ１がφｒ’の立ち上がりよりも進んでいたときはスイッチＳＷ２を切り替えてＶＣＯ１１に印加する固定電圧をＶN0からＶN+1に切り替え、φ１がφｒ’よりも遅れていたときはスイッチＳＷ２を切り替えてＶＣＯ１１に印加する固定電圧をＶN0からＶN-1に切り替える（タイミングｔ７）。そして、ループフィルタ１７がＶN+1またはＶN-1で安定するのを待ってから、再び、進み遅れ判別回路２２によりφ１の立ち上がりがφｒ’の立ち上がりよりも進んでいるか遅れているか判別する。
【００４２】
そして、例えば固定電圧がＶN+1にされている状態で、φ１の立ち上がりがφｒ’の立ち上がりよりも遅れていると判定されたとすると、この場合、ＶＣＯの発振周波数は図５（Ｂ）にハッチングで示すような固定電圧ＶN0よりも右側でＶN+1よりも左側の領域にあり、ＶＣＯはこの領域で動作していることが分かる。また、φ１の立ち上がりがφｒ’の立ち上がりよりも進んでいると判定されたとすると、この場合、ＶＣＯの発振周波数は固定電圧ＶN+1よりも右側の領域にあり、ＶＣＯはこの領域で動作していることが分かる。この実施例では、固定電圧として用意されているのが５個であるため、上記２回の判定で終了するが、固定電圧の種類がもっと多い場合には、上記動作を繰り返して２分探査法で選択すべき固定電圧が判定される。
【００４３】
最後の判定でφ１の立ち上がりがφｒ’の立ち上がりよりも遅れていると判定されたとすると、そのときスイッチＳＷ２で選択されている固定電圧ＶN+1がそのまま選択され、φ１の立ち上がりがφｒ’の立ち上がりよりも進んでいると判定されたとすると、スイッチＳＷ２を切り替えてＶＣＯ１１に印加する固定電圧をＶN+1からＶN+2に切り替える（タイミングｔ８）。つまり、ＶＣＯが動作している領域の高い側の固定電圧が選択される。電圧の高い方から引き込み動作に入る方が、電圧の低い方から引き込み動作に入る場合よりもロック時間が短くなるためである。
【００４４】
その後、ループフィルタ１７が選択後の固定電圧で安定するのを待ってから、スイッチＳＷ１を固定電圧の側からループフィルタ１７の側に切り替え、そのまま通常のＰＬＬループの周波数引き込み動作に移る（タイミングｔ９）。以上のような制御によって、ＰＬＬループを短時間にロックさせることが可能となる。
【００４５】
次に、前述したオフセットの付加について説明する。可変分周回路１２と固定分周回路１４のリセット動作のずれには、本実施例においては２つの要素がある。１つは、制御回路２６から出力されるリセット信号ＲＥＳを、可変分周回路１２に対してはＣＭＯＳレベルからＥＣＬレベルに変換するレベルシフト回路１９を介して供給しているのに対し、固定分周回路１４へはレベル変換せずに供給していることから生じる。
【００４６】
ここで、可変分周回路１２に対してはリセット信号ＲＥＳをレベル変換して供給し、固定分周回路１４に対してはリセット信号ＲＥＳをレベル変換せずに供給しているのは、可変分周回路１２が分周するＶＣＯ１１の発振信号の周波数はＧＨｚ（ギガヘルツ）のオーダーであり、固定分周回路１４が分周する１６ＭＨｚの水晶発振信号よりもずっと高いため、ＭＯＳＦＥＴよりも高速動作可能なバイポーラ・トランジスタからなるＥＣＬ回路によって可変分周回路１２が構成されているのに対して、固定分周回路１４は消費電力低減のためＣＭＯＳ回路で構成されているためである。
【００４７】
可変分周回路１２と固定分周回路１４のリセット動作にずれが生じる２つ目の要素は、リセット信号ＲＥＳの供給経路が、制御回路２６から固定分周回路１４までよりも、制御回路２６から可変分周回路１２までの方が長いことから生じる遅延時間差である。ここで、リセット信号ＲＥＳの供給経路に差異が生じる理由は、一般的にはレイアウトでいずれかの分周回路の方が制御回路に近いことであるが、本実施例においては、周波数カウンタ２１と固定分周回路１４とで回路の一部を共用ないしは兼用しているため、必然的に固定分周回路１４の方が可変分周回路１２よりも制御回路２６に近い位置に配置されることに起因する。かかる供給経路の差異による遅延時間差については、先願（特願２００３−３３７０００号）において説明されているとともに、本発明の要旨ではないので説明を省略する。
【００４８】
次に、可変分周回路１２と固定分周回路１４のリセット動作のずれに起因する判別誤差を補償するためにオフセットを加算して最終選択バンドを決定する必要性について説明する。
位相進み遅れ判別回路２２により可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ’の立ち上がりよりも進んでいるか遅れているか判別する実施例の自動バンド選択回路においては、可変分周回路１２と固定分周回路１４のリセット動作にずれがない場合には、図６（Ａ）に示すように、リセット信号ＲＥＳによるリセット時に固定分周回路１４の出力パルスφｒ’の立ち上がりと可変分周回路１２の出力パルスφ１の立ち上がりとが一致しているため、２．５μｓ後に行なわれる位相が進んでいるか遅れているかの判別を正確に行なうことができる。
【００４９】
これに対し、可変分周回路１２と固定分周回路１４のリセット動作にずれがあって可変分周回路１２のリセットが遅れてなされると、図６（Ｂ）に示すように、リセット時に既に可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ’の立ち上がりよりも遅れているため、位相が進んでいるか遅れているかの判別を正確に行なうことができない。つまり、可変分周回路１２のリセットが遅れてなされると、可変分周回路１２の出力パルスφ１の周期と固定分周回路１４の出力パルスφｒ’の周期が同じでそのときの選択バンドに決定すべき場合であっても、φ１の立ち上がりが遅いと判別して、より周期の短い（周波数の高い）バンドを選択するようにバンド切替え回路２３に指令を与えてしまう。
【００５０】
そこで、この実施例の自動バンド選択回路では、リセット信号ＲＥＳによる遅延を含ませたままで判別した結果に基づいて選択したバンドを指定する信号（コード）にオフセットを加えることで、進み遅れ判別回路２２の判別結果により決定されたバンドよりも遅延Ｔｄに見合うオフセットの分だけ周波数の低いバンドが最終的に使用バンドとして選択されるようにされている。外部から設定するオフセット値については、予め検査により平均的な遅延Ｔｄを測定してそれに見合うオフセット値を求めておいて、それに個々の製品ごとのばらつきを考慮して実際に設定するオフセット値を決定するようにすれば良い。
【００５１】
なお、可変分周回路１２へのリセット信号ＲＥＳの伝達遅延Ｔｄを補償するため、制御回路２６から可変分周回路１２までのリセット信号ＲＥＳの供給経路上にＴｄに相当する遅延を与える遅延回路を設ける方式も考えられる。しかしながら、このような遅延回路を設ける方式にあっては、製造ばらつきによる遅延回路の遅延時間のばらつきによって正確な判別が行なえなくなるおそれがある。これに対して、本実施例においては、外部からオフセットを与えそのオフセットの分だけ選択バンドをずらすため、外部から与えるオフセット値を変更することで製造ばらつきによってリセット信号ＲＥＳの伝達遅延Ｔｄがばらついても最適なバンドの選択を行なわせることができる。
【００５２】
次に、上記実施例のＰＬＬ回路を適用した通信用半導体集積回路（高周波ＩＣ）及びそれを用いた携帯電話機のような無線通信装置の一実施例を、図７を用いて説明する。この実施例は、いわゆるダイレクトコンバージョン方式の高周波ＩＣに適用したものである。図７において、図１に示されている回路や素子と同一の回路、素子には同一の符号を付して重複した説明は省略する。なお、この実施例は、例えばＷＣＤＭＡ方式の携帯電話機を構成する場合に利用すると好適であるが、ＧＳＭ方式の携帯電話機を構成する場合にも利用することができる。
【００５３】
図７に示す無線通信システムは、信号電波を送受信するアンテナ１００と、送信信号と受信信号を分離するデュプレクサ（分波器）１１０と、送信信号を増幅する高周波電力増幅回路（パワーアンプ）１３０と、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００と、送信データをＩ，Ｑ信号に変換したり復調されたＩ，Ｑ信号から受信データを抽出するなどのベースバンド処理を行なったり高周波ＩＣ２００を制御したりするベースバンド回路３００とからなる。この実施例では、高周波ＩＣ２００およびベースバンド回路３００は、各々別個の半導体チップ上にそれぞれ半導体集積回路として構成されている。ＧＳＭ方式の場合には、デュプレクサ１１０の代わりに送受信切替えスイッチを用いられ、該スイッチと高周波ＩＣ２００の受信信号入力端子との間に受信信号から不要波を除去するＳＡＷフィルタなどからなるバンドパスフィルタが設けられる。
【００５４】
本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路と、送信系回路と、それ以外の制御回路やクロック系回路などの送受信系に共通の回路からなる制御系回路とで構成される。
【００５５】
受信系回路は、受信信号を増幅するロウノイズアンプ２１１と、高周波用発振回路（ＲＦＰＬＬ）２５１で生成された発振信号φRF１とロウノイズアンプ２１１で増幅された受信信号とを合成することで復調およびダウンコンバートを行なうミキサ２１２と、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部（ＰＧＡ）２１３などからなる。
【００５６】
送信系回路は、ベースバンド回路３００から供給されるＩ，Ｑ信号を増幅するアンプ２３１と、増幅されたＩ，Ｑ信号とＲＦＶＣＯ２５２で生成された発振信号φRF２とを合成することにより変調およびアップコンバートを行なうミキサ２３２と、変調された信号を増幅するアンプ２３３などから構成されている。
【００５７】
本実施例においては、ミキサ２１２で受信信号と合成される高周波信号φRF１を生成するＲＦ−ＰＬＬ１と、ミキサ２３３で送信信号と合成される高周波信号φRF２を生成するＲＦ−ＰＬＬ２として、図１に示されているＰＬＬ回路が使用されている。ＲＦ−ＰＬＬ１とＲＦ−ＰＬＬ２で必要とされる基準クロックφrefを生成する基準発振回路１３は共通の回路として設けられている。また、ＲＦ−ＰＬＬ１とＲＦ−ＰＬＬ２には、ベースバンド回路３００からの信号に基づいてこのＲＦ−ＰＬＬ１とＲＦ−ＰＬＬ２および上記受信系回路や送信系回路を制御する信号を生成する制御回路２６１，２６２が設けられている。
【００５８】
制御回路２６１，２６２にはコントロールレジスタやデータレジスタなどが設けられ、これらのレジスタにベースバンドＩＣ３００からの信号に基づいて前記オフセット値や発振周波数（分周比「Ｎ」）の設定が行なわれ、レジスタに設定された値がＲＦ−ＰＬＬの自動バンド選択回路２０内のオフセット設定用レジスタ２４や可変分周回路１２に供給される。これとともに、ベースバンドＩＣ３００からの指令（コマンドコード等）に基づいて制御回路２６１，２６２から自動バンド選択回路２０に対して発振周波数切替え制御信号ＯＦＣが供給される。制御回路は、ＲＦ−ＰＬＬ１とＲＦ−ＰＬＬ２および上記受信系回路や送信系回路に共通の回路として設けるようにしても良い。
【００５９】
なお、ＷＣＤＭＡ方式では送信と受信が並行して行なわれるが、ＧＳＭ方式では送信スロットと受信スロットを切り替えながら送信と受信を時間的にずらして行なうので、ＧＳＭ方式の携帯電話機を構成する高周波ＩＣに適用する場合には、図７におけるダウンコンバートを行なうミキサ２１２とアップコンバートを行なうミキサ２３２に供給される高周波発振信号φRF1,φRF2を生成するＲＦ−ＰＬＬ回路を共用させるように構成することができる。
【００６０】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば前記実施例においては、ＶＣＯ１１が３２個のいずれかのバンドに切り替えられるように構成されているが、１６バンドあるいは６４バンド等であっても良い。
【００６１】
また、前記実施例においては、バンド選択動作時に、最後の判定でＶＣＯが印加された固定電圧よりも高い領域で動作していると判定された場合には、そのときの固定電圧よりも高い固定電圧を選択するようにしているが、最後の判定でＶＣＯが印加された固定電圧をそのまま用いるとともに、最後の判定でＶＣＯが印加された固定電圧よりも低い領域で動作していると判定された場合には、そのときの固定電圧よりも低い固定電圧を選択するようにしても良い。このような制御は、特に温度上昇によりＶＣＯの発振周波数が高くなるＶＣＯを用いている場合に有効である。
【００６２】
さらに、例えばＶＣＯの発振周波数が温度上昇により低くなる特性のＶＣＯを用いていて、バンド選択の際にＶＣＯがその選択バンドの周波数変動範囲の最小電圧に近い領域で動作していると判定した場合には、１つ下のバンドを選択するようにしてもよい。逆に、温度上昇によりＶＣＯの発振周波数が高くなる特性のＶＣＯを用いていて、バンド選択の際にＶＣＯがそのバンドの周波数変動範囲の最大電圧に近い領域で動作していると判定した場合には、１つ上のバンドを選択するようにしてもよい。
【産業上の利用可能性】
【００６３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機のような無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮ用の高周波ＩＣその他、受信信号や送信信号と合成されて周波数変換や変復調を行なう高周波信号を生成するＰＬＬ回路を有する高周波ＩＣに対しても本発明を適用することができる。
【図面の簡単な説明】
【００６４】
【図１】本発明に係るＰＬＬ回路の一実施例を示すブロック図である。
【図２】図１の実施例のＰＬＬ回路を構成するＶＣＯ（電圧制御発振回路）の一実施例を示す回路図である。
【図３】図２のＶＣＯにおける制御電圧Ｖｔと発振周波数ｆvcoとの関係を示す特性図である。
【図４】図１のＰＬＬ回路におけるバンド選択の動作タイミングを示すタイミングチャートである。
【図５】図５（Ａ）は図１の実施例のＰＬＬ回路のバンド選択時に固定電圧をＶN0に切り替えて位相の進み遅れ判別回路でＶＣＯの出力の位相が進んでいると判定したときのＶＣＯの動作領域を示す説明図、図５（Ｂ）は固定電圧をＶN+1に切り替えて位相の進み遅れ判別回路でＶＣＯの出力の位相が遅れていると判定したときのＶＣＯの動作領域を示す説明図である。
【図６】図６（Ａ）は本発明に先立って検討したＰＬＬ回路のバンド選択時における可変分周回路および固定分周回路のリセットタイミング、図６（Ｂ）は図１のＰＬＬ回路のバンド選択時における可変分周回路および固定分周回路のリセットタイミングを示すタイミングチャートである。
【図７】本発明に係るＰＬＬ回路を適用した通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
【符号の説明】
【００６５】
１１ 発振回路（ＲＦ−ＶＣＯ）
１２ 可変分周回路
１３ 基準発振回路
１４ 固定分周回路
１５ 位相比較回路
１６ チャージポンプ
１７ ループフィルタ
１８ 切替え回路
１９ レベル変換回路
２０ 自動バンド選択回路
２４ オフセット設定用レジスタ
２５ オフセット付与回路（加算回路）
２６ 制御回路
１００ 送受信用アンテナ
１１０ デュプレクサ（分波器）
１２０ フィルタ
１３０ 高周波電力増幅回路
２００ 高周波ＩＣ
２１１ ロウノイズアンプ
２１２ 復調&ダウンコンバート用ミキサ
２１３ 高利得増幅回路
２３２ 変調&アップコンバート用ミキサ
２６１，２６２ 制御回路
３００ ベースバンド回路
【技術分野】
【０００１】
本発明は、ＶＣＯ（電圧制御発振器）の発振周波数を段階的に切り替え可能なＰＬＬ（フェーズ・ロックド・ループ）回路に適用して有効な技術に関し、例えば無線通信の受信信号や送信信号と合成される所定の周波数の発振信号を発生するＰＬＬ回路およびそれを内蔵した通信用半導体集積回路に利用して有効な技術に関する。
【背景技術】
【０００２】
携帯電話機のような無線通信システムにおいては、受信信号や送信信号と合成される所定の周波数の局部発振信号を発生する発振器を含むＰＬＬ回路を備え、送信信号の変調や受信信号の復調を行う高周波用半導体集積回路（以下、高周波ＩＣと称する）が用いられている。
【０００３】
近年、携帯電話機の分野においては、ＧＳＭ（Global System for Mobile Communication）とＤＣＳ（Digital Cellular System）のような２つの周波数帯の信号を扱えるデュアルバンドやさらに多くの周波数帯の信号を扱えるマルチバンド方式の携帯電話機とともに周波数帯域の広いＷＣＤＭＡ（Wideband Code Division Multiple Access）方式の携帯電話機が普及しつつある。これに伴って、局部発振信号を発生するＰＬＬ回路には幅広い周波数範囲で発振動作できることが要望されるようになって来ている。そこで、ＶＣＯを複数（例えば１６個）の周波数帯に切り替えて使用できるようにすることによって、所望の発振周波数範囲を保持しつつＶＣＯの制御感度を低減できるようにした発明が提案されている（特許文献１）。
【０００４】
この先願発明においては、動作開始前に予めＶＣＯのすべての周波数帯について実際の周波数を測定してメモリに記憶しておいて、発振周波数情報が与えられたときにその周波数情報とメモリ内の周波数測定値とを比較して使用する最適な周波数帯を決定する方式を採用している。しかしながら、かかる方式のＰＬＬ回路にあっては、ＶＣＯの周波数帯が多くなるほど周波数の測定時間が長くなってしまうとともに、測定結果を記憶するメモリの容量を大きくしなければならないためチップサイズの増大を招くという不具合がある。
【０００５】
そこで、本発明者等は、開ループ状態で所定の固定電圧をＶＣＯへ印加可能にする切替えスイッチと、所定の周波数の基準信号に対する上記可変分周回路の出力の位相の進みまたは遅れを判別する判別回路と、該判別回路の出力に基づいてＶＣＯの周波数帯を切り替える信号を生成する自動バンド切り替え回路とを設け、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけて使用周波数帯を決定するようにした発明をなし、先に出願した（特願２００３−３３７０００号）。
【特許文献１】特開２００３−１５２５３５号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＧＳＭ方式の無線通信システムにおいては、多重化方式としてＴＤＭ（Time Division Multiple Access）方式を採用するとともに、送受信データを８個のタイムスロット（以下、単にスロット称する）からなるフレームという単位で管理するようにしている。そして、ＧＳＭの規格ではスロットとスロットとの間に３０．４６μｓのガード期間が許容されており、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけて使用周波数帯を決定する前記先願発明にあっては、そのガード期間内に使用周波数帯を決定することができる。
【０００７】
ところで、ＧＳＭ方式の無線通信システムにおいては、１つのバンドの周波数変動範囲が狭くても、スロットの開始毎に使用周波数帯を決定する自動バンド選択動作を行なうようにしているため、温度変化によってＶＣＯの特性が変化してもそれを補正する形で自動バンド選択が行なわれる。そのため、１つのバンドの周波数変動範囲が狭い前記先願発明のＰＬＬ回路を使用したとしても、温度変化によるＶＣＯの特性変化でループのロックがはずれるおそれはほとんどないという利点がある。
【０００８】
一方、多重化方式としてスペクトル拡散方式を用い変調方式としてＱＰＳＫ（Quadrature PSK）を用いるＷＣＤＭＡ方式の無線通信システムがある。ＷＣＤＭＡにおいては、受信と送信を並行して連続して行なう。そのため、前記先願発明を適用したＰＬＬ回路を使用すると、送受信の開始前に１回だけバンド選択が行なわれるだけであるので、送受信中にチップの温度が上昇してＶＣＯの特性が大きく変化してＰＬＬループのロックがはずれてしまうおそれがある。そこで、ＶＣＯの制御電圧−発振周波数特性の傾きを大きくして１つのバンドの周波数受け持ち範囲を広くすることを考えた。しかしながら、ＶＣＯの制御電圧−発振周波数特性の傾きを大きくすると、ＶＣＯの発振を開始してからＰＬＬのループがロックするまでの時間が長くなるという問題がある。
【０００９】
この発明の目的は、受信信号や送信信号と合成される所定の周波数の局部発振信号を発生する発振器を含むＰＬＬ回路を内蔵し、温度が変化してＶＣＯの発振周波数が変動してもＰＬＬループのロックがはずれにくい通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明の他の目的は、ＶＣＯの制御電圧−発振周波数特性の傾きを大きくしてもＶＣＯの発振を開始してから比較的短い時間内にＰＬＬループをロックさせることができる通信用半導体集積回路（高周波ＩＣ）を提供することにある。
【００１０】
この発明のさらに他の目的は、ＷＣＤＭＡ方式の無線通信システムのような送受信が比較的長い時間継続して行なわれる無線通信システムを構成するのに好適な通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、発振周波数帯を切り替え可能なＶＣＯと可変分周回路と位相比較回路とループフィルタとを含むＰＬＬループにおいて、ループを開いた状態で、ループフィルタの電圧の代わりに複数の所定の固定電圧の中からいずれかの固定電圧をＶＣＯへ印加可能にする切替えスイッチと、所定の周波数の基準信号に対する上記可変分周回路の出力の位相の進みまたは遅れを判別する判別回路と、該判別回路の出力に基づいてＶＣＯの周波数帯を切り替える信号を生成する自動バンド切り替え回路とを設け、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけさらにＶＣＯへ印加する固定電圧を２分探査方式で切り替えながら最適な印加電圧を見つけＰＬＬループを閉じてロックさせるようにしたものである。
【００１２】
上記した手段によれば、ＶＣＯの制御電圧−発振周波数特性の傾きを大きくすることで１つのバンドが受け持つ周波数変動範囲を広くすることができ、それによって温度が変化してＶＣＯの発振周波数が変動してもＰＬＬループのロックがはずれにくくなる。これとともに、ＶＣＯへ印加する固定電圧を２分探査方式で切り替えながら最適な電圧を見つけて閉ループへ移行するため、ＶＣＯの制御電圧−発振周波数特性の傾きを大きくしたとしても、自然にロックするのを待つよりは比較的短い時間内にＰＬＬループをロックさせることができる。
【００１３】
また、望ましくは、２分探査方式で最適な制御電圧を見つけて閉ループへ移行する際に、制御電圧の高い方の電圧に切り替えてからループを閉じるようにする。ＶＣＯを含むＰＬＬ回路は、制御電圧が高い方から低い方に引き込む方が周波数の引き込みに要する時間が短いので、ループをロックさせるのに要する時間を短縮することができる。
【発明の効果】
【００１４】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、温度が変化してＶＣＯの発振周波数が変動してもＰＬＬループのロックがはずれにくくなるとともに、ＶＣＯの制御電圧−発振周波数特性の傾きを大きくしたとしてもＶＣＯの発振を開始してから比較的短い時間内にＰＬＬループをロックさせることができる。
【発明を実施するための最良の形態】
【００１５】
次に、本発明の実施例について図面を用いて説明する。
図１には、外部からの設定周波数情報に基づいてＶＣＯの使用バンドを自動的に選択する機能を備えた本発明に係るＰＬＬ回路の一実施例が示されている。
【００１６】
この実施例のＰＬＬ回路は、電圧制御発振回路（ＶＣＯ）１１と、該ＶＣＯ１１の発振信号φ０を１／Ｎに分周する可変分周回路１２と、１６ＭＨｚのような基準発振信号φｒを生成する基準発振回路１３からの発振信号φｒを分周する固定分周回路１４と、前記可変分周回路１２と固定分周回路１４で分周された信号φ１，φｒ’の位相差を検出する位相比較回路１５と、検出された位相差に応じた充電電流または放電電流を生成するチャージポンプ１６と、該チャージポンプ１６の出力電流に応じた電圧を生成するループフィルタ１７とを備え、該ループフィルタ１７で平滑された電圧が発振制御電圧Ｖｔとして前記ＶＣＯ１１にフィードバックされるように構成されている。
【００１７】
上記ＶＣＯ１１は、特に制限されるものでないが、本実施例では、３２個の周波数帯（以下、バンドと称する）を有するように構成されている。固定分周回路１４は１／４０の分周比を有し、１６ＭＨｚの基準発振信号φrefを分周して４００ｋＨｚの信号を生成するように構成されている。ループフィルタ１７は、容量Ｃ０と、該容量Ｃ０と並列に設けられた抵抗Ｒ１および容量Ｃ１とから２次のフィルタとして構成されている。
【００１８】
また、この実施例のＰＬＬ回路は、上記チャージポンプ１６とループフィルタ１７との間に、チャージポンプの電流の代わりに固定電圧をループフィルタ１７に供給するための切替えスイッチＳＷ１と、ＶＣＯ１１の制御範囲の電圧Ｖmin〜Ｖmaxの間をほぼ均等に分割した複数の固定電圧ＶD1，ＶD2，……ＶDnの中からいずれかを選択して切替えスイッチＳＷ１の一方の端子に印加するスイッチＳＷ２とからなる切替えスイッチ回路１８が設けられている。
【００１９】
さらに、この切替えスイッチ回路１８を制御したり上記可変分周回路１２の出力と固定分周回路１４の出力を比較してＶＣＯ１１の使用バンドを切り替える信号を生成したりする自動バンド切り替え回路２０が設けられている。なお、この実施例では、位相比較回路１５とチャージポンプ１６とが別個の回路として示されているが、回路形式によっては位相比較回路１５の出力段がチャージポンプの電流源として動作するような回路もあるので、その場合にはチャージポンプは不要とされる。
【００２０】
自動バンド切り替え回路２０は、基準発振回路１３からの基準発振信号φｒを計数して計時を行なうタイマとしての周波数カウンタ２１と、可変分周回路１２の出力φ１と固定分周回路１４の出力φｒ’を比較して可変分周回路１２の出力φ１の位相が固定分周回路１４の出力φｒ’の位相よりも進んでいるか遅れているか判別する判別回路２２と、該判別回路２２の判別結果に応じてＶＣＯ１１のバンドを切り替えるバンド切替え制御信号ＶＢ０〜ＶＢ４を生成するバンド切り替え回路２３を備える。また、自動バンド切り替え回路２０は、外部から設定されるオフセットを保持するレジスタ２４と、前記バンド切り替え回路２３から出力されたバンド切替え制御信号ＶＢ０〜ＶＢ４に前記レジスタ２４に設定されているオフセットを加算してＶＣＯ１１に供給するオフセット付与回路としての加算回路２５と、上記切替えスイッチ１８、周波数カウンタ２１、判別回路２２、バンド切り替え回路２３、レジスタ２４、加算回路２５を所定の順序で動作させて使用バンドを決定させる制御回路２６なども備える。
【００２１】
そして、この制御回路２６は前記周波数カウンタ２１をリセットするリセット信号ＲＴや可変分周回路１２および固定分周回路１４をリセットするリセット信号ＲＥＳを生成する機能を有するように構成されるとともに、制御回路２６と可変分周回路１２との間にはこのリセット信号ＲＥＳのレベルを変換するレベル変換回路１９が設けられている。
【００２２】
図２には、本実施例において使用する電圧制御発振回路（ＶＣＯ）１１の構成例が示されている。
この実施例のＶＣＯはＬＣ共振型発振回路であり、ソースが共通接続されかつ互いにゲートとドレインとが交差結合された一対のＮチャネルＭＯＳトランジスタＭ１，Ｍ２と、該トランジスタＭ１，Ｍ２の共通ソースと接地点ＧＮＤとの間に接続された定電流源Ｉ０と、各トランジスタＭ１，Ｍ２のドレインと電源電圧端子Ｖｃｃとの間にそれぞれ接続されたインダクタＬ１，Ｌ２と、上記トランジスタＭ１，Ｍ２のドレイン端子間に直列に接続されたバラクタ・ダイオードなどからなる可変容量素子Ｃｖ１，Ｃｖ２と、トランジスタＭ１，Ｍ１２のドレイン端子間に直列に接続された容量Ｃ１１−スイッチＳＷ１−容量Ｃ１２と、これらと並列に接続されたＣ２１−ＳＷ２−Ｃ２２，Ｃ３１―ＳＷ３−Ｃ３２，……Ｃ５１−ＳＷ５−Ｃ５２とから構成されている。
【００２３】
そして、この実施例のＶＣＯにおいては、可変容量素子Ｃｖ１，Ｃｖ２の接続ノードＮ０に図１のループフィルタ１７からの制御電圧Ｖｔが印加されて発振周波数が連続的に変化される一方、スイッチＳＷ１〜ＳＷ５には、自動バンド切り替え回路２０からのバンド切替え制御信号ＶＢ０〜ＶＢ４が供給され、ＶＢ０〜ＶＢ４がそれぞれハイレベルかロウレベルのいずれかにされることによって発振周波数が段階的（３２段階）に変化されるように構成されている。
【００２４】
また、容量Ｃ１１とＣ１２は同一容量値、Ｃ２１とＣ２２、Ｃ３１とＣ３２、Ｃ４１とＣ４２、Ｃ５１とＣ５２もそれぞれ同一容量値である。ただし、容量Ｃ１１，Ｃ２１，Ｃ３１，Ｃ４１，Ｃ５１の容量値はそれぞれ２のｍ乗（ｍは０，１，２，……４）の重みを有するように設定されており、バンド切替え制御信号ＶＢ０〜ＶＢ４の組合せに応じて合成容量値Ｃが３２段階で変化され、ＶＣＯ１１は図３に示す３２個のバンド＃０〜＃３１の周波数特性のいずれかで動作するようにされる。
【００２５】
ＶＣＯがカバーすべき周波数範囲を広くしたい場合、制御電圧Ｖｔによるバラクタ・ダイオードの容量値の変化のみで行なおうとすると、図３に一点鎖線Ａで示すように、Ｖｔ−ｆvco特性が急峻になり過ぎ、ＶＣＯの感度すなわち周波数変化量と制御電圧変化量との比（Δｆ／ΔＶｔ）が大きくなってノイズに弱くなる。つまり、制御電圧Ｖｔに僅かなノイズがのっただけでＶＣＯの発振周波数が大きく変化してしまう。
【００２６】
この問題を解決するために、この実施例のＶＣＯは、ＬＣ共振回路を構成する容量素子を複数個並列に設けて、バンド切替制御信号ＶＢ０〜ＶＢ４で接続する容量素子を３２段階に切り替えてＣの値を変化させることで、図３に実線で示すように、３２本のＶｔ−ｆvco特性線に従った発振制御を行なえるように構成され、使用するバンドに応じていずれかの特性を選択して動作させるようにされている。
【００２７】
また、前述の先願発明（特願２００３−３３７０００号）のように、切替え可能なバンドの数を２５６本のようにさらに多くすることでさらにノイズに強くすることも可能である。ただし、そのようにすると、温度変化でＶＣＯの発振周波数が変化してＰＬＬのロックがはずれてしまったり、バンドの選択に要する時間が長くなり過ぎてしまうおそれがある。そこで、この実施例では、ＶＣＯの切替え可能なバンド数を３２本とした。
【００２８】
特に制限されるものでないが、この実施例のＬＣ共振型発振回路においては、容量Ｃ１１〜Ｃ５２は半導体基板上に形成された金属膜−絶縁膜−金属膜のサンドイッチ構造の容量で構成されている。容量Ｃ１１〜Ｃ５２を構成する電極の面積比を適宜設定することにより所望の容量比（２のｍ乗）を得ることができる。以下、容量Ｃ１１〜Ｃ５２をバンド切替え容量と称する。容量Ｃ１１〜Ｃ５２として、ＭＯＳトランジスタのゲート電極と基板間の容量を用いても良い。インダクタＬ１，Ｌ２は、半導体基板上に形成されたアルミニウム層からなるオンチップの素子として形成することができるが、外付け素子を使用してもよい。
【００２９】
次に、図１のＰＬＬ回路における自動バンド選択回路２０による選択バンドの決定および固定電圧の選択の手順を、図４のタイミングチャートを用いて説明する。
外部より制御回路２６に対して発振周波数の切替えを指示する信号ＯＦＣが供給されると、制御回路２６から、ＰＬＬループ上の切替えスイッチ回路１８の切替えスイッチＳＷ１を固定電圧ＶD1〜ＶDn側に切り替えるスイッチ切替え信号ＳＣと周波数カウンタ２１をリセットさせる信号ＲＴが出力されるとともに、外部から供給された可変分周回路１２の分周比「Ｎ」が可変分周回路１２に設定される（タイミングｔ１）。この分周比が発振周波数情報に相当する。
【００３０】
切替えスイッチ回路１８の切替えスイッチＳＷ１が最初に固定電圧ＶD1〜ＶDn側に切り替えられる際に、スイッチＳＷ２はこれらの電圧のうち例えば最も高い固定電圧ＶD1を選択する状態に設定され、この固定電圧が制御電圧ＶｔとしてＶＣＯ１１に供給され、ＶＣＯはその固定電圧に応じた周波数で発振を開始する。具体的には、例えば固定電圧として５個の電圧ＶN-2，ＶN-1，ＶN0，ＶN+1，ＶN+2（ＶN-2<ＶN-1<ＶN0<ＶN+1<ＶN+2）が用意されている場合には、最も高い電圧ＶN+2が選択される。
【００３１】
また、周波数カウンタ２１は、リセット信号ＲＴの入力後、水晶発振回路１３からの正確な基準発振信号φｒにより計数動作を開始し、５μｓ（マイクロ秒）経過すると制御回路２６に経過したことを知らせる信号が送られる。この５μｓの時間は、ループフィルタ１７の電圧およびループフィルタ１７に供給された固定電圧でＶＣＯ１１の発振周波数が安定するのに要する時間として設定されている時間である。５μｓが経過すると、制御回路２６は、ＶＣＯバンド切替え回路２３に対してＶＣＯ１１へバンド切替え制御信号ＶＢ０〜ＶＢ４を送るよう指令する信号を与える。これにより、ＶＣＯ１１において選択的に接続される容量素子が決定され、選択バンドが指定される（タイミングｔ２）。ここで最初の指定バンドは３２個のバンド＃０〜＃３１のうち中央のバンド＃１５である。
【００３２】
次に、制御回路２６は、ＶＣＯ１１のバンド切替えに要する短い時間（例えば０．５μｓ）を待ってから、可変分周回路１２および固定分周回路１４に対してパルス状のリセット信号ＲＥＳを送る。可変分周回路１２と固定分周回路１４はカウンタ回路であり、リセット信号ＲＥＳにより可変分周回路１２と固定分周回路１４は、一旦「０」にリセットされてからリセットが解除されて計数を開始する。そして、それぞれ設定された分周比「Ｎ」と「４０」を計数するとそれぞれパルスφ１，φｒ’を出力する。
【００３３】
固定分周回路１４は水晶発振回路１３からの正確な基準発振信号φｒ（１６ＭＨｚ）により動作するので、出力パルスφｒ’の周波数は４００ｋＨｚで周期は２．５μｓである。これらの出力パルスφ１，φｒ’は位相進み遅れ判別回路２２に供給されており、進み遅れ判別回路２２は可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ’の立ち上がりよりも進んでいるか遅れているかを判別する。
【００３４】
そして、位相進み遅れ判別回路２２は、可変分周回路１２の出力パルスφ１が遅れていると判別すると、ＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも高い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ４を送るよう指令する信号を与える（タイミングｔ３）。一方、可変分周回路１２の出力パルスφ１が進んでいると判別すると、位相進み遅れ判別回路２２はＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも低い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ４を送るよう指令する信号を与える。２回目のバンド切替え制御信号ＶＢ０〜ＶＢ４により指定されるバンドは、φ１が遅れているときは＃１５と＃３１の真中の＃２３、φ１が進んでいるときは＃１５と＃０の真中の＃７である。
【００３５】
バンドの切替え指令が行なわれると、制御回路２６はＶＣＯ１１のバンド切替えに要する短い時間（例えば０．５μｓ）を待ってから、可変分周回路１２および固定分周回路１４に対して再びリセット信号ＲＥＳを送る。すると、可変分周回路１２と固定分周回路１４は、一旦「０」にリセットされてから計数を再開する。そして、それぞれ設定された分周比Ｎと「４０」を計数するとそれぞれパルスφ１，φｒ’を出力し、進み遅れ判別回路２２により可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ’の立ち上がりよりも進んでいるか遅れているか判別される。
【００３６】
そして、可変分周回路１２の出力パルスφ１が遅れていると判別すると、進み遅れ判別回路２２はＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも高い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ４を送るよう指令する信号を与える（タイミングｔ４）。一方、可変分周回路１２の出力パルスφ１が進んでいると判別すると、進み遅れ判別回路２２はＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも低い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ４を送るよう指令する信号を与える。３回目のバンド切替え制御信号ＶＢ０〜ＶＢ４により指定されるバンドは、＃１５と＃２３の真中の＃１９、＃２３と＃３１の真中の＃２７、＃１５と＃７の真中の＃１１、または＃７と＃０の真中の＃３のいずれかである。
【００３７】
上記動作を５回繰り返すことで、３２バンドの中から指定発振周波数（設定分周比Ｎに対応した周波数）に適したバンドが選択される（タイミングｔ５）。５回目の判定では４回目の判定で選択されたバンドもしくはそれよりも１つだけ上のバンド（または１つ下のバンドでも可）が選択される。この実施例の自動バンド選択回路２０においては、５回目の判定で選択されたバンドにさらにオフセットを加えて最終選択バンドを決定するように構成されている。このオフセットの付加は、リセット信号ＲＥＳによる可変分周回路１２と固定分周回路１４の実際のリセット動作のずれに起因する判別誤差を補償するためのものである。オフセットの付加については後に詳しく説明するが、必ず設けなくてはならないものではない。
【００３８】
本実施例の自動バンド選択回路においては、上記選択動作終了後に固定電圧ＶD1〜ＶDnを切り替えて最適な制御電圧に近い固定電圧を見つけＰＬＬループの引き込みを行なうようにしている。以下、この固定電圧の見つけ方について説明する。
【００３９】
先に説明したように、バンド選択が開始される際に、スイッチＳＷ２によって最初に固定電圧として最も高い電圧ＶN+2が選択されている。電圧の高い方からバンド選択動作に入る方が、電圧の低い方からバンド選択動作に入る場合よりもＶＣＯの出力が安定するまでの時間が短いためである。ただし、最初に固定電圧として中間の電圧ＶN0を選択して印加するようにしても良い。この実施例では、固定電圧ＶN+2が印加された状態で上記５回の判定を行い、５回目の判定で決定されたバンド（例えば＃１６）が選択された後、選択固定電圧が最も高い電圧ＶN+2から中間の電圧ＶN0に切り替えられる（タイミングｔ５）。そして、ループフィルタ１７の電圧およびＶＣＯ１１の発振周波数が安定する待機時間を待ってから、進み遅れ判別回路２２により可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ’の立ち上がりよりも進んでいるか遅れているか判別する（タイミングｔ６）。
【００４０】
このとき、φ１の立ち上がりがφｒ’の立ち上がりよりも進んでいると判定されたとすると、この場合、ＶＣＯの発振周波数は図５（Ａ）にハッチングで示すような固定電圧ＶN0よりも右側の電圧の高い領域にあり、ＶＣＯはこの領域で動作していることが分かる。一方、φ１の立ち上がりがφｒ’の立ち上がりよりも遅れていると判定されたとすると、この場合、ＶＣＯの発振周波数は固定電圧ＶN0よりも左側の電圧の低い領域にあり、ＶＣＯはこの領域で動作していることが分かる。
【００４１】
そこで、次に、φ１がφｒ’の立ち上がりよりも進んでいたときはスイッチＳＷ２を切り替えてＶＣＯ１１に印加する固定電圧をＶN0からＶN+1に切り替え、φ１がφｒ’よりも遅れていたときはスイッチＳＷ２を切り替えてＶＣＯ１１に印加する固定電圧をＶN0からＶN-1に切り替える（タイミングｔ７）。そして、ループフィルタ１７がＶN+1またはＶN-1で安定するのを待ってから、再び、進み遅れ判別回路２２によりφ１の立ち上がりがφｒ’の立ち上がりよりも進んでいるか遅れているか判別する。
【００４２】
そして、例えば固定電圧がＶN+1にされている状態で、φ１の立ち上がりがφｒ’の立ち上がりよりも遅れていると判定されたとすると、この場合、ＶＣＯの発振周波数は図５（Ｂ）にハッチングで示すような固定電圧ＶN0よりも右側でＶN+1よりも左側の領域にあり、ＶＣＯはこの領域で動作していることが分かる。また、φ１の立ち上がりがφｒ’の立ち上がりよりも進んでいると判定されたとすると、この場合、ＶＣＯの発振周波数は固定電圧ＶN+1よりも右側の領域にあり、ＶＣＯはこの領域で動作していることが分かる。この実施例では、固定電圧として用意されているのが５個であるため、上記２回の判定で終了するが、固定電圧の種類がもっと多い場合には、上記動作を繰り返して２分探査法で選択すべき固定電圧が判定される。
【００４３】
最後の判定でφ１の立ち上がりがφｒ’の立ち上がりよりも遅れていると判定されたとすると、そのときスイッチＳＷ２で選択されている固定電圧ＶN+1がそのまま選択され、φ１の立ち上がりがφｒ’の立ち上がりよりも進んでいると判定されたとすると、スイッチＳＷ２を切り替えてＶＣＯ１１に印加する固定電圧をＶN+1からＶN+2に切り替える（タイミングｔ８）。つまり、ＶＣＯが動作している領域の高い側の固定電圧が選択される。電圧の高い方から引き込み動作に入る方が、電圧の低い方から引き込み動作に入る場合よりもロック時間が短くなるためである。
【００４４】
その後、ループフィルタ１７が選択後の固定電圧で安定するのを待ってから、スイッチＳＷ１を固定電圧の側からループフィルタ１７の側に切り替え、そのまま通常のＰＬＬループの周波数引き込み動作に移る（タイミングｔ９）。以上のような制御によって、ＰＬＬループを短時間にロックさせることが可能となる。
【００４５】
次に、前述したオフセットの付加について説明する。可変分周回路１２と固定分周回路１４のリセット動作のずれには、本実施例においては２つの要素がある。１つは、制御回路２６から出力されるリセット信号ＲＥＳを、可変分周回路１２に対してはＣＭＯＳレベルからＥＣＬレベルに変換するレベルシフト回路１９を介して供給しているのに対し、固定分周回路１４へはレベル変換せずに供給していることから生じる。
【００４６】
ここで、可変分周回路１２に対してはリセット信号ＲＥＳをレベル変換して供給し、固定分周回路１４に対してはリセット信号ＲＥＳをレベル変換せずに供給しているのは、可変分周回路１２が分周するＶＣＯ１１の発振信号の周波数はＧＨｚ（ギガヘルツ）のオーダーであり、固定分周回路１４が分周する１６ＭＨｚの水晶発振信号よりもずっと高いため、ＭＯＳＦＥＴよりも高速動作可能なバイポーラ・トランジスタからなるＥＣＬ回路によって可変分周回路１２が構成されているのに対して、固定分周回路１４は消費電力低減のためＣＭＯＳ回路で構成されているためである。
【００４７】
可変分周回路１２と固定分周回路１４のリセット動作にずれが生じる２つ目の要素は、リセット信号ＲＥＳの供給経路が、制御回路２６から固定分周回路１４までよりも、制御回路２６から可変分周回路１２までの方が長いことから生じる遅延時間差である。ここで、リセット信号ＲＥＳの供給経路に差異が生じる理由は、一般的にはレイアウトでいずれかの分周回路の方が制御回路に近いことであるが、本実施例においては、周波数カウンタ２１と固定分周回路１４とで回路の一部を共用ないしは兼用しているため、必然的に固定分周回路１４の方が可変分周回路１２よりも制御回路２６に近い位置に配置されることに起因する。かかる供給経路の差異による遅延時間差については、先願（特願２００３−３３７０００号）において説明されているとともに、本発明の要旨ではないので説明を省略する。
【００４８】
次に、可変分周回路１２と固定分周回路１４のリセット動作のずれに起因する判別誤差を補償するためにオフセットを加算して最終選択バンドを決定する必要性について説明する。
位相進み遅れ判別回路２２により可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ’の立ち上がりよりも進んでいるか遅れているか判別する実施例の自動バンド選択回路においては、可変分周回路１２と固定分周回路１４のリセット動作にずれがない場合には、図６（Ａ）に示すように、リセット信号ＲＥＳによるリセット時に固定分周回路１４の出力パルスφｒ’の立ち上がりと可変分周回路１２の出力パルスφ１の立ち上がりとが一致しているため、２．５μｓ後に行なわれる位相が進んでいるか遅れているかの判別を正確に行なうことができる。
【００４９】
これに対し、可変分周回路１２と固定分周回路１４のリセット動作にずれがあって可変分周回路１２のリセットが遅れてなされると、図６（Ｂ）に示すように、リセット時に既に可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ’の立ち上がりよりも遅れているため、位相が進んでいるか遅れているかの判別を正確に行なうことができない。つまり、可変分周回路１２のリセットが遅れてなされると、可変分周回路１２の出力パルスφ１の周期と固定分周回路１４の出力パルスφｒ’の周期が同じでそのときの選択バンドに決定すべき場合であっても、φ１の立ち上がりが遅いと判別して、より周期の短い（周波数の高い）バンドを選択するようにバンド切替え回路２３に指令を与えてしまう。
【００５０】
そこで、この実施例の自動バンド選択回路では、リセット信号ＲＥＳによる遅延を含ませたままで判別した結果に基づいて選択したバンドを指定する信号（コード）にオフセットを加えることで、進み遅れ判別回路２２の判別結果により決定されたバンドよりも遅延Ｔｄに見合うオフセットの分だけ周波数の低いバンドが最終的に使用バンドとして選択されるようにされている。外部から設定するオフセット値については、予め検査により平均的な遅延Ｔｄを測定してそれに見合うオフセット値を求めておいて、それに個々の製品ごとのばらつきを考慮して実際に設定するオフセット値を決定するようにすれば良い。
【００５１】
なお、可変分周回路１２へのリセット信号ＲＥＳの伝達遅延Ｔｄを補償するため、制御回路２６から可変分周回路１２までのリセット信号ＲＥＳの供給経路上にＴｄに相当する遅延を与える遅延回路を設ける方式も考えられる。しかしながら、このような遅延回路を設ける方式にあっては、製造ばらつきによる遅延回路の遅延時間のばらつきによって正確な判別が行なえなくなるおそれがある。これに対して、本実施例においては、外部からオフセットを与えそのオフセットの分だけ選択バンドをずらすため、外部から与えるオフセット値を変更することで製造ばらつきによってリセット信号ＲＥＳの伝達遅延Ｔｄがばらついても最適なバンドの選択を行なわせることができる。
【００５２】
次に、上記実施例のＰＬＬ回路を適用した通信用半導体集積回路（高周波ＩＣ）及びそれを用いた携帯電話機のような無線通信装置の一実施例を、図７を用いて説明する。この実施例は、いわゆるダイレクトコンバージョン方式の高周波ＩＣに適用したものである。図７において、図１に示されている回路や素子と同一の回路、素子には同一の符号を付して重複した説明は省略する。なお、この実施例は、例えばＷＣＤＭＡ方式の携帯電話機を構成する場合に利用すると好適であるが、ＧＳＭ方式の携帯電話機を構成する場合にも利用することができる。
【００５３】
図７に示す無線通信システムは、信号電波を送受信するアンテナ１００と、送信信号と受信信号を分離するデュプレクサ（分波器）１１０と、送信信号を増幅する高周波電力増幅回路（パワーアンプ）１３０と、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００と、送信データをＩ，Ｑ信号に変換したり復調されたＩ，Ｑ信号から受信データを抽出するなどのベースバンド処理を行なったり高周波ＩＣ２００を制御したりするベースバンド回路３００とからなる。この実施例では、高周波ＩＣ２００およびベースバンド回路３００は、各々別個の半導体チップ上にそれぞれ半導体集積回路として構成されている。ＧＳＭ方式の場合には、デュプレクサ１１０の代わりに送受信切替えスイッチを用いられ、該スイッチと高周波ＩＣ２００の受信信号入力端子との間に受信信号から不要波を除去するＳＡＷフィルタなどからなるバンドパスフィルタが設けられる。
【００５４】
本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路と、送信系回路と、それ以外の制御回路やクロック系回路などの送受信系に共通の回路からなる制御系回路とで構成される。
【００５５】
受信系回路は、受信信号を増幅するロウノイズアンプ２１１と、高周波用発振回路（ＲＦＰＬＬ）２５１で生成された発振信号φRF１とロウノイズアンプ２１１で増幅された受信信号とを合成することで復調およびダウンコンバートを行なうミキサ２１２と、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部（ＰＧＡ）２１３などからなる。
【００５６】
送信系回路は、ベースバンド回路３００から供給されるＩ，Ｑ信号を増幅するアンプ２３１と、増幅されたＩ，Ｑ信号とＲＦＶＣＯ２５２で生成された発振信号φRF２とを合成することにより変調およびアップコンバートを行なうミキサ２３２と、変調された信号を増幅するアンプ２３３などから構成されている。
【００５７】
本実施例においては、ミキサ２１２で受信信号と合成される高周波信号φRF１を生成するＲＦ−ＰＬＬ１と、ミキサ２３３で送信信号と合成される高周波信号φRF２を生成するＲＦ−ＰＬＬ２として、図１に示されているＰＬＬ回路が使用されている。ＲＦ−ＰＬＬ１とＲＦ−ＰＬＬ２で必要とされる基準クロックφrefを生成する基準発振回路１３は共通の回路として設けられている。また、ＲＦ−ＰＬＬ１とＲＦ−ＰＬＬ２には、ベースバンド回路３００からの信号に基づいてこのＲＦ−ＰＬＬ１とＲＦ−ＰＬＬ２および上記受信系回路や送信系回路を制御する信号を生成する制御回路２６１，２６２が設けられている。
【００５８】
制御回路２６１，２６２にはコントロールレジスタやデータレジスタなどが設けられ、これらのレジスタにベースバンドＩＣ３００からの信号に基づいて前記オフセット値や発振周波数（分周比「Ｎ」）の設定が行なわれ、レジスタに設定された値がＲＦ−ＰＬＬの自動バンド選択回路２０内のオフセット設定用レジスタ２４や可変分周回路１２に供給される。これとともに、ベースバンドＩＣ３００からの指令（コマンドコード等）に基づいて制御回路２６１，２６２から自動バンド選択回路２０に対して発振周波数切替え制御信号ＯＦＣが供給される。制御回路は、ＲＦ−ＰＬＬ１とＲＦ−ＰＬＬ２および上記受信系回路や送信系回路に共通の回路として設けるようにしても良い。
【００５９】
なお、ＷＣＤＭＡ方式では送信と受信が並行して行なわれるが、ＧＳＭ方式では送信スロットと受信スロットを切り替えながら送信と受信を時間的にずらして行なうので、ＧＳＭ方式の携帯電話機を構成する高周波ＩＣに適用する場合には、図７におけるダウンコンバートを行なうミキサ２１２とアップコンバートを行なうミキサ２３２に供給される高周波発振信号φRF1,φRF2を生成するＲＦ−ＰＬＬ回路を共用させるように構成することができる。
【００６０】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば前記実施例においては、ＶＣＯ１１が３２個のいずれかのバンドに切り替えられるように構成されているが、１６バンドあるいは６４バンド等であっても良い。
【００６１】
また、前記実施例においては、バンド選択動作時に、最後の判定でＶＣＯが印加された固定電圧よりも高い領域で動作していると判定された場合には、そのときの固定電圧よりも高い固定電圧を選択するようにしているが、最後の判定でＶＣＯが印加された固定電圧をそのまま用いるとともに、最後の判定でＶＣＯが印加された固定電圧よりも低い領域で動作していると判定された場合には、そのときの固定電圧よりも低い固定電圧を選択するようにしても良い。このような制御は、特に温度上昇によりＶＣＯの発振周波数が高くなるＶＣＯを用いている場合に有効である。
【００６２】
さらに、例えばＶＣＯの発振周波数が温度上昇により低くなる特性のＶＣＯを用いていて、バンド選択の際にＶＣＯがその選択バンドの周波数変動範囲の最小電圧に近い領域で動作していると判定した場合には、１つ下のバンドを選択するようにしてもよい。逆に、温度上昇によりＶＣＯの発振周波数が高くなる特性のＶＣＯを用いていて、バンド選択の際にＶＣＯがそのバンドの周波数変動範囲の最大電圧に近い領域で動作していると判定した場合には、１つ上のバンドを選択するようにしてもよい。
【産業上の利用可能性】
【００６３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機のような無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮ用の高周波ＩＣその他、受信信号や送信信号と合成されて周波数変換や変復調を行なう高周波信号を生成するＰＬＬ回路を有する高周波ＩＣに対しても本発明を適用することができる。
【図面の簡単な説明】
【００６４】
【図１】本発明に係るＰＬＬ回路の一実施例を示すブロック図である。
【図２】図１の実施例のＰＬＬ回路を構成するＶＣＯ（電圧制御発振回路）の一実施例を示す回路図である。
【図３】図２のＶＣＯにおける制御電圧Ｖｔと発振周波数ｆvcoとの関係を示す特性図である。
【図４】図１のＰＬＬ回路におけるバンド選択の動作タイミングを示すタイミングチャートである。
【図５】図５（Ａ）は図１の実施例のＰＬＬ回路のバンド選択時に固定電圧をＶN0に切り替えて位相の進み遅れ判別回路でＶＣＯの出力の位相が進んでいると判定したときのＶＣＯの動作領域を示す説明図、図５（Ｂ）は固定電圧をＶN+1に切り替えて位相の進み遅れ判別回路でＶＣＯの出力の位相が遅れていると判定したときのＶＣＯの動作領域を示す説明図である。
【図６】図６（Ａ）は本発明に先立って検討したＰＬＬ回路のバンド選択時における可変分周回路および固定分周回路のリセットタイミング、図６（Ｂ）は図１のＰＬＬ回路のバンド選択時における可変分周回路および固定分周回路のリセットタイミングを示すタイミングチャートである。
【図７】本発明に係るＰＬＬ回路を適用した通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
【符号の説明】
【００６５】
１１ 発振回路（ＲＦ−ＶＣＯ）
１２ 可変分周回路
１３ 基準発振回路
１４ 固定分周回路
１５ 位相比較回路
１６ チャージポンプ
１７ ループフィルタ
１８ 切替え回路
１９ レベル変換回路
２０ 自動バンド選択回路
２４ オフセット設定用レジスタ
２５ オフセット付与回路（加算回路）
２６ 制御回路
１００ 送受信用アンテナ
１１０ デュプレクサ（分波器）
１２０ フィルタ
１３０ 高周波電力増幅回路
２００ 高周波ＩＣ
２１１ ロウノイズアンプ
２１２ 復調&ダウンコンバート用ミキサ
２１３ 高利得増幅回路
２３２ 変調&アップコンバート用ミキサ
２６１，２６２ 制御回路
３００ ベースバンド回路
【特許請求の範囲】
【請求項１】
複数の周波数帯で発振動作可能に構成された発振回路と、該発振回路の出力信号を指定された分周比で分周する可変分周回路と、所定の周波数を有する基準信号を所定の分周比で分周する固定分周回路と、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して位相差を検出する位相比較回路と、該位相比較回路の出力に応じた制御電圧を生成するループフィルタとを含み、該ループフィルタにより生成された制御電圧により前記可変発振回路の発振周波数を制御するループと、前記ループを開いた状態で、該位相比較回路の出力に代えて前記ループフィルタに所定レベルの電圧を供給可能な切替え手段と、該切替え手段により前記所定レベルの電圧をループフィルタに供給することで所定レベルの制御電圧を前記発振回路に供給した状態で前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して前記発振回路の発振周波数帯を選択するバンド選択回路とを備えた通信用半導体集積回路であって、
前記切替え手段により前記発振回路へ第１の所定レベルの制御電圧を印加して前記バンド選択回路により周波数帯の選択を行なった後、前記第１の所定レベルとは異なる他の所定レベルの制御電圧を印加して、前記位相比較回路の比較結果に基づいて前記発振回路が制御電圧−発振周波数特性線上のどの領域で動作しているか判定することを特徴とする通信用半導体集積回路。
【請求項２】
前記判定結果に応じて前記第１の所定レベルの制御電圧または他の所定レベルの制御電圧のいずれかを前記発振回路へ印加した状態から前記ループを閉じて周波数のロック動作を開始するようにしたことを特徴とする請求項１に記載の通信用半導体集積回路。
【請求項３】
前記所定レベルの制御電圧を３つ以上用意し、これらの制御電圧を切り替えて前記発振回路が制御電圧−発振周波数特性線上のどの領域で動作しているか判定し、該判定結果に応じて前記３つ以上の所定レベルの制御電圧のいずれかを前記発振回路へ印加した状態から前記ループを閉じて周波数のロック動作を開始することを特徴とする請求項２に記載の通信用半導体集積回路。
【請求項４】
前記発振回路の判定可能な動作領域は２のｎ（ｎは正の整数）乗個であり、前記制御電圧を切り替えて２分探査方式で前記発振回路の動作領域を判定することを特徴とする請求項３に記載の通信用半導体集積回路。
【請求項５】
前記発振回路の制御電圧−発振周波数特性は制御電圧が高くなるほど周波数が高くなる正の特性であって、前記発振回路が制御電圧−発振周波数特性線上の当該所定レベルの制御電圧よりも高い制御電圧に対応した領域で動作している場合には当該所定レベルの制御電圧よりも高い他の所定レベルの制御電圧を前記発振回路へ印加した状態から前記ループを閉じて周波数のロック動作を開始し、前記発振回路が制御電圧−発振周波数特性線上の当該所定レベルの制御電圧よりも低い制御電圧に対応した領域で動作している場合には当該所定レベルの制御電圧を前記発振回路へ印加した状態から前記ループを閉じて周波数のロック動作を開始することを特徴とする請求項１に記載の通信用半導体集積回路。
【請求項６】
前記バンド選択回路は、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相との比較と、その比較結果による選択する発振周波数帯の変更とを繰り返し実行して２分探査方式で最終的な選択周波数帯を決定することを特徴とする請求項１ないし５のいずれかに記載の通信用半導体集積回路。
【請求項７】
前記判定結果と前記発振回路の発振周波数の温度特性とに応じて当該周波数帯を維持または隣接周波数帯に切り替えて他の所定レベルの制御電圧を前記発振回路へ印加した状態から前記ループを閉じて周波数のロック動作を開始するようにしたことを特徴とする請求項１に記載の通信用半導体集積回路。
【請求項８】
前記発振回路の制御電圧−発振周波数特性は制御電圧が高くなるほど発振周波数が高くなる正の特性であって、
前記発振回路の発振周波数の温度特性は温度が高くなるほど発振周波数が低くなる負の特性であり、前記発振回路が制御電圧−発振周波数特性線上の当該所定レベルの制御電圧よりも低い制御電圧に対応した領域で動作していると判定された場合には当該発振周波数帯よりも発振周波数の低い隣接発振周波数帯に切り替え、
前記発振回路の発振周波数の温度特性は温度が高くなるほど発振周波数が高くなる正の特性であり、前記発振回路が制御電圧−発振周波数特性線上の当該所定レベルの制御電圧よりも高い制御電圧に対応した領域で動作していると判定された場合には当該発振周波数帯よりも発振周波数の高い隣接発振周波数帯に切り替えることを特徴とする請求項７に記載の通信用半導体集積回路。
【請求項９】
第１の周波数の第１局部発振信号を用いてＷＣＭＤＡ方式の受信信号を処理するとともに、第２の周波数の第２局部発振信号を用いてＷＣＭＤＡ方式の送信信号を処理する通信用半導体集積回路であって、
前記第１局部発振信号と前記第２局部発振信号がそれぞれ別個の発振回路により生成されることを特徴とする請求項１ないし８のいずれかに記載の通信用半導体集積回路。
【請求項１０】
所定の周波数の局部発振信号を用いてＧＳＭ方式の受信信号および送信信号を処理する通信用半導体集積回路であって、前記局部発振信号が前記発振回路により生成されることを特徴とする請求項１ないし８のいずれかに記載の通信用半導体集積回路。
【請求項１１】
連続した１つの周波数帯で発振動作可能に構成された発振回路と、該発振回路の出力信号を指定された分周比で分周する可変分周回路と、所定の周波数を有する基準信号を所定の分周比で分周する固定分周回路と、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して位相差を検出する位相比較回路と、該位相比較回路の出力に応じた電圧を生成するループフィルタとを含み、該ループフィルタにより生成された電圧により前記発振回路の発振周波数を制御するループと、前記ループを開いた状態で該位相比較回路の出力に代えて前記ループフィルタに所定レベルの電圧を供給可能な切替え手段と、該切替え手段により前記所定レベルの電圧をループフィルタに供給することで所定レベルの制御電圧を前記発振回路に供給した状態で前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して前記発振回路が電圧−周波数特性線上のどの領域で動作しているかを、前記制御電圧を切り替えて２分探査方式で判定し、該判定結果に応じた所定レベルの制御電圧を前記発振回路へ印加した状態から前記ループを閉じて周波数のロック動作を開始するようにしたことを特徴とする通信用半導体集積回路。
【請求項１】
複数の周波数帯で発振動作可能に構成された発振回路と、該発振回路の出力信号を指定された分周比で分周する可変分周回路と、所定の周波数を有する基準信号を所定の分周比で分周する固定分周回路と、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して位相差を検出する位相比較回路と、該位相比較回路の出力に応じた制御電圧を生成するループフィルタとを含み、該ループフィルタにより生成された制御電圧により前記可変発振回路の発振周波数を制御するループと、前記ループを開いた状態で、該位相比較回路の出力に代えて前記ループフィルタに所定レベルの電圧を供給可能な切替え手段と、該切替え手段により前記所定レベルの電圧をループフィルタに供給することで所定レベルの制御電圧を前記発振回路に供給した状態で前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して前記発振回路の発振周波数帯を選択するバンド選択回路とを備えた通信用半導体集積回路であって、
前記切替え手段により前記発振回路へ第１の所定レベルの制御電圧を印加して前記バンド選択回路により周波数帯の選択を行なった後、前記第１の所定レベルとは異なる他の所定レベルの制御電圧を印加して、前記位相比較回路の比較結果に基づいて前記発振回路が制御電圧−発振周波数特性線上のどの領域で動作しているか判定することを特徴とする通信用半導体集積回路。
【請求項２】
前記判定結果に応じて前記第１の所定レベルの制御電圧または他の所定レベルの制御電圧のいずれかを前記発振回路へ印加した状態から前記ループを閉じて周波数のロック動作を開始するようにしたことを特徴とする請求項１に記載の通信用半導体集積回路。
【請求項３】
前記所定レベルの制御電圧を３つ以上用意し、これらの制御電圧を切り替えて前記発振回路が制御電圧−発振周波数特性線上のどの領域で動作しているか判定し、該判定結果に応じて前記３つ以上の所定レベルの制御電圧のいずれかを前記発振回路へ印加した状態から前記ループを閉じて周波数のロック動作を開始することを特徴とする請求項２に記載の通信用半導体集積回路。
【請求項４】
前記発振回路の判定可能な動作領域は２のｎ（ｎは正の整数）乗個であり、前記制御電圧を切り替えて２分探査方式で前記発振回路の動作領域を判定することを特徴とする請求項３に記載の通信用半導体集積回路。
【請求項５】
前記発振回路の制御電圧−発振周波数特性は制御電圧が高くなるほど周波数が高くなる正の特性であって、前記発振回路が制御電圧−発振周波数特性線上の当該所定レベルの制御電圧よりも高い制御電圧に対応した領域で動作している場合には当該所定レベルの制御電圧よりも高い他の所定レベルの制御電圧を前記発振回路へ印加した状態から前記ループを閉じて周波数のロック動作を開始し、前記発振回路が制御電圧−発振周波数特性線上の当該所定レベルの制御電圧よりも低い制御電圧に対応した領域で動作している場合には当該所定レベルの制御電圧を前記発振回路へ印加した状態から前記ループを閉じて周波数のロック動作を開始することを特徴とする請求項１に記載の通信用半導体集積回路。
【請求項６】
前記バンド選択回路は、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相との比較と、その比較結果による選択する発振周波数帯の変更とを繰り返し実行して２分探査方式で最終的な選択周波数帯を決定することを特徴とする請求項１ないし５のいずれかに記載の通信用半導体集積回路。
【請求項７】
前記判定結果と前記発振回路の発振周波数の温度特性とに応じて当該周波数帯を維持または隣接周波数帯に切り替えて他の所定レベルの制御電圧を前記発振回路へ印加した状態から前記ループを閉じて周波数のロック動作を開始するようにしたことを特徴とする請求項１に記載の通信用半導体集積回路。
【請求項８】
前記発振回路の制御電圧−発振周波数特性は制御電圧が高くなるほど発振周波数が高くなる正の特性であって、
前記発振回路の発振周波数の温度特性は温度が高くなるほど発振周波数が低くなる負の特性であり、前記発振回路が制御電圧−発振周波数特性線上の当該所定レベルの制御電圧よりも低い制御電圧に対応した領域で動作していると判定された場合には当該発振周波数帯よりも発振周波数の低い隣接発振周波数帯に切り替え、
前記発振回路の発振周波数の温度特性は温度が高くなるほど発振周波数が高くなる正の特性であり、前記発振回路が制御電圧−発振周波数特性線上の当該所定レベルの制御電圧よりも高い制御電圧に対応した領域で動作していると判定された場合には当該発振周波数帯よりも発振周波数の高い隣接発振周波数帯に切り替えることを特徴とする請求項７に記載の通信用半導体集積回路。
【請求項９】
第１の周波数の第１局部発振信号を用いてＷＣＭＤＡ方式の受信信号を処理するとともに、第２の周波数の第２局部発振信号を用いてＷＣＭＤＡ方式の送信信号を処理する通信用半導体集積回路であって、
前記第１局部発振信号と前記第２局部発振信号がそれぞれ別個の発振回路により生成されることを特徴とする請求項１ないし８のいずれかに記載の通信用半導体集積回路。
【請求項１０】
所定の周波数の局部発振信号を用いてＧＳＭ方式の受信信号および送信信号を処理する通信用半導体集積回路であって、前記局部発振信号が前記発振回路により生成されることを特徴とする請求項１ないし８のいずれかに記載の通信用半導体集積回路。
【請求項１１】
連続した１つの周波数帯で発振動作可能に構成された発振回路と、該発振回路の出力信号を指定された分周比で分周する可変分周回路と、所定の周波数を有する基準信号を所定の分周比で分周する固定分周回路と、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して位相差を検出する位相比較回路と、該位相比較回路の出力に応じた電圧を生成するループフィルタとを含み、該ループフィルタにより生成された電圧により前記発振回路の発振周波数を制御するループと、前記ループを開いた状態で該位相比較回路の出力に代えて前記ループフィルタに所定レベルの電圧を供給可能な切替え手段と、該切替え手段により前記所定レベルの電圧をループフィルタに供給することで所定レベルの制御電圧を前記発振回路に供給した状態で前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して前記発振回路が電圧−周波数特性線上のどの領域で動作しているかを、前記制御電圧を切り替えて２分探査方式で判定し、該判定結果に応じた所定レベルの制御電圧を前記発振回路へ印加した状態から前記ループを閉じて周波数のロック動作を開始するようにしたことを特徴とする通信用半導体集積回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−２７９３９２（Ｐ２００６−２７９３９２Ａ）
【公開日】平成１８年１０月１２日（２００６．１０．１２）
【国際特許分類】
【出願番号】特願２００５−９３８３９（Ｐ２００５−９３８３９）
【出願日】平成１７年３月２９日（２００５．３．２９）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成１８年１０月１２日（２００６．１０．１２）
【国際特許分類】
【出願日】平成１７年３月２９日（２００５．３．２９）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]