【課題】本発明の課題は、高周波のピークやバースト動作に関わらず、実際の高周波電力レベルの増減に即した検出が可能となる高周波電力測定回路を提供することにある。
【解決手段】本発明は、高周波信号が入力され、高周波電力のレベルにより消費電流が変動する素子を有する高周波回路と、前記高周波回路の消費電流を監視して前記高周波回路に入力される高周波電力の増減を測定する監視回路とを具備することを特徴とするものである。 （もっと読む）

【課題】消費電力が低減されたＡＢ級増幅回路を提供する。
【解決手段】本発明によるＡＢ級増幅回路５０は、入力段回路１００、中間段回路２００、最終段回路３００、及び位相補償容量Ｃ１を具備する。中間段回路２００は、ノードＮ１に接続される浮遊定電流源ＭＰ２２及びＭＮ２２と、バイアス電圧がゲートに供給されるトランジスタＭＰ２３と、トランジスタＭＰ２３を介してノードＮ１に接続される定電流源ＭＰ２１とを備える。最終段回路は、ゲートがノードＮ１に接続され、出力端子ＯＵＴの電圧を制御する出力段トランジスタＭＰ３１を備える。又、位相補償容量Ｃ１は、一端が定電流源ＭＰ２１とトランジスタＭＰ２３との接続ノードＮ５に接続され、他端が出力端子ＯＵＴに接続される。 （もっと読む）

【課題】消費電流の増加を招くことなく、出力応答の遅延改善を図る。
【解決手段】第２のＭＯＳトランジスタ３１が非導通状態となる際、第１及び第２の容量５０，５１の電荷は、第２の制御電流源２０によって放電されると共に、第１の制御回路２８により導通状態とされた第５のＭＯＳトランジスタ３６の電流によっても放電される一方、第１のＭＯＳトランジスタ３０が非導通状態となる際には、第３及び第４の容量４８，４９の電荷は、同様に、第１の制御電流源１９によって放電されると共に、第２の制御回路２７により導通状態とされた第６のＭＯＳトランジスタ３７の電流によっても放電されるため、急速放電がなされ、従来に比して出力応答の遅延が改善されたものとなっている。 （もっと読む）

利得拡張ステージを備える利得圧縮を表す増幅器を連結することによって増幅器の線形動作範囲を拡張するための技術が開示される。例示的な実施形態において、利得拡張ステージは、B級ステージ、AB級ステージ、またはこれら2つの組合せを組み込んでいる。例示的な実施形態において、利得圧縮ステージおよび利得拡張ステージの両方は、温度、プロセス、および／または供給電圧における変化に対して安定的バイアス電流を保証するためのレプリカ電流バイアス方式が提供される。最大線形動作範囲を保証するためにDC出力電圧を設定するための出力電圧バイアス方式がさらに開示される。 （もっと読む）

【課題】電力増幅器としての歪性能を確保しながら、実使用時の電力に相当する低い出力電力レベルと最大出力電力レベルとの間の任意の電力レベルにおいて効率を高めることが可能な送信回路を提供すること。
【解決手段】ベースバンド信号から２つの変調波を生成する変調信号発生部と、２つの変調波をそれぞれ増幅させる信号増幅部と、信号増幅部でそれぞれ増幅された２つの信号を合成して出力する出力合成部と、所望の電力レベルに応じて、信号増幅部のバイアス電流を制御するバイアス制御部と、を含み、変調信号発生部は所望の電力レベルに応じて２つの変調波間の位相差を制御する、送信回路が提供される。 （もっと読む）

【課題】
ドハティ（doherty）増幅器において、高価な増幅素子のみを用いることなく、増幅効率を維持したまま、より経済的に有利な増幅器を構成する。
【解決手段】
ドハティ増幅器において、キャリア増幅器に用いる増幅素子としてピーク増幅器に用いる増幅素子よりも効率特性の良好な増幅素子を用い、ピーク増幅器に用いる増幅素子として効率特性がキャリア増幅器で用いられる増幅素子より劣る増幅素子を用いる。
【効果】
効率特性の異なる増幅素子を用いることで、増幅効率を劣化させずに経済的に有利にドハティ増幅器を構成することができる。 （もっと読む）

【課題】設計は簡単で、高利得で高効率な増幅器を可能にすること。
【解決手段】高電力ドハティＲＦ増幅器は、それを構成する主増幅器とピーク増幅器の双方に、多段増幅器モジュールを用いている。２方路２段の実施形態では、おのおのの増幅器モジュールの初段に、信号プリディストーション機能を含み、それにより初段と次段の歪を補償することができる。１つの実施形態では、主増幅器とピーク増幅器の双方に、市販のＣＲＥＥ ＰＦＭ１９０３０ＳＭ電力モジュールが用いられている。 （もっと読む）

【課題】増幅の線形性と電力効率を両立させながら小型化を図ることが可能な増幅回路、および通信装置を提供する。
【解決手段】第１定包絡線信号を増幅した第１入力信号を出力する第１増幅部と、第２定包絡線信号を増幅した第２入力信号を出力する第２増幅部と、第１入力信号と第２入力信号とがそれぞれ１次側に入力され、２次側で第１入力信号と第２入力信号とを合成して振幅変調された出力信号を出力する磁気結合トランスとを備え、磁気結合トランスは、第１の１次側を構成する１次側第１インダクタおよび１次側第１キャパシタと、第１の２次側を構成する２次側第１インダクタおよび２次側第１キャパシタと、第２の１次側を構成する１次側第２インダクタおよび１次側第２キャパシタと、第２の２次側を構成する２次側第２インダクタおよび２次側第２キャパシタと、出力信号を出力する合成部とを備える増幅回路が提供される。 （もっと読む）

【課題】アンプ動作レベルにおいて高効率特性と高ピークパワー特性との両立を実現できる電力増幅器を提供する。
【解決手段】ＡＢ級にバイアスされたメイン増幅器（３）と、Ｃ級にバイアスされたピーク増幅器（８）と、を備え、ピーク増幅器（８）の出力側に基本波周波数の１／４波長線路（９）を接続して、前記メイン増幅器と前記ピーク増幅器の出力を合成し、前記メイン増幅器（３）のドレインバイアス回路として、変調波入力信号のエンベロープに従ってドレインバイアス電圧を変調するエンベロープ増幅器（５）及びエンベロープ検出回路（４）を備える。 （もっと読む）

【課題】演算増幅回路を低消費電力化する。
【解決手段】本発明に係わるレベルシフト回路は、第１および第２の基準電圧生成回路と、第１のキャパシタと、第１のキャパシタと第１および第２の基準電圧生成回路との間に設けられた複数の第１のスイッチと、一端および他端が増幅回路に接続された第２のキャパシタと、第１のキャパシタと第２のキャパシタとの間に設けられた複数の第２のスイッチと、第３のキャパシタと、第３のキャパシタと第１および第２の基準電圧生成回路との間に設けられた複数の第３のスイッチと、一端および他端が増幅回路に接続された第４のキャパシタと、第３のキャパシタと第４のキャパシタとの間に設けられた複数の第４のスイッチと、複数の第１のスイッチと複数の第２のスイッチとを交互にオン・オフするように制御し、複数の第３のスイッチと複数の第４のスイッチとを交互にオン・オフするように制御するスイッチ制御部と、を有する。 （もっと読む）

【課題】入力信号に可聴帯域を超える高域成分が高レベルで含まれている場合に、スピーカや出力トランジスタを破壊から保護する音響信号用電力増幅装置を提供する。
【解決手段】ハイパスフィルタ部５１、ローパスフィルタ部５２は、カットオフ周波数が可聴帯域の上限（18kHzないし22kHz）以上の設定値に固定設定されて周波数特性がクロスオーバする特性を有している。ハイパスフィルタ部５１は入力信号(1)の周波数成分の内、高域成分を抽出し、ローパスフィルタ部５２は低域成分を通過させる。ハイパスフィルタ部５１の出力信号(2)は、レベル制御部５３に入力され、ここで、高域成分のレベルが所定値を超えないようにゲイン（利得）が制御された出力信号(4)となり、加算器５４において、ローパスフィルタ部５２の出力信号(5)と加算（混合）され、高域制限部２６の出力信号(6)となる。 （もっと読む）

【課題】出力段にＡＢ級動作するプッシュプル回路を備えた増幅回路において、アイドル電流による電力消費を低減する。
【解決手段】アンプ２６は差動入力Ｖ_ＩＮの正の期間に対応して、出力段回路２４のプッシュプル回路を構成する一方のトランジスタＴｒ１をＡＢ級動作させる。トランジスタＴｒ３は、アンプ２６の出力に基づき、Ｖ_ＩＮの正期間に対応してオンし、プッシュプル回路を構成する他方のトランジスタＴｒ２のゲートを接地させ、Ｔｒ２をカットオフ状態とする。同様に、アンプ２８は差動入力Ｖ_ＩＮの負期間に対応してＴｒ２をＡＢ級動作させると共に、トランジスタＴｒ４をオンさせてＴｒ１のゲートを接地させ、Ｔｒ１をカットオフ状態とする。 （もっと読む）

【課題】従来、複数のピーク増幅回路を有するドハティ増幅器は、回路構成が複雑で製造が困難であるという問題点があり、複数のピーク増幅回路を有するドハティ増幅器を、簡易な回路配置で容易に実現し、高電力効率及び良好な特性が得られる増幅器を提供する。
【解決手段】キャリア増幅回路４と、複数のピーク増幅回路５ａ、５ｂとを備え、これらの増幅回路からの出力をノード７で合成して出力するドハティ増幅器において、キャリア増幅回路４の出力段にインピーダンス変換器６を設けてキャリア増幅回路の特性を最適とし、ピーク増幅回路５ａ、５ｂの出力段に電気長が（λ／２）×ｎ（ｎは１以上の整数）となる伝送線路１１ａ、１１ｂを設けて回路配置を容易にし、ピーク増幅回路５ａ、５ｂの入力段に移相器１２ａ、１２ｂを設けて合成点における各経路の信号の位相を微調整する増幅器としている。 （もっと読む）

【課題】アンプのゲインＶ_ＧＡＩＮを任意に設定し、かつ、アンプの効率を向上させる。
【解決手段】半導体集積回路装置１０は、所定のバイアス電圧に基づいて、入力信号を増幅させて出力信号を生成する増幅装置３０を制御するものであって、電流源から供給された電流を分配比に従って分配し、第１分配電流及び第２分配電流を生成する電流分配部１０２と、前記電流分配部１０２によって生成された第１分配電流と前記入力信号とを合成して第１合成電流を生成する第１電流合成部１０４と、前記電流分配部によって生成された第２分配電流と前記第１電流合成部によって生成された第１合成電流とを合成し、合成比に従って第２合成電流を生成し、前記第２合成電流を前記増幅装置に出力する第２電流合成部１０６と、を備えている。 （もっと読む）

【課題】正及び負の２電源で動作するオーディオアンプに対し、外部からの単一の供給電源で動作させる。
【解決手段】正の電源電圧ＶＤＤ及び負の電源電圧ＶＳＳで動作するオーディオアンプについて、供給されるＶＤＤから反転型ＤＣ−ＤＣコンバータを介して大きさがＶＤＤより小さく負の値であるＶＳＳを生成し該オーディオアンプに供給しようとするもので、反転型ＤＣ−ＤＣコンバータとしては好ましくはチャージポンプ構成とする。 （もっと読む）

【課題】 従来は、ネットワークアナライザでドハティ増幅器のＡＭ−ＡＭ、ＡＭ−ＰＭ特性を測定することができないという問題点があり、ディジタル方式アダプティブバイアス制御ドハティ増幅器のＡＭ−ＡＭ、ＡＭ−ＰＭ特性を短時間で精度よく測定する測定装置を提供する。
【解決手段】 処理部（ＰＣ１）が、信号レベルが一定の基準信号と、信号レベルが可変であるＣＷ信号とから成る送信信号を送信し、その電力増幅器出力を受信して、送信信号と受信信号の同期を取り、受信信号中の基準信号に基づいて受信信号の位相ずれ及び位相回転を補正して、送信信号のＣＷ信号と補正された受信信号のＣＷ信号とに基づいてゲインと位相差とを算出する処理を行い、当該処理を複数のＣＷ信号のレベルについて行うことにより、ＡＭ−ＡＭ、ＡＭ−ＰＭ特性を測定するＡＭ−ＡＭ、ＡＭ−ＰＭ特性測定装置としている。 （もっと読む）

【課題】入力電力の変化に対する利得変動を抑えて線形性を改善することができる高周波増幅回路を提供する。
【解決手段】増幅器２４，２６は、分配器１２で２分配された広帯域変調信号を増幅する。バイアス回路３４は、増幅器２４の入力端子に一定のバイアス電圧を印加する。バイアス回路３６は、増幅器２６の出力端子におけるバイアス電流の変動に対して、このバイアス電流を所定の時定数で一定値に収束させるように増幅器２６の入力端子に印加するバイアス電圧を調整する。ここでの時定数は、広帯域変調信号の帯域幅の逆数より十分大きい値に設定されている。 （もっと読む）

【課題】１つの増幅器をマルチバンドで使用することができ、かつ広範囲の周波数帯域にわたって十分な利得と高い安定性を得ること。
【解決手段】トランジスタを含んで構成される増幅器３１の入力ラインＬＮと接地ラインＬＧとの間にトランジスタのバイアス点を決定するためのバイアス用抵抗Ｒ２が接続されて構成されるマルチバンド増幅回路３０であって、入力ラインとバイアス用抵抗との間に、バイアス用抵抗よりも抵抗値の小さい低抵抗Ｒｂが挿入されて接続されており、入力ラインの高周波成分をバイパスして減衰させるためのバイパスコンデンサＣｂが、低抵抗Ｒｂの全部または一部と直列体を構成して接地ラインに接続されるよう、しかも低抵抗Ｒｂの全部または一部に対して選択的に接続されるよう、設けられている。 （もっと読む）

【課題】 ＦＥＴアンプにおいて、出力用のＦＥＴに最適なバイアス電圧を安定に供給する。
【解決手段】 ＭＯＳ−ＦＥＴ（Ｐ21、Ｐ22）により電源ラインＴ13を基準電位点としてカレントミラー回路２１１が構成され、ＭＯＳ−ＦＥＴ（Ｍ21、Ｍ22）により接地ラインＴ10を基準電位点としてカレントミラー回路２１２が構成される。ＦＥＴ（Ｐ21、Ｐ22）のドレインと、ＦＥＴ（Ｍ21、Ｍ22）のドレインとの間に、抵抗器Ｒ21、Ｒ22AおよびＲ22Bの直列回路が接続される。入力回路１１の出力端が抵抗器Ｒ22A、Ｒ22Bの接続中点に接続され、抵抗器Ｒ21、Ｒ22AおよびＲ22Bの直列回路の両端が、コンプリメンタリ接続されたＦＥＴ（Ｐ31、Ｍ31）のゲートに接続される。ＦＥＴ（Ｐ31、Ｍ31）のドレインから出力が取り出されるとともに、その出力の一部が入力回路１１に負帰還される。 （もっと読む）

【課題】増幅装置及び信号の増幅方法を提供する。
【解決手段】増幅装置は、信号入力（３１）と、帰還入力（３２）と、信号出力（３３）とを備えた増幅器（３）を有する。第１の結合路（ＦＢ１）は、第１のインピーダンス素子（Ｒ１）を備え、帰還入力（３２）を信号出力（３３）に接続する。第２の結合路（ＦＢ２）は、直列に接続したフィルタ装置（４）と、バッファ回路（５）と、第２のインピーダンス素子（Ｒ２）を有し、帰還入力（３２）を信号出力（３３）または信号入力（３１）に接続する。 （もっと読む）