【課題】 従来のドハティ増幅回路では、ＡＭ−ＰＭ特性（振幅−位相特性）の変動が複雑であって、十分な歪補償を行うのが困難であるという問題点があり、本発明は、ＡＭ−ＰＭ特性を改善し、歪の小さいドハティ増幅回路を提供する。
【解決手段】 互いにＡＭ−ＰＭ特性の異なる複数のドハティ増幅部を縦続接続したものであって、例えば、ＡＭ−ＰＭ特性が逆特性となるＧａＡｓＦＥＴを用いた成るドハティ増幅部２０と、ＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅部３０とを縦続接続したものであり、それぞれのドハティ増幅部で発生する位相変化を相殺して、全体として良好なＡＭ−ＰＭ特性を実現し、歪を低減するドハティ増幅回路である。 （もっと読む）

【課題】簡単な構成で隣接チャネル漏洩電力を抑制しつつ高い効率を得ることができるドハティ増幅器を提供する。
【解決手段】第１電圧とこの第１電圧とは異なる第２電圧とを供給する定電圧源２１，２２と、増幅部とを備え、増幅部は、入力信号を分配する分配回路１１と、定電圧源の第１電圧がドレイン−ソース間に印加され、分配回路により分配された一方の信号を常時増幅するキャリア増幅器１と、定電圧源の第２電圧がドレイン−ソース間に印加され、入力信号が所定レベル以上の場合に分配回路により分配された他方の信号を増幅するピーク増幅器２と、キャリア増幅器の出力とピーク増幅器の出力とが合成されて出力される出力端とを備える。 （もっと読む）

【課題】変化する入力電力やピーク／平均電力比に対して最適なバイアスを印加するドハティ増幅器を提供する。
【解決手段】アクティブ・バイアス回路では、平均電力検出手段２２が入力信号の平均電力を示す電圧値を検出し、包絡線検出手段２６が入力信号の包絡線を検出し、しきい値演算手段２４が平均電力電圧値に応じて包絡線のしきい値を演算し、電圧制限手段３２が包絡線を一定値以下に制限し、これにより、入力信号の平均電力に応じたバイアス電圧を印加する。また、ピークホールド手段２７が包絡線の最大電圧値を保持し、差演算手段２８が包絡線最大電圧値と平均電力電圧値との差を演算し、電圧制御増幅器３０が演算された電圧値を制御電圧として増幅率を変化させて包絡線を増幅し、これにより、入力信号のピーク／平均電力比に応じたバイアス電圧を印加する。 （もっと読む）

【課題】アクティブバイアスを用いたドハティ増幅器において、電力効率がよく、且つ非線形歪が小さく、更に、出力信号の状態に応じた精度の高い歪補償を行うことができる電力増幅器を提供する。
【解決手段】バイアス制御部１４が、入力電力に応じてバイアス制御テーブルを参照してドハティ増幅部１３のピーク増幅器のゲート電圧を制御し、バイアス制御テーブルが、入力電力が小さい場合にＣ級にバイアスし、入力電力が大きい場合にＡＢ級にバイアスするよう入力電力とゲート電圧とが対応付けられており、歪検出部１６が、ドハティ増幅部１３の出力信号中の非線形歪の電力を検出し、制御部１７が、非線形歪の電力に基づいてバイアス制御テーブルを適応的に更新する。 （もっと読む）

【課題】 高効率ドハティ増幅器の入力分配器の分配損によるゲイン低下を防止して高ゲインを図り、高次歪の増加を抑えて高次歪を低減できる増幅器を提供する。
【解決手段】 ＡＢ級で動作するキャリア増幅回路４とＢ級又はＣ級で動作するピーク増幅回路５からの出力をノード６２で合成出力するものであって、分配器２で分配された信号に対して伝送線路３３で線路の長さが調整されて低入力時の反射係数を変更し、キャリア増幅回路４からの信号をインピーダンス変換器６４でインピーダンス変換し、ピーク増幅回路５からの信号について伝送線路６５で損失がないよう低入力時のインピーダンスを大きくみせ、低入力時に、分配器２からピーク増幅回路５側の入力インピーダンスを無限大に近づけることで、低入力時の利得を上げる増幅器である。 （もっと読む）

【課題】パルス動作により間歇的に高周波電力増幅を行う、高周波用のパワーＭＯＳ・ＦＥＴを用いた高周波電力増幅回路において、ゲートパルスによるバイアス電圧の掛け方を工夫することで、パワーＭＯＳ・ＦＥＴの出力パルス幅を拡げて、かつ安全性の高い動作を期待できる、経済的に有利な回路構成とした。
【解決手段】波形成形回路２０は、ゲートパルス入力端２１に入力されたゲートパルスＧＰ（ｉｎ）を出力電位が漸減する所定幅のゲートパルスＧＰ（ｏｕｔ）に成形して、増幅回路１０のパワーＭＯＳ・ＦＥＴ１２，１３のゲート電極（Ｇ）に供給する。 （もっと読む）

数組の電力増幅器のブランチは、各増幅段内で電力合成され、各組のブランチは、異なるインピーダンス特性を持つバイアス回路によって、動作の異なる級にバイアスされる。その結果、電力レベルのある範囲にわたり、出力に存在する基本周波数成分は互いに同位相になり、ＩＭＤ３成分は逆位相になる。ＲＦ入力信号は前段の出力により供給され、各段は数組の電力増幅器のブランチを電力合成することにより構成される。各ブランチは、ＩＭ３成分は部分的にまたは完全にキャンセルする一方で、基本波成分は付加的になるように、個別にバイアスされる。フィードフォワード制御ループを使用して入力電力を監視すること、および個々のブランチに給電する前記バイアス回路のバイアス電流とインピーダンス特性を適切に調整することにより、出力電力の広い範囲にわたって、更なるＩＭ３の低減、または、キャンセルを提供することができる。
（もっと読む）

【課題】経済的に有利な構成の高周波電力増幅回路を提供する。
【解決手段】高周波用パワーＭＯＳ・ＦＥＴ１１がゲート−ドレイン間ショートの故障モードに陥り、電圧制限用バリスタ１３に設定電圧を超える高電圧が印加されたとき、電圧制限用バリスタ１３は印加された過剰電圧分を放電する。この放電電流により過電流保護ヒューズ１４がゲート電極（Ｇ）−ゲートパルス入力端（Ｔｇｂ）間の電流路を遮断する。 （もっと読む）

【課題】変化する入力電力やピーク／平均電力比に対して最適なバイアスを印加するドハティ増幅器を提供する。
【解決手段】アクティブ・バイアス回路では、平均電力検出手段２２が入力信号の平均電力を示す電圧値を検出し、包絡線検出手段２６が入力信号の包絡線を検出し、しきい値演算手段２４が平均電力電圧値に応じて包絡線のしきい値を演算し、電圧制限手段３２が包絡線を一定値以下に制限し、これにより、入力信号の平均電力に応じたバイアス電圧を印加する。また、ピークホールド手段２７が包絡線の最大電圧値を保持し、差演算手段２８が包絡線最大電圧値と平均電力電圧値との差を演算し、電圧制御増幅器３０が演算された電圧値を制御電圧として増幅率を変化させて包絡線を増幅し、これにより、入力信号のピーク／平均電力比に応じたバイアス電圧を印加する。 （もっと読む）

【課題】比較的大きいピークファクタを有する信号に対して比較的簡単な構成で歪みや効率の問題を解決する。
【解決手段】第１の電力増幅器１０はＡ級またはＡＢ級動作にバイアス設定され、入力信号を増幅する。第１の電力増幅器１０の出力が出力端ｓｉｇｏｕｔに接続される。第２の電力増幅器２０は、入力信号の一部を分岐して入力とし、Ｃ級動作にバイアス設定され、入力信号を増幅する。この第２の電力増幅器の出力にスイッチ３０の一端子が接続され、他方の端子に出力端子ｓｉｇｏｕｔが接続される。この出力端子ｓｉｇｏｕｔに第１の電力増幅器２０の出力が接続される。 （もっと読む）

【課題】低出力電力時にも高出力電力時にも高電力付加効率の特性を示すＲＦ電力増幅器を提供すること。
【解決手段】ＲＦ電力増幅器は、入力端子ＲＦ＿Ｉｎと出力端子ＲＦ＿Ｏｕｔの間に並列接続の最終段増幅パワー素子としての第１と第２の増幅素子Ｑ１、Ｑ２とを含む。Ｑ１とＱ２とは、１つの半導体チップ上に形成されている。Ｑ１がＢ級からＡＢ級までのいずれかの級で動作しＱ２が未満のＣ級で動作するように、Ｑ１の第１バイアス電圧Ｖｇ１は、Ｑ２の第２バイアス電圧Ｖｇ２よりも高い。Ｑ１の第１実効素子サイズＷｇｑ１は、Ｑ２の第２実効素子サイズＷｇｑ２よりも半導体チップの製造誤差以上に意図的に小さく設定されている。 （もっと読む）

【課題】ドハティ増幅器と歪補償器を組み合わせた場合の歪補償量をＡＢクラス増幅器の歪補償量に近付けることができる歪制御機能付き増幅装置を提供する。
【解決手段】キャリア増幅回路及びピーク増幅回路を備えたドハティ増幅器２０とプリディストータ１０２を組み合わせてドハティ増幅器２０の非線形歪を補償する。ドハティ増幅器２０の入力信号を方向性結合器１６２及び検波回路１６３で検出し、Ａ／Ｄ変換器１６４を介して制御部１１７に入力する。又ドハティ増幅器２０の出力信号に含まれる相互変調歪を歪検出部１１２で検出して制御部１１７に入力する。制御部１１７は、歪検出部１１２で検出された歪値が小さくなるようにプリディストータ１０２を制御すると共に、歪検出部１１２で検出された歪値及びＡ／Ｄ変換器１６４の出力に応じてピーク増幅回路のバイアスを任意に制御し、ドハティ増幅器２０のＡＭ−ＡＭ変換特性がＡＢ級に近付くようにする。 （もっと読む）

【課題】バースト性を持つ信号を増幅するアンプにおいて、その信号のオン・オフ時に発生する歪を無くす。
【解決手段】バイアス制御信号生成部１は、バースト情報に基づき、アンプ２に入力されるバースト性を持つ送信信号のＯＮ、ＯＦＦを検知する。バイアス制御信号生成部１は、アンプ２に流れるアイドル電流が、送信ＯＦＦの期間には多めに、送信ＯＮの期間には通常時のレベルに戻るように、アンプ２に加えるバイアス電圧を制御する。 （もっと読む）

【課題】安定なコモンモード電位及び安定な増幅特性を有する差動出力信号を供給する増幅器回路を提供する。
【解決手段】出力トランジスタ（Ｔ１−Ｔ４）を介して流れる零入力電流と差動出力信号のコモンモード電位の結合した制御のために本増幅器回路の制御段へフィードバックする制御経路（２４，２６，３０，２８）と（３６，３８，３４，３２）を設ける。別個の制御ループ間における如何なる不利益的に作用する結合も、１つの且つ同一の制御経路における２つの制御機能のこの結合によって有益的に回避される。 （もっと読む）

電力レールに対する入力信号の瞬間振幅に応じて複数の電力レール間で切り換える改良型Ｇ級増幅器。低電圧（内側）増幅器が、複数の並列増幅器デバイスを含み、高電圧（外側）増幅器が、複数の並列増幅器デバイスを含む。複数のスイッチそれぞれが、入力信号を、内側増幅器デバイスのうちのそれぞれの増幅器、又は外側増幅器デバイスのうちのそれぞれの増幅器に結合する。スイッチは順次活動化され、その結果、内側増幅器デバイスから外側増幅器デバイスへの、又は逆のスイッチングが、何らかの時間にわたって互い違いにされる。これにより、単一の大きなグリッチを出力内に有することが回避され、複数の、より小さなグリッチが十分な時間にわたって分散され、その結果、グリッチ・エネルギーの一部は、増幅器の帰還回路がそのノイズを解消することができる周波数範囲内に入ることができる。スイッチは、一連の遅延要素によって順次活動化される。
（もっと読む）

【課題】増幅器ユニット及びその故障検出方法に関し、ピーク増幅器の故障を簡易な構成で確実に検出してドハティ増幅器の故障を検出することができるようにし、また、ドハティ増幅器型の増幅器ユニット全体の故障も簡易な構成で検出できるようにする。
【解決手段】ピーク増幅器１−４のトランジスタデバイスのゲートバイアス電圧を、故障検出回路１−６において所定の閾値と比較し、該比較して得られる信号を基に故障の有無を示す信号を出力する。また、キャリア増幅器１−３を少なくとも含む増幅器ユニット内の増幅器の総合利得を検出する利得検出回路１−５の出力信号を故障検出回路１−６に入力し、該故障検出回路１−６はピーク増幅器１−４のゲートバイアス電圧異常及び利得検出回路１−５の利得低下を示す信号を基に、増幅器ユニットの故障の有無を示す信号を出力する。 （もっと読む）

【課題】ドハティ増幅器において、効率を確保しつつ、線形性を改善すること。
【解決手段】ドハティ増幅部１３０に並列に非線形増幅部１４０が設けられて、インピーダンス変換器１５０を経由したドハティ増幅部１３０の出力信号と、非線形増幅部１４０の出力信号とが合成器１６０によって合成され、合成後の出力信号が出力端子１７０から出力される。このとき、非線形増幅部１４０は、ドハティ増幅部１３０が非線形動作する領域で、その非線形性を補充して線形性を保つように増幅動作するようにしたので、ドハティ増幅器１００は、広い領域にわたり線形増幅することができるようになる。 （もっと読む）

【課題】極性反転時にトランジスタのオン抵抗の低下を抑制して、貫通電流を低減し、スルーレートの低下を抑制する。
【解決手段】本発明の一態様に係る増幅器は、電源端子ＶＤＤ及び接地端子ＧＮＤとの間に直列に接続されたＭＯＳトランジスタ１４及び１５と、ＭＯＳトランジスタ１４、１５の間のノードに接続された出力端子Ｖｏｕｔと、ＭＯＳトランジスタ１４のゲートと出力端子Ｖｏｕｔとの間に設けられた第１のミラー容量３１と、ＭＯＳトランジスタ１５のゲートと出力端子Ｖｏｕｔとの間に設けられた第２のミラー容量３２と、第１のミラー容量３１の一端を電源端子ＶＤＤあるいはＭＯＳトランジスタ１４のゲートに接続する第１のスイッチング回路４と、第２のミラー容量３２の一端を接地端子ＧＮＤあるいはＭＯＳトランジスタ１５のゲートに接続する第２のスイッチング回路５とを有する。 （もっと読む）

【課題】ＰＡＰＲを低減可能な技術の提供。
【解決手段】電力増幅される入力信号から、第１のクリッピングレベルに基づく振幅レベルより高い振幅部分を切り取る第１クリッピングを行う第１リミッタと、第１クリッピングが行われた後の第１の信号から、第２のクリッピングレベルに基づく振幅レベルより低い振幅部分を切り取る第２クリッピングを行う第２リミッタと、第２クリッピングが行われた後の第２の信号を振幅変調部分と定振幅部分とに分離する分離部と、前記振幅変調部分を増幅する第１増幅器と、前記定振幅部分を増幅する第２増幅器と、前記第１増幅器で増幅された振幅部分と前記第２増幅器で増幅された定振幅部分とを合成した第３の信号を出力する合成器とを含む送信機である。 （もっと読む）

【課題】電源電圧の低電圧化においても安定した高利得の演算増幅器を提供することを目的とするものである。
【解決手段】ＡＢ級演算増幅器１００では、出力段５を構成するトランジスタＭ１７、Ｍ１８の閾値電圧を、前記出力段５に接続されたカスコード接続段３、４を構成するトランジスタの飽和ドレイン電圧の和よりも高くすることにより、低電源電圧においてＡＢ級演算増幅器１００を構成する全てのトランジスタを飽和領域内で動作させる。 （もっと読む）