【課題】出力バッファを有するオペアンプＡ１であつて、オフセット電位を従来よりも抑えられるオペアンプ補償回路を提供する。
【解決手段】バッファの出力と接地間に、入力信号が接地から電源電圧まで変化されるＭＯＳトランジスタＴ１を有し、あるいは、ＮチャンネルトランジスタＴＮ１と、ＰチャンネルトランジスタＴＰ１とを並列接続し、それぞれ入力信号と反転された入力信号が入力されている構成を有し、オフセット電位が接地となることを特徴とする。 （もっと読む）

【課題】消費電流の増加や最低動作電源電圧の上昇などを招くことなく出力位相反転を防止する。
【解決手段】入力部１０の反転入力端子１００と第２のトランジスタ２のコレクタとが第１のダ入力部用イオード１１を介して、非反転入力端子２００と第１のトランジスタ１のコレクタとが第２の入力部用ダイオード１２を介して、それぞれ接続される一方、第９のトランジスタ９のエミッタと第３の負荷３５の相互の接続点と反転入力端子１００とが第５のダイオード１５を介して、第９のトランジスタ９のエミッタと第３の負荷３５の相互の接続点と非反転入力端子２００とが第６のダイオード１６を介して、それぞれ接続されて、消費電流の増加や最低動作電源電圧の上昇などを招くことなく出力位相反転が防止されるようになっている。 （もっと読む）

【課題】入出力範囲を電源電圧まで可能とする。
【解決手段】入力段に第１の演算増幅器５１が、出力段に第２の演算増幅器５２が、それぞれ配されると共に、第１の演算増幅器５１の帰還路に第１のトランスコンダクタンス増幅器５３が、第１及び第２の演算増幅器５１，５２の間に、第２のトランスコンダクタンス増幅器５４が、それぞれ配されてなり、第１の演算増幅器５１には第１の抵抗器６１を介して入力信号を印加可能とし、その第１の抵抗器５１に流れる電流と、第１の演算増幅器５１の負帰還電流を等しくする一方、第２の演算増幅器５２の入出力端子間に第２の抵抗器６２を設けると共に、第２の演算増幅器５２には、その終段がフルスイング可能に構成されたものを用い、第２の抵抗器６２に流れる電流と第２のトランスコンダクタンス増幅器５４の出力電流を等しくすることで、入出力範囲が電源電圧まで広げられたものとなっている。 （もっと読む）

【課題】低耐圧のトランジスタを用いた高出力の電力増幅器を提供すること。
【解決手段】本発明に係る電力増幅器は、制御端子に第１の入力信号が入力される第１のトランジスタ６と、第１のトランジスタ６と縦列接続され、制御端子に第２の入力信号が入力される第２のトランジスタ１０とを備え、第１の入力信号と第２の入力信号とが、同期し、かつ、同位相であるものである。これにより、出力電圧が、最大電圧振幅時に、第１のトランジスタ６と第２のトランジスタ１０とに略均等に分割して印加される。 （もっと読む）

【課題】出力信号が不安定になる可能性があった。
【解決手段】第１、第２の電源間に直列接続される第１、第２のトランジスタを備えた出力部と、入力パルス信号に応じて、前記第１のトランジスタがオン状態となるとき、前記第１の電源端子と前記第１のトランジスタの制御端子を導通させオン状態に駆動させる第１の駆動部と、一端が第１のノードとの間に接続されるインダクタと、前記第１のスイッチング素子の少なくともオフ後にオン状態となることで、前記第１のノードと前記第１のトランジスタの制御端子を導通し、前記第１の所定の期間後に前記第１のノードに供給される前記インダクタの逆起電力を、前記第１のトランジスタの制御端子に伝達する第２のスイッチング素子と、を有する出力駆動回路。 （もっと読む）

【課題】ＬＣＤドライバとしての特性を犠牲にすることなく、Ｖ_ＤＤ／２電源を使って消費電力を低減しつつ、かつＶ_ＳＳ（ＧＮＤ）〜Ｖ_ＤＤの全出力動作を可能にした増幅器を提供する。
【解決手段】２つの入力差動段回路部のそれぞれと、２つの出力駆動段回路部のそれぞれと、電圧範囲が異なる２つの電源で給電する。これら２つの電源の電圧範囲を合わせれば、後段回路の出力動作に必要な電圧範囲が得られるように設定されている。その結果、給電電圧を低減しつつ、かつ、後段回路の全出力動作が可能となっている。 （もっと読む）

【課題】簡易な回路構成であり、かつ、レールツーレール入力の小振幅差動信号を受信して、低消費電力、低ゆがみ、高速に増幅出力することができ、電圧が異なる複数の電源が存在する系においても使用することができるレシーバ回路を提供する。
【解決手段】ＮＭＯＳ／ＰＭＯＳの差動回路を有し、それぞれの差動回路により、レールツーレールの小振幅差動入力信号を受け取ってＩＯ系電源のレールツーレールの差動出力信号を生成する差動増幅回路と、差動出力信号の同相入力電圧レベルに応じて、差動回路のテールカレントを補償する電流補償ミラー回路と、差動増幅回路によって生成されたＩＯ系電源のレールツーレールの差動出力信号を、コア系電源のレールツーレールの差動信号にレベルシフトして出力するレベルシフタとを備えている。 （もっと読む）

【課題】簡易な回路構成であり、かつ、入力トランスコンダクタンスを一定にすることができる入力レールツーレール差動増幅回路を提供する。
【解決手段】第１の型のＭＯＳトランジスタにより、レールツーレールの小振幅差動信号を受けて、該小振幅差動信号のレベルをシフトするレベルシフタと、第２の型のＭＯＳトランジスタにより、前記レベルシフタの出力を受けて増幅出力する差動増幅器とを備え、前記第１の型のＭＯＳトランジスタがネイティブＭＯＳであることにより、上記課題を解決する。 （もっと読む）

【課題】回路のレイアウト面積を小さくすることができるオペアンプ及び表示パネルの駆動装置を提供する。
【解決手段】ソースアンプ１２１は、差動回路３００、カレントミラー回路２１０、出力回路２１２を含んで構成されている。差動回路３００は、高耐圧のＮＭＯＳトランジスタＮ１１Ａ、Ｎ１１Ｂがカレントミラー回路２１０と並列接続された差動対Ｎ１１と、ＮＭＯＳトランジスタＮ１３と、を含んで構成されている。シンクアンプは、差動回路３０２、カレントミラー回路２１６、及び出力回路２１８を含んで構成されている。差動回路３０２は、高耐圧のＰＭＯＳトランジスタＰ１２Ａ、Ｐ１２Ｂがカレントミラー回路２１６と並列接続された差動対Ｐ１２と、ＰＭＯＳトランジスタＰ１５と、を含んで構成されている。 （もっと読む）

【課題】消費電力が少なく、且つ、電源電圧が低い場合にでも動作が可能な演算増幅回路を提供する。
【解決手段】演算増幅回路１０が、反転入力端子と非反転入力端子の電位差に応答した内部電流Ｉ_ＩＮ^＋を生成する入力段１１と、内部電流Ｉ_ＩＮ^＋に応答して出力端子を駆動する出力段１２Ａとを備えている。出力段１２Ａは、内部電流Ｉ_ＩＮ^＋が流される浮遊電流源と、浮遊電流源の第１端子の電位に応答して出力端子を駆動するＰＭＯＳトランジスタＭＰ_１０と、浮遊電流源の第２端子の電位に応答して出力端子を駆動するＮＭＯＳトランジスタＭＮ_１０とを含む。浮遊電流源は、第１端子にソースが接続され、第２端子にドレインが接続されたＰＭＯＳトランジスタＭＰ_９と、第１端子にドレインが接続され、第２端子にソースが接続されたＮＭＯＳトランジスタＭＮ_９とを含む。ＮＭＯＳトランジスタＭＮ_９としてディプレッショントランジスタが使用されている。 （もっと読む）

【課題】消費電力が少なく、且つ、電源電圧が低い場合にでも動作が可能な演算増幅回路を提供する。
【解決手段】演算増幅回路１０が、反転入力端子と非反転入力端子の電位差に応答した内部電流Ｉ_ＩＮ^＋を生成する入力段１１と、内部電流Ｉ_ＩＮ^＋に応答して出力端子を駆動する出力段１２Ａとを備えている。出力段１２Ａは、内部電流Ｉ_ＩＮ^＋が流される浮遊電流源と、浮遊電流源の第１端子の電位に応答して出力端子を駆動するＰＭＯＳトランジスタＭＰ_１０と、浮遊電流源の第２端子の電位に応答して出力端子を駆動するＮＭＯＳトランジスタＭＮ_１０とを含む。浮遊電流源は、第１端子にソースが接続され、第２端子にドレインが接続されたＰＭＯＳトランジスタＭＰ_９と、第１端子にドレインが接続され、第２端子にソースが接続されたＮＭＯＳトランジスタＭＮ_９とを含む。ＰＭＯＳトランジスタＭＰ_９は、そのバックゲートがソースに接続されている。 （もっと読む）

【課題】トランジスタの製造ばらつき等があっても、低電源電圧で動作し、広範囲の入力電圧に対してプッシュプル動作の出力電流が得られる差動増幅器を提供する。
【解決手段】差動増幅器１は、第１の導電型のトランジスタで構成され、入力信号を受けて第１の差動電流Ｉ１１、Ｉ１２を出力する第１の差動対１０と、第１の差動電流Ｉ１１、Ｉ１２に基づき、第１の吐き出し側出力電流Ｉ１８及び第１の吸い込み側出力電流Ｉ１６をそれぞれ第１の出力端子ＯＰ及び第２の出力端子ＯＮに対して出力する第１の電流増幅部１１と、第２の導電型のトランジスタで構成され、入力信号を受けて第２の差動電流Ｉ１Ｃ、Ｉ１Ｄを出力する第２の差動対２０と、第２の差動電流Ｉ１Ｃ、Ｉ１Ｄに基づき、第２の吐き出し側出力電流Ｉ１Ｋ及び第２の吸い込み側出力電流Ｉ１Ｉをそれぞれ第１の出力端子ＯＰ及び第２の出力端子ＯＮに対して出力する第２の電流増幅部２１と、を有する。 （もっと読む）

【課題】有効動作範囲が広く、位相補償用の容量の小容量化、貫通電流の抑制を実現できる増幅回路を得る。
【解決手段】入力増幅段32と、Ｐ型ＭＯＳトランジスタ36及びＮ型ＭＯＳトランジスタ38がプッシュプル回路として動作する出力段34を備えた増幅回路30に、入力端が増幅回路30の出力端と接続され、出力端が第１の位相補償容量52を介してＰ型ＭＯＳトランジスタ36のゲート電極に接続されると共に、第２の位相補償容量54を介してＮ型ＭＯＳトランジスタ38のゲート電極に接続された第１の電圧バッファ40と、入力端が増幅回路30の出力端と接続され、出力端が第３の位相補償容量56を介してＰ型ＭＯＳトランジスタ36のゲート電極に接続されると共に、第４の位相補償容量58を介してＮ型ＭＯＳトランジスタ38のゲート電極に接続された第２の電圧バッファ46を付加する。 （もっと読む）

【課題】定電流源を必要最小限として、回路の簡素化を図ったフルスイング出力を可能とする出力回路を提供する。
【解決手段】電源とグランドとの間に、ダイオード接続状態で直列接続されたｐｎｐ型の第４及び第５のトランジスタ４、５と、第１の抵抗器１０と、ダイオード接続状態で直列接続されたｎｐｎ型の第６及び第７のトランジスタ６、７とが直列接続されて設けられ、第１の抵抗器１０の設定だけで、アイドリング電流設定部１０４を構成するｎｐｎ型の第１のトランジスタ１及びｐｎｐ型の第２のトランジスタ２のベース電流を設定可能となっており、従来に比して少ない定電流源１１〜１３で回路構成されたものとなっている。 （もっと読む）

【課題】適応的バイアシング入力ステージとそれを含む増幅器を提供する。
【解決手段】本発明による適応的入力ステージは、ゲートに差動入力が供給される一対の差動結合増幅ＦＥＴ及び一対の差動検出ＦＥＴを含む。また、静的電流源は、既定のノードで増幅及び検出ＦＥＴのソースに結合される。さらに、電流ミラーは、ループメカニズム（Ｌｏｏｐ Ｍｅｃｈｎｉｓｍｓ）を形成するために、検出ＦＥＴに結合されて差動入力の差がゼロ（ｚｅｒｏ）ではない時、既定のモードを通じる電流を増加させる。 （もっと読む）

【課題】レールトゥレール増幅回路の消費電力の低下と小面積化の実現。
【解決手段】ＤＡＣからのアナログ信号を増幅するレールトゥレール型増幅回路１００であり、ｎチャネル型トランジスタ対を備える差動入力Ｎｉｎと、ｐチャネル型トランジスタ対を備える差動入力Ｐｉｎを備え、差動入力Ｐｉｎと高電圧側の電源Ｖｃｃとの間に電流源Ｃｓｐ１が設けられ、電流源Ｃｓｐ１と差動入力Ｐｉｎとの間に、ＤＡＣへの入力デジタルデータの所定ビット位置のデータに応じて、差動入力Ｐｉｎへの電流供給を制御するＰｉｎ用電流制御部Ｓｗｐ１を備える。低電圧側の電源Ｖｓｓと差動入力Ｎｉｎとの間に、電流源Ｃｓｎ１が設けられ、電流源Ｃｓｎ１と差動入力Ｎｉｎとの間に、ＤＡＣへの入力デジタルデータの所定ビット位置のデータに応じて、差動入力Ｎｉｎへの電流供給を制御するＮｉｎ用電流制御部Ｓｗｎ１を備える。 （もっと読む）

【課題】受信機の構成が複雑にならず、かつ、大きなレベルの信号が入力されたときでも増幅器の入力ダイナミックレンジが低下することを抑止して線形性に優れた所望の信号対雑音比を実現できるようにする。
【解決手段】複数の帰還抵抗ＲＮ１〜ＲＮｎと、その中から何れかを選択するアナログスイッチＡＳＷ１〜ＡＳＷｎとを設け、何れかの帰還抵抗を選択することで利得制御を行うようにすることにより、入力トランジスタＮ１のドレイン電流が一定となるようにするとともに、帰還抵抗ＲＮ１〜ＲＮｎの切り替えによっても開放利得が変化しないようにして、入力ダイナミックレンジの低下を抑止して線形性を改善する。また、帰還抵抗ＲＮ１〜ＲＮｎの選択により入力インピーダンスを所望の値にすることができるようにして、ＬＣ回路を用いた整合回路を不要とする。 （もっと読む）

【課題】入力電圧範囲を広く取ることを可能とする差動増幅回路の提供。
【解決手段】入力端子に入力対が共通に接続され、出力対が負荷素子（Ｍ２、Ｍ４）対に共通に接続された第１導電型の第１の差動対（Ｍ３、Ｍ５）と、第２導電型の第２の差動対（Ｍ７、Ｍ９）と、第１の電源（ＶＤＤ）と出力端子（Ｏ）間に接続された第１の出力トランジスタ（Ｍ１１）と、第２の電源と前記出力端子（Ｏ）間に接続された第２の出力トランジスタ（Ｍ１２）と、を備え、前記第１、第２の差動対の各第１の出力電流（Ｉ５、Ｉ１０）に、前記第1、第２の差動対の各第２の出力の電流（Ｉ７、Ｉ１０）をカレントミラー（Ｍ６、Ｍ８）、（Ｍ１，Ｍ２）で夫々折り返した電流（Ｉ６、Ｉ１）を加算した値の電流（Ｉ４、Ｉ９）を、前記第１、第２の差動対の各第１の出力に接続する負荷素子（Ｍ４、Ｍ９）に夫々流す構成としている。 （もっと読む）

【課題】オフセット電圧の発生を好適に抑制することのできるオペアンプ回路を提供することにある。
【解決手段】出力段回路３０のトランジスタＰ３のドレインにソースが接続され、トランジスタＮ５のドレインにドレインが接続されるトランジスタＰ１１を備えた。このトランジスタＰ１１のゲートには、トランジスタＮ１２のソースが接続される。このトランジスタＮ１２のゲートには、第１入力信号ＩＰが印加される。すなわち、トランジスタＰ３，Ｐ１１間のノードＣの電位Ｖ３は、第１入力信号ＩＰからトランジスタＮ１２のゲート・ソース間電圧Ｖｇｓ１分低下し、トランジスタＰ１１のゲート・ソース間電圧Ｖｇｓ２分上昇した電圧になる。 （もっと読む）

【課題】電源電圧を有効に利用することができるプッシュプル出力回路を得る。
【解決手段】ＮＰＮトランジスタ（１０）とＰＮＰトランジスタ（２０）のエミッタを相互接続し、トランジスタ（１０）のコレクタを電源に接続し、トランジスタ（２０）のコレクタを接地電位に接続し、両トランジスタ（１０、２０）のベース間をダイオード（Ｄ１０、Ｄ２０）を介して接続すると共に、これらのダイオードを介してトランジスタ（１０、２０）のベースに入力信号を導入し、そのエミッタから出力を導出する出力回路において、電源とトランジスタ（１０）のエミッタ間にコンデンサ（Ｃ１０）を接続し、トランジスタ（２０）のエミッタと接地電位間にコンデンサ（Ｃ２０）を接続すると共に、コンデンサ（Ｃ１０）を抵抗（Ｒ１０）を介してトランジスタ（１０）のベースに接続し、コンデンサ（Ｃ２０）を抵抗（Ｒ２０）を介してトランジスタ（２０）のベースに接続する。 （もっと読む）