差動増幅器
【課題】トランジスタの製造ばらつき等があっても、低電源電圧で動作し、広範囲の入力電圧に対してプッシュプル動作の出力電流が得られる差動増幅器を提供する。
【解決手段】差動増幅器１は、第１の導電型のトランジスタで構成され、入力信号を受けて第１の差動電流Ｉ１１、Ｉ１２を出力する第１の差動対１０と、第１の差動電流Ｉ１１、Ｉ１２に基づき、第１の吐き出し側出力電流Ｉ１８及び第１の吸い込み側出力電流Ｉ１６をそれぞれ第１の出力端子ＯＰ及び第２の出力端子ＯＮに対して出力する第１の電流増幅部１１と、第２の導電型のトランジスタで構成され、入力信号を受けて第２の差動電流Ｉ１Ｃ、Ｉ１Ｄを出力する第２の差動対２０と、第２の差動電流Ｉ１Ｃ、Ｉ１Ｄに基づき、第２の吐き出し側出力電流Ｉ１Ｋ及び第２の吸い込み側出力電流Ｉ１Ｉをそれぞれ第１の出力端子ＯＰ及び第２の出力端子ＯＮに対して出力する第２の電流増幅部２１と、を有する。
【解決手段】差動増幅器１は、第１の導電型のトランジスタで構成され、入力信号を受けて第１の差動電流Ｉ１１、Ｉ１２を出力する第１の差動対１０と、第１の差動電流Ｉ１１、Ｉ１２に基づき、第１の吐き出し側出力電流Ｉ１８及び第１の吸い込み側出力電流Ｉ１６をそれぞれ第１の出力端子ＯＰ及び第２の出力端子ＯＮに対して出力する第１の電流増幅部１１と、第２の導電型のトランジスタで構成され、入力信号を受けて第２の差動電流Ｉ１Ｃ、Ｉ１Ｄを出力する第２の差動対２０と、第２の差動電流Ｉ１Ｃ、Ｉ１Ｄに基づき、第２の吐き出し側出力電流Ｉ１Ｋ及び第２の吸い込み側出力電流Ｉ１Ｉをそれぞれ第１の出力端子ＯＰ及び第２の出力端子ＯＮに対して出力する第２の電流増幅部２１と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は差動増幅器に関し、特に入力部に差動対を有する差動増幅器に関する。
【背景技術】
【０００２】
近年、半導体装置では、ＬＳＩ加工技術の進歩により、例えば回路構成要素として用いられるＣＭＯＳＦＥＴ（Complementary Metal Oxide Semiconductor Field Effect Transistor）の実現寸法がますます微細化されている。また、微細化に伴いＭＯＳＦＥＴへ印加可能な電圧も低下している。一方、半導体装置が搭載される携帯可能な各種電子機器では、高性能化及び省電力化への要求が高まっている。
【０００３】
このとき、省電力化に対応する一つの対策として、電源電圧を低く設定することが行われる。しかし、低電源電圧化が進むにつれて回路の動作や設計がより困難になっている。例えば、ＮｃｈＭＯＳＦＥＴ、ＰｃｈＭＯＳＦＥＴのいずれにおいても、ＬＳＩにおいて多く用いられるエンハンスメント型と呼ばれる特性を持つＦＥＴは、有効な入力電圧範囲に限度がある。つまり、エンハンスメント型ＦＥＴにおいては出力電流をオフ状態に保つ（これをノーマリーオフと呼ぶ。）ために有効な入力電圧として対応できない閾値電圧が存在し、ＮｃｈＭＯＳＦＥＴでは閾値電圧以上、ＰｃｈＭＯＳＦＥＴでは閾値電圧以下の入力電圧でなければ動作しない特性を有する。ところが、電源電圧が低下すると電源電圧範囲に対する素子としては非動作領域となる閾値電圧範囲の割合が増加する。即ち、有効な入力電圧範囲として利用できない電圧範囲の割合が増加することになる。若しくは、回路中の信号の電圧が閾値電圧以下となり、回路の一部が動作しない場合が発生することになる。
【０００４】
こうした問題に対して、回路技術上の工夫により、電源電圧の低減化に対応する回路の実現方法が提案されている。例えば、ＭＯＳＦＥＴでは閾値電圧の存在を意識することなく、有効な入力電圧範囲を拡大する方法が提案されている。具体的には、ＮｃｈＭＯＳＦＥＴを入力部分とする差動増幅回路とＰｃｈＭＯＳＦＥＴを入力部分とする差動増幅回路を組み合わせ、それぞれの出力信号を合成した上で最終的な出力信号を得る回路がある。このように極性の異なるトランジスタによって入力部の差動対を構成した差動増幅器の一例が特許文献１に開示されている。
【０００５】
特許文献１に記載の差動増幅器１００の回路図を図３に示す。差動増幅器１００は、バイポーラトランジスタを用いた増幅器である。差動増幅器１００は、ＮＰＮトランジスタＱ１、Ｑ２で構成される第１の差動入力段と、ＰＮＰトランジスタＱ３、Ｑ４で構成される第２の差動入力段と、ＰＮＰトランジスタＱＣ１及びＮＰＮトランジスタＱＣ５で構成される第１の出力段と、ＰＮＰトランジスタＱＣ２及びＮＰＮトランジスタＱＣ６で構成される第２の出力段と、を有する。そして、差動増幅器１００では、第１、第２の差動入力段に入力された信号を増幅して、第１、第２の出力段を介して出力する。
【０００６】
ここで、差動増幅器１００では、第１、第２の出力段を動作させるために電圧同相帰還回路を用いる。差動増幅器１００の電圧同相帰還回路は、ＰＮＰトランジスタＱＣ３、ＱＣ４、ＮＰＮトランジスタＱＣ７、ＱＣ８、Ｑ５〜Ｑ６、定電流源ＩＣＭＰ、ＩＣＭＮ、により構成される。そして、電圧同相帰還回路では、出力電圧の同相電圧差を検出し、検出した同相電圧差に相当する同相電流を第１、第２の出力段に反映させる。
【０００７】
つまり、差動増幅器１００は、ＮＰＮトランジスタで構成される第１の差動入力段とＰＮＰトランジスタで構成される第２の差動入力段とを組み合わせることで入力電圧範囲を拡大する。また、差動増幅器１００は、電圧同相帰還回路による作用により出力電圧範囲を拡大する。
【特許文献１】特開平６−２３７１２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、差動増幅器１００において、電圧同相帰還回路を動作させるためには、定電流源ＩＣＭＰ、ＩＣＭＮの接続ノード（図中のノードＮ１）に一定の電圧となる基準値を与えなければならない。これは、電圧同相帰還回路が、ノードＮ１の基準値と制御すべき出力を比較し、両者が意図した関係になる制御を行うためである。そのため、この基準値が不安定になると回路動作に不具合を生じる。基準値を一定に保つための条件は、トランジスタｘに流れるコレクタ電流をＩＣ（ｘ）、定電流源ＩＣＭＰ、ＩＣＭＮで生成される電流をＩＣＭＰ及びＩＣＭＮとした場合、（１）式で表される。
ＩＣＭＰ＋ＩＣ（ＱＣ３）＋ＩＣ（ＱＣ４）
＝ＩＣＭＮ＋ＩＣ（ＱＣ７）＋ＩＣ（ＱＣ８） ・・・ （１）
【０００９】
ここで、電流ＩＣＭＰ及び電流ＩＣＭＮは、バイアス電圧を与えられたトランジスタで生成することが一般的である。しかし、半導体装置に対して複数の素子のすべてに対して安定なバイアス電圧を与えることは困難である。また、トランジスタの製造時における特性のばらつきを避けることができない。このようなことから電流ＩＣＭＰ及び電流ＩＣＭＮを安定的に生成することは非常に困難である。
【００１０】
さらに、電流ＩＣ（ＱＣ３）、ＩＣ（ＱＣ４）、ＩＣ（ＱＣ７）、ＩＣ（ＱＣ８）の値は回路の動作状態に大きく依存する。例えば、差動増幅器１００において、出力をプッシュプル動作させる場合、出力端子ＯＵＴ２から吐き出し側出力電流を得て同時に出力端子ＯＵＴ１から吸い込み側出力電流を得る。しかし、こうしたプシュプル動作において（１）式の関係を常に成立させることは非常に困難である。
【００１１】
つまり、差動増幅器１００において入力電圧範囲が広いＲａｉｌ ｔｏ Ｒａｉｌ入力に対してプッシュプル動作の出力電流を得る場合、回路を正常に動作させることが困難である問題点があった。
【課題を解決するための手段】
【００１２】
本発明にかかる差動増幅器の一態様は、第１の導電型のトランジスタで構成され、入力信号を受けて第１の差動電流を出力する第１の差動対と、前記第１の差動電流に基づき、第１の吐き出し側出力電流及び第１の吸い込み側出力電流をそれぞれ第１の出力端子及び第２の出力端子に対して出力する第１の電流増幅部と、第２の導電型のトランジスタで構成され、前記入力信号を受けて第２の差動電流を出力する第２の差動対と、前記第２の差動電流に基づき、第２の吐き出し側出力電流及び第２の吸い込み側出力電流をそれぞれ前記第１の出力端子及び前記第２の出力端子に対して出力する第２の電流増幅部と、を有する。
【００１３】
また、本発明にかかる差動増幅器の別の態様は、第１の導電型のトランジスタで構成され、入力信号を受けて第１の差動電流を出力する第１の差動対と、第１の吐き出し側基準電流と第１の吸い込み側基準電流とを出力する第１の基準電流源と、前記第１の吐き出し側基準電流と前記第１の差動電流の一方の第１の差動電流との差分により生成される第１の吐き出し側出力電流を第１の出力端子に対して出力し、前記第１の吸い込み側基準電流と前記第１の差動電流の他方の第１の差動電流との差分により生成される第１の吸い込み側出力電流を第２の出力端子に対して出力する第１の電流増幅部と、第２の導電型のトランジスタで構成され、前記入力信号を受けて第２の差動電流を出力する第２の差動対と、第２の吐き出し側基準電流と第２の吸い込み側基準電流とを出力する第２の基準電流源と、前記第２の吐き出し側基準電流と前記第２の差動電流の一方の第２の差動電流との差分により生成される第２の吐き出し側出力電流を前記第１の出力端子に対して出力し、前記第２の吸い込み側基準電流と前記第２の差動電流の他方の第２の差動電流との差分により生成される第２の吸い込み側出力電流を前記第２の出力端子に対して出力する第２の電流増幅部と、を有する。
【００１４】
本発明にかかる差動増幅器によれば、上側入力電圧範囲に対応した第１の差動対及び第１の電流増幅部と、下側入力電圧範囲に対応した第２の差動対及び第２の電流増幅部と、を有する。そして、第１の電流増幅部の出力と第２の電流出力部の出力を互いに接続して、２つの電流増幅部から出力される出力電流と合成して出力する。これにより、同相帰還回路を用いることなく広い入力電圧範囲と広い出力電圧範囲とを実現する。
【発明の効果】
【００１５】
本発明にかかる差動増幅器によれば、Ｒａｉｌ ｔｏ Ｒａｉｌ入力に対応し、かつ、プッシュプル動作の出力電流を得ることが可能な増幅器を実現できる。
【発明を実施するための最良の形態】
【００１６】
実施の形態１
以下、本発明の実施の形態について図面を参照して説明する。図１に実施の形態１にかかる差動増幅器１の回路図を示す。図１に示すように差動増幅器１は、第１の差動対１０、第１の電流増幅部１１、第１の基準電流源１２、第２の差動対２０、第２の電流増幅部２１、第２の基準電流源２２を有する。また、差動増幅器１は、トランジスタＭ１０〜Ｍ１８、Ｍ１Ａ〜Ｍ１Ｍ、電圧源Ｖ１１〜Ｖ１６、第１の入力端子ＩＰ、第２の入力端子ＩＭ、第１の出力端子ＯＰ、第２の出力端子ＯＮを有する。なお、本実施の形態では、ＭＯＳＦＥＴを用いて差動増幅器１を構成するが、バイポーラトランジスタを用いて回路を構成することも可能である。
【００１７】
第１の差動対１０は、第１の導電型のトランジスタで構成され、第１の入力端子ＩＰ及び第２の入力端子ＩＭを介して入力される入力信号を受けて第１の差動電流（図中の電流Ｉ１１、Ｉ１２）を出力する。第２の差動対２０は、第２の導電型のトランジスタで構成され、第１の入力端子ＩＰ及び第２の入力端子ＩＭを介して入力される入力信号を受けて第２の差動電流（図中のＩ１Ｃ、Ｉ１Ｄ）を出力する。第１の電流増幅部１１は、第１の差動電流Ｉ１１、Ｉ１２に基づき、第１の吐き出し側出力電流Ｉ１８及び第１の吸い込み側出力電流Ｉ１６をそれぞれ第１の出力端子ＯＰ及び第２の出力端子ＯＮに対して出力する。第２の電流増幅部２１は、第２の差動電流Ｉ１Ｃ、Ｉ１Ｄに基づき、第２の吐き出し側出力電流Ｉ１Ｋ及び第２の吸い込み側出力電流Ｉ１Ｉをそれぞれ第１の出力端子ＯＰ及び第２の出力端子ＯＮに対して出力する。
【００１８】
第１の基準電流源１２は、第１の吐き出し側基準電流Ｉ１Ｂ及び第１の吸い込み側基準電流Ｉ１Ａを出力する。そして、第１の吐き出し側基準電流Ｉ１Ｂ及び第１の吸い込み側基準電流Ｉ１Ａは、それぞれ第１の電流増幅部１１に供給される。第２の基準電流源２２は、第２の吐き出し側基準電流Ｉ１Ｆ及び第２の吸い込み側基準電流Ｉ１Ｇを出力する。そして、第２の吐き出し側基準電流Ｉ１Ｆ及び第２の吸い込み側基準電流Ｉ１Ｇは、それぞれ第２の電流増幅部２１に供給される。
【００１９】
次に、差動増幅器１の回路について詳細に説明する。第１の差動対１０は、第１の導電型（例えば、Ｎチャネル型）のトランジスタＭ１１、Ｍ１２を有する。トランジスタＭ１１、Ｍ１２は、差動対を構成する。トランジスタＭ１１、Ｍ１２は、ソースが共通接続され、共通接続点に、トランジスタＭ１０のドレインが接続される。トランジスタＭ１０は、ソースが接地端子ＧＮＤに接続され、ゲートに電圧源Ｖ１１が接続される。そして、トランジスタＭ１０は、電圧源Ｖ１１の電圧値に応じた電流Ｉ１０を生成し、電流Ｉ１０を第１の差動対１０に動作電流として供給する。トランジスタＭ１１のゲートは、第１の入力端子ＩＰに接続される。また、トランジスタＭ１１は、第１の入力端子ＩＰを介して入力される入力信号に応じて第１の差動電流の一方の差動電流Ｉ１１を出力する。トランジスタＭ１２のゲートは、第２の入力端子ＩＭに接続される。また、トランジスタＭ１２は、第２の入力端子ＩＭを介して入力される入力信号に応じて第１の差動電流の他方の差動電流Ｉ１２を出力する。
【００２０】
第１の基準電流源１２は、第２の導電型（例えば、Ｐチャネル型）のトランジスタＭ１Ａ、Ｍ１Ｂを有する。トランジスタＭ１ＡのゲートとトランジスタＭ１Ｂのゲートは、共通接続される。そして、トランジスタＭ１ＡのゲートとトランジスタＭ１Ｂのゲートとには、電圧源Ｖ１２の電圧が印加される。そして、トランジスタＭ１Ａは、電圧源Ｖ１２の電圧に応じて第１の吸い込み側基準電流Ｉ１Ａを生成する。トランジスタＭ１Ｂは、電圧源Ｖ１２の電圧に応じて第１の吐き出し側基準電流Ｉ１Ｂを生成する。なお、トランジスタＭ１Ａのソースは電源端子ＶＤＤに接続され、ドレインはトランジスタＭ１１のドレインとの接続点（例えば、ノードＮ１２）に接続される。また、トランジスタＭ１Ｂのソースは電源端子ＶＤＤに接続され、ドレインはトランジスタＭ１２のドレインとの接続点（例えば、ノードＮ１３）に接続される。
【００２１】
第１の電流増幅部１１は、第２の導電型（例えば、Ｐチャネル型）のトランジスタＭ１７、Ｍ１８、Ｎチャネル型のトランジスタＭ１３〜Ｍ１６を有する。トランジスタＭ１７、Ｍ１８は、ゲートが共通に接続される。そして、トランジスタＭ１７、Ｍ１８のゲートには、電圧源Ｖ１３の電圧が印加される。トランジスタＭ１７のソースは、トランジスタＭ１１のドレインとの接続点であるノードＮ１２に接続される。トランジスタＭ１８のソースは、トランジスタＭ１２のドレインとの接続点であるノードＮ１３に接続される。トランジスタＭ１７、Ｍ１８は、電圧源Ｖ１３の電圧に応じた電圧をソース側に発生させる。電圧源Ｖ１３は定電圧源であるため、トランジスタＭ１７、Ｍ１８のソース側電圧は、電圧源Ｖ１３が生成する定電圧の値に応じて安定する。これにより、トランジスタＭ１Ａ、Ｍ１Ｂのソースドレイン間の電圧が安定するため、第１の吸い込み側基準電流Ｉ１Ａ及び第１の吐き出し側基準電流Ｉ１Ｂの値が安定する。
【００２２】
トランジスタＭ１５、Ｍ１６は、ゲートが共通に接続される。そして、トランジスタＭ１５、Ｍ１７のゲートには、電圧源Ｖ１４の電圧が印加される。トランジスタＭ１５のソースは、トランジスタＭ１３のドレインと接続される。トランジスタＭ１６のソースは、トランジスタＭ１４のドレインと接続される。トランジスタＭ１５、Ｍ１６は、電圧源Ｖ１４の電圧に応じた電圧をソース側に発生させる。電圧源Ｖ１４は定電圧源であるため、トランジスタＭ１５、Ｍ１６のソース側電圧は、電圧源Ｖ１４が生成する定電圧の値に応じて安定する。これにより、トランジスタＭ１３、Ｍ１４のソースドレイン間の電圧が安定する。そして、トランジスタＭ１３、Ｍ１４により構成されるカレントミラー回路の電流ミラー比が安定する。トランジスタＭ１３、Ｍ１４は、ゲートが共通に接続され、この共通接続点はトランジスタＭ１５のドレインに接続される。以下、この接続点をノードＮ１１と称す。トランジスタＭ１３のソースは、接地端子ＧＮＤに接続される。また、トランジスタＭ１３のドレインは、トランジスタＭ１５のソースと接続される。トランジスタＭ１４のソースは、接地端子ＧＮＤに接続される。また、トランジスタＭ１４のドレインは、トランジスタＭ１６のソースと接続される。
【００２３】
第１の電流増幅部１１では、第１の吸い込み側基準電流Ｉ１Ａと第１の差動電流の一方の差動電流Ｉ１１との差分となる電流Ｉ１７を生成する。そして、電流Ｉ１７をトランジスタＭ１３、Ｍ１４により構成されるカレントミラー回路で折り返して第１の吸い込み側出力電流Ｉ１６を生成する。また、第１の電流増幅部１１では、第１の吐き出し側基準電流Ｉ１Ｂと第１の差動電流の他方の差動電流Ｉ１２との差分に基づき第１の吐き出し側出力電流Ｉ１８を生成する。
【００２４】
第２の差動対２０は、Ｐチャネル型のトランジスタＭ１Ｃ、Ｍ１Ｄを有する。トランジスタＭ１Ｃ、Ｍ１Ｄは、差動対を構成する。トランジスタＭ１Ｃ、Ｍ１Ｄは、ソースが共通接続され、共通接続点に、トランジスタＭ１Ｅのドレインが接続される。トランジスタＭ１Ｅは、ソースが電源端子ＶＤＤに接続され、ゲートに電圧源Ｖ１５が接続される。そして、トランジスタＭ１Ｅは、電圧源Ｖ１５の電圧値に応じた電流Ｉ１Ｅを生成し、電流Ｉ１Ｅを第２の差動対２０に動作電流として供給する。トランジスタＭ１Ｃのゲートは、第１の入力端子ＩＰに接続される。また、トランジスタＭ１Ｃは、第１の入力端子ＩＰを介して入力される入力信号に応じて第２の差動電流の一方の差動電流Ｉ１Ｃを出力する。トランジスタＭ１Ｄのゲートは、第２の入力端子ＩＭに接続される。また、トランジスタＭ１Ｄは、第２の入力端子ＩＭを介して入力される入力信号に応じて第２の差動電流の他方の差動電流Ｉ１Ｄを出力する。
【００２５】
第２の基準電流源２２は、Ｎチャネル型のトランジスタＭ１Ｆ、Ｍ１Ｇを有する。トランジスタＭ１ＦのゲートとトランジスタＭ１Ｇのゲートは、共通接続される。そして、トランジスタＭ１ＦのゲートとトランジスタＭ１Ｇのゲートとには、電圧源Ｖ１６の電圧が印加される。そして、トランジスタＭ１Ｆは、電圧源Ｖ１６の電圧に応じて第２の吐き出し側基準電流Ｉ１Ｆを生成する。トランジスタＭ１Ｇは、電圧源Ｖ１６の電圧に応じて第２の吸い込み側基準電流Ｉ１Ｇを生成する。なお、トランジスタＭ１Ｆのソースは接地端子ＧＮＤに接続され、ドレインはトランジスタＭ１Ｃのドレインとの接続点（例えば、ノードＮ１４）に接続される。また、トランジスタＭ１Ｇのソースは接地端子ＧＮＤに接続され、ドレインはトランジスタＭ１Ｄのドレインとの接続点（例えば、ノードＮ１５）に接続される。
【００２６】
第２の電流増幅部２１は、Ｎチャネル型のトランジスタＭ１Ｈ、Ｍ１Ｉ、Ｎチャネル型のトランジスタＭ１Ｊ〜Ｍ１Ｍを有する。トランジスタＭ１Ｈ、Ｍ１Ｉは、ゲートが共通に接続される。そして、トランジスタＭ１Ｈ、Ｍ１Ｉのゲートには、電圧源Ｖ１４の電圧が印加される。トランジスタＭ１Ｈのソースは、トランジスタＭ１Ｃのドレインとの接続点であるノードＮ１４に接続される。トランジスタＭ１Ｉのソースは、トランジスタＭ１Ｄのドレインとの接続点であるノードＮ１５に接続される。トランジスタＭ１Ｈ、Ｍ１Ｉは、電圧源Ｖ１４の電圧に応じた電圧をソース側に発生させる。電圧源Ｖ１４は定電圧源であるため、トランジスタＭ１Ｈ、Ｍ１Ｉのソース側電圧は、電圧源Ｖ１４が生成する定電圧の値に応じて安定する。これにより、トランジスタＭ１Ｆ、Ｍ１Ｇのソースドレイン間の電圧が安定するため、第２の吸い込み側基準電流Ｉ１Ｇ及び第２の吐き出し側基準電流Ｉ１Ｆの値が安定する。
【００２７】
トランジスタＭ１Ｊ、Ｍ１Ｋは、ゲートが共通に接続される。そして、トランジスタＭ１Ｊ、Ｍ１Ｋのゲートには、電圧源Ｖ１３の電圧が印加される。トランジスタＭ１Ｊのソースは、トランジスタＭ１Ｌのドレインと接続される。トランジスタＭ１Ｋのソースは、トランジスタＭ１Ｍのドレインと接続される。トランジスタＭ１Ｊ、Ｍ１Ｋは、電圧源Ｖ１３の電圧に応じた電圧をソース側に発生させる。電圧源Ｖ１３は定電圧源であるため、トランジスタＭ１Ｊ、Ｍ１Ｋのソース側電圧は、電圧源Ｖ１３が生成する定電圧の値に応じて安定する。これにより、トランジスタＭ１Ｌ、Ｍ１Ｍのソースドレイン間の電圧が安定する。そして、トランジスタＭ１Ｌ、Ｍ１Ｍにより構成されるカレントミラー回路の電流ミラー比が安定する。トランジスタＭ１Ｌ、Ｍ１Ｍは、ゲートが共通に接続され、この共通接続点はトランジスタＭ１Ｊのドレインに接続される。以下、この接続点をノードＮ１６と称す。トランジスタＭ１Ｌのソースは、接地端子ＧＮＤに接続される。また、トランジスタＭ１Ｌのドレインは、トランジスタＭ１Ｊのソースと接続される。トランジスタＭ１Ｍのソースは、接地端子ＧＮＤに接続される。また、トランジスタＭ１Ｍのドレインは、トランジスタＭ１Ｋのソースと接続される。
【００２８】
第２の電流増幅部２１では、第２の吐き出し側基準電流Ｉ１Ｆと第２の差動電流の一方の差動電流Ｉ１Ｃとの差分となる電流Ｉ１Ｈを生成する。そして、電流Ｉ１ＨをトランジスタＭ１Ｌ、Ｍ１Ｍにより構成されるカレントミラー回路で折り返して第２の吐き出し側出力電流Ｉ１Ｋを生成する。また、第２の電流増幅部２１では、第２の吸い込み側基準電流Ｉ１Ｇと第２の差動電流の他方の差動電流Ｉ１Ｄとの差分に基づき第２の吸い込み側出力電流Ｉ１Ｉを生成する。
【００２９】
差動増幅器１では、第１の電流増幅部１１と第２の電流増幅部２１の出力が、ともに出力端子に接続される。具体的には、第１の電流増幅部１１において第１の吐き出し側出力電流Ｉ１８を出力する第１の吐き出し出力端子と、第２の電流増幅部２１において第２の吐き出し側出力電流Ｉ１Ｋを出力する第２の吐き出し出力端子と、が第１の出力端子ＯＰに接続される。また、第１の電流増幅部１１において第１の吸い込み側出力電流Ｉ１６を出力する第１の吸い込み出力端子と、第２の電流増幅部２１において第２の吸い込み側出力電流Ｉ１Ｉを出力する第２の吐き出し出力端子と、が第２の出力端子ＯＰに接続される。このような構成に基づき差動増幅器１は、第１の吐き出し側出力電流Ｉ１８と第２の吐き出し側出力電流Ｉ１Ｋとを合成した吐き出し側出力電流ＩＯＰを第１の出力端子ＯＰから出力する。また、第２の吸い込み側出力電流Ｉ１６と第２の吸い込み側出力電流Ｉ１Ｉとを合成した吸い込み側出力電流ＩＯＭを第２の出力端子ＯＮから出力する。
【００３０】
次に、本実施の形態にかかる差動増幅器１の動作について説明する。差動増幅器１では、入力信号の信号レベルにより動作が異なるため、入力信号の信号レベル毎にその動作を説明する。また、以下の説明では、入力端子ＩＰを介して入力される信号の信号レベルをＶＩＰ、入力端子ＩＭを介して入力される信号の信号レベルをＶＩＭ、Ｎチャネル型トランジスタの閾値電圧をＶｔｈｎ、Ｐチャネル型トランジスタの閾値電圧をＶｔｈｐで示す。
【００３１】
まず、ＶＩＰ及びＶＩＭが０Ｖ以上であって、Ｖｔｈｎ以下である第１の動作条件（０≦ＶＩＰ、ＶＩＭ≦Ｖｔｈｎ）の場合における動作について説明する。第１の動作条件では、第１の差動対１０は、正常に動作しない。そのため、第１の差動電流Ｉ１１、Ｉ１２は無視できるほど小さくなる。一方、第２の差動対２０は正常に動作する。
【００３２】
この第１の動作条件では、差動入力電圧（ＶＩＰ−ＶＩＭ）が正（プラス）の方向へ拡大すると、トランジスタＭ１Ｃに流れる電流Ｉ１Ｃが小さくなる。これにより、電流Ｉ１Ｈが増加する。そして、この電流Ｉ１Ｈの増加に伴って、第２の吐き出し側出力電流Ｉ１Ｋが増加する。つまり、吐き出し側出力電流ＩＯＰが増加する。また、トランジスタＭ１Ｄに流れる電流Ｉ１Ｄが大きくなる。これにより、第２の吸い込み側電流Ｉ１Ｉが減少する。つまり、吸い込み側出力電流ＩＯＭが減少する。
【００３３】
一方、第１の動作条件において、差動入力電圧（ＶＩＰ−ＶＩＭ）が負（マイナス）の方向へ拡大すると、トランジスタＭ１Ｃに流れる電流Ｉ１Ｃが大きくなる。これにより、電流Ｉ１Ｈが減少する。そして、この電流Ｉ１Ｈの減少に伴って、第２の吐き出し側出力電流Ｉ１Ｋが減少する。つまり、吐き出し側出力電流ＩＯＰが減少する。また、トランジスタＭ１Ｄに流れる電流Ｉ１Ｄが小さくなる。これにより、第２の吸い込み側電流Ｉ１Ｉが増加する。つまり、吸い込み側出力電流ＩＯＭが増加する。
【００３４】
次に、ＶＩＰ及びＶＩＭがＶＤＤ（電源電圧）−Ｖｔｈｐ以上であって、ＶＤＤ以下である第２の動作条件（（ＶＤＤ−Ｖｔｈｐ）≦ＶＩＰ、ＶＩＭ≦ＶＤＤ）の場合における動作について説明する。第２の動作条件では、第１の差動対１０は、正常に動作する。一方、第２の差動対２０は正常に動作しない。そのため、第２の差動電流Ｉ１Ｃ、Ｉ１Ｄは無視できるほど小さくなる。
【００３５】
この第２の動作条件では、差動入力電圧（ＶＩＰ−ＶＩＭ）が正（プラス）の方向へ拡大すると、トランジスタＭ１２に流れる電流Ｉ１２が小さくなる。これにより、第１の吐き出し側出力電流Ｉ１８が増加する。つまり、吐き出し側出力電流ＩＯＰが増加する。また、トランジスタＭ１１に流れる電流Ｉ１１が大きくなる。これにより、電流Ｉ１７が減少する。そして、この電流Ｉ１７の減少に伴って、第１の吸い込み側出力電流Ｉ１６が減少する。つまり、吸い込み側出力電流ＩＯＭが減少する。
【００３６】
一方、第２の動作条件において、差動入力電圧（ＶＩＰ−ＶＩＭ）が負（マイナス）の方向へ拡大すると、トランジスタＭ１２に流れる電流Ｉ１２が大きくなる。これにより、第１の吐き出し側出力電流Ｉ１８が減少する。つまり、吐き出し側出力電流ＩＯＰが減少する。また、トランジスタＭ１１に流れる電流Ｉ１１が小さくなる。これにより、電流Ｉ１７が増加する。そして、この電流Ｉ１７の増加に伴って、第１の吸い込み側出力電流Ｉ１６が増加する。つまり、吸い込み側出力電流ＩＯＭが増加する。
【００３７】
次に、ＶＩＰ及びＶＩＭがＶｔｈｎ以上であって、ＶＤＤ−Ｖｔｈｐ以下である第３の動作条件（Ｖｔｈｎ≦ＶＩＰ、ＶＩＭ≦（ＶＤＤ−Ｖｔｈｐ））の場合における動作について説明する。第３の動作条件では、第１の差動対１０及び第２の差動対２０のいずれものが、正常に動作する。
【００３８】
この第３の動作条件では、第１の動作条件における第２の差動対２０に応じた動作と、第２の動作条件における第１の差動対１０の動作に応じた動作と、を組み合わせた動作となる。つまり、差動入力電圧の変動に応じて、第１の吐き出し側出力電流Ｉ１８及び第１の吸い込み側出力電流Ｉ１６と、第２の吐き出し側出力電流Ｉ１Ｋ及び第２の吸い込み側出力電流Ｉ１Ｉとが出力される。そして、第１の出力端子ＯＰにおいて、第１の吐き出し側出力電流Ｉ１８と第２の吐き出し側出力電流Ｉ１Ｋとが合成され吐き出し側出力電流ＩＯＰが出力される。また、第２の出力端子ＯＮにおいて、第１の吸い込み側出力電流Ｉ１６と第２の吸い込み側出力電流Ｉ１Ｉとが合成され吸い込み側出力電流ＩＯＭが出力される。
【００３９】
上記説明より、本実施の形態における差動増幅器１では、高電位側の同相入力電圧に対しては、第１の差動対１０を主に動作させて出力電流ＩＯＰ、ＩＯＭを生成し、低電位側の同相入力電圧に対しては、第２の差動対２０を主に動作させて出力電流ＩＯＰ、ＩＯＭを生成する。そして、第１の差動対１０に対応した第１の電流増幅部１１の出力と第２の差動対２０に対応した第２の電流増幅部２１の出力とを同じ出力端子に接続することで、２つの電流増幅部において生成された出力電流を合成する。
【００４０】
これにより、本実施の形態にける差動増幅器１は、入力信号の信号レベルが接地電位から電源電位に至る広い範囲で変動する場合であっても、この入力信号の同相電圧にかかわらず入力信号を適切に扱うことが可能になる。また、差動増幅器１では、第１の電流増幅部１１におけるトランジスタＭ１３〜Ｍ１６により第１の差動対１０に対応した電流同相帰還回路を構成し、第２の電流増幅部２１におけるトランジスタＭ１Ｊ〜Ｍ１Ｋにより第２の差動対に対応した電流同相帰還回路を構成する。電流同相帰還回路では、出力信号の同相電圧と所定の基準値とを比較することがないため、トランジスタの製造ばらつき等による回路の誤動作がない。
【００４１】
実施の形態２
実施の形態２にかかる差動増幅器２の回路図を図２に示す。図２に示すように、差動増幅器２は、実施の形態１にかかる差動増幅器１に出力バッファ３０を加えたものである。出力バッファ３０は、定電流源３１、３２、出力トランジスタＰＤ、ＮＤを有する。定電流源３１は、差動増幅器１において吸い込み側出力電流ＩＯＭが出力されるノード（以下ノードＮ１８と称す）と電源端子ＶＤＤとの間に接続される。定電流源３２は、差動増幅器１において吐き出し側出力電流ＩＯＰが出力されるノード（以下ノードＮ１７と称す）と接地端子ＧＮＤとの間に接続される。出力トランジスタＰＤは、例えば、Ｐチャネル型トランジスタで構成される。出力トランジスタＰＤは、ソースが電源端子ＶＤＤに接続され、ゲートがノードＮ１８に接続され、ドレインが第１の出力端子ＯＰ２に接続される。出力トランジスタＮＤは、例えば、Ｎチャネル型トランジスタで構成される。出力トランジスタＮＤは、ソースが接地端子ＧＮＤに接続され、ゲートがノードＮ１７に接続され、ドレインが第２の出力端子ＯＮ２に接続される。
【００４２】
そして、出力バッファ３０では、ノードＮ１８に定電流源３１が出力する電流Ｉｓ１と吸い込み側出力電流ＩＯＭとの差分に基づき第１の制御電圧が発生し、出力トランジスタＰＤが第１の制御電圧に基づき動作することで、吸い込み側出力電流ＩＯＭを増幅した吐き出し側出力電流を出力する。また、ノードＮ１７に定電流源３２が出力する電流Ｉｓ２と吐き出し側出力電流ＩＯＰとの差分に基づき第２の制御電圧が発生し、出力トランジスタＮＤが第２の制御電圧に基づき動作することで、吐き出し側出力電流ＩＯＰを増幅した吸い込み側出力電流を出力する。
【００４３】
差動増幅器２のように出力バッファ３０を設けることで、後段回路の駆動に多くの電流が必要な場合に対応することができる。なお、実施の形態１、２のいずれにおいても、第１、第２の出力端子を互いに接続して一つの出力端子とすることが可能である。
【００４４】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、本発明にかかる差動増幅器は、バイポーラトランジスタを用いても構成することが可能である。この場合、Ｎチャネル型トランジスタをＮＰＮトランジスタで置き換え、Ｐチャネル型トランジスタをＰＮＰトランジスタで置き換える。このとき、バイポーラトランジスタのエミッタはＭＯＳＦＥＴのソースに相当し、バイポーラトランジスタのコレクタはＭＯＳＦＥＴのドレインに相当し、バイポーラトランジスタのベースはＭＯＳＦＥＴのベースに相当する。
【図面の簡単な説明】
【００４５】
【図１】実施の形態１にかかる差動増幅器の回路図である。
【図２】実施の形態２にかかる差動増幅器の回路図である。
【図３】従来の差動増幅器の回路図である。
【符号の説明】
【００４６】
１、２ 差動増幅器
１０、２０ 差動対
１１、２１ 電流増幅部
１２、２２ 基準電流源
３０ 出力バッファ
３１、３２ 定電流源
ＮＤ、ＰＤ 出力トランジスタ
Ｉ１０〜Ｉ１２、Ｉ１６〜Ｉ１８ 電流
Ｉ１Ｃ〜Ｉ１Ｅ、Ｉ１Ｈ、Ｉ１Ｉ、Ｉ１Ｋ 電流
Ｉ１Ａ、Ｉ１Ｂ、Ｉ１Ｆ、Ｉ１Ｇ 基準電流
ＩＯＭ、ＩＯＰ 出力電流
Ｉｓ１、Ｉｓ２ 電流
ＩＭ、ＩＰ 入力端子
ＯＮ、ＯＰ、ＯＮ２、ＯＰ２ 出力端子
Ｍ１０〜Ｍ１８ トランジスタ
Ｍ１Ａ〜Ｍ１Ｍ トランジスタ
Ｎ１１〜Ｎ１８ ノード
Ｖ１１〜Ｖ１６ 電圧源
ＶＤＤ 電源端子
ＧＮＤ 接地端子
【技術分野】
【０００１】
本発明は差動増幅器に関し、特に入力部に差動対を有する差動増幅器に関する。
【背景技術】
【０００２】
近年、半導体装置では、ＬＳＩ加工技術の進歩により、例えば回路構成要素として用いられるＣＭＯＳＦＥＴ（Complementary Metal Oxide Semiconductor Field Effect Transistor）の実現寸法がますます微細化されている。また、微細化に伴いＭＯＳＦＥＴへ印加可能な電圧も低下している。一方、半導体装置が搭載される携帯可能な各種電子機器では、高性能化及び省電力化への要求が高まっている。
【０００３】
このとき、省電力化に対応する一つの対策として、電源電圧を低く設定することが行われる。しかし、低電源電圧化が進むにつれて回路の動作や設計がより困難になっている。例えば、ＮｃｈＭＯＳＦＥＴ、ＰｃｈＭＯＳＦＥＴのいずれにおいても、ＬＳＩにおいて多く用いられるエンハンスメント型と呼ばれる特性を持つＦＥＴは、有効な入力電圧範囲に限度がある。つまり、エンハンスメント型ＦＥＴにおいては出力電流をオフ状態に保つ（これをノーマリーオフと呼ぶ。）ために有効な入力電圧として対応できない閾値電圧が存在し、ＮｃｈＭＯＳＦＥＴでは閾値電圧以上、ＰｃｈＭＯＳＦＥＴでは閾値電圧以下の入力電圧でなければ動作しない特性を有する。ところが、電源電圧が低下すると電源電圧範囲に対する素子としては非動作領域となる閾値電圧範囲の割合が増加する。即ち、有効な入力電圧範囲として利用できない電圧範囲の割合が増加することになる。若しくは、回路中の信号の電圧が閾値電圧以下となり、回路の一部が動作しない場合が発生することになる。
【０００４】
こうした問題に対して、回路技術上の工夫により、電源電圧の低減化に対応する回路の実現方法が提案されている。例えば、ＭＯＳＦＥＴでは閾値電圧の存在を意識することなく、有効な入力電圧範囲を拡大する方法が提案されている。具体的には、ＮｃｈＭＯＳＦＥＴを入力部分とする差動増幅回路とＰｃｈＭＯＳＦＥＴを入力部分とする差動増幅回路を組み合わせ、それぞれの出力信号を合成した上で最終的な出力信号を得る回路がある。このように極性の異なるトランジスタによって入力部の差動対を構成した差動増幅器の一例が特許文献１に開示されている。
【０００５】
特許文献１に記載の差動増幅器１００の回路図を図３に示す。差動増幅器１００は、バイポーラトランジスタを用いた増幅器である。差動増幅器１００は、ＮＰＮトランジスタＱ１、Ｑ２で構成される第１の差動入力段と、ＰＮＰトランジスタＱ３、Ｑ４で構成される第２の差動入力段と、ＰＮＰトランジスタＱＣ１及びＮＰＮトランジスタＱＣ５で構成される第１の出力段と、ＰＮＰトランジスタＱＣ２及びＮＰＮトランジスタＱＣ６で構成される第２の出力段と、を有する。そして、差動増幅器１００では、第１、第２の差動入力段に入力された信号を増幅して、第１、第２の出力段を介して出力する。
【０００６】
ここで、差動増幅器１００では、第１、第２の出力段を動作させるために電圧同相帰還回路を用いる。差動増幅器１００の電圧同相帰還回路は、ＰＮＰトランジスタＱＣ３、ＱＣ４、ＮＰＮトランジスタＱＣ７、ＱＣ８、Ｑ５〜Ｑ６、定電流源ＩＣＭＰ、ＩＣＭＮ、により構成される。そして、電圧同相帰還回路では、出力電圧の同相電圧差を検出し、検出した同相電圧差に相当する同相電流を第１、第２の出力段に反映させる。
【０００７】
つまり、差動増幅器１００は、ＮＰＮトランジスタで構成される第１の差動入力段とＰＮＰトランジスタで構成される第２の差動入力段とを組み合わせることで入力電圧範囲を拡大する。また、差動増幅器１００は、電圧同相帰還回路による作用により出力電圧範囲を拡大する。
【特許文献１】特開平６−２３７１２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、差動増幅器１００において、電圧同相帰還回路を動作させるためには、定電流源ＩＣＭＰ、ＩＣＭＮの接続ノード（図中のノードＮ１）に一定の電圧となる基準値を与えなければならない。これは、電圧同相帰還回路が、ノードＮ１の基準値と制御すべき出力を比較し、両者が意図した関係になる制御を行うためである。そのため、この基準値が不安定になると回路動作に不具合を生じる。基準値を一定に保つための条件は、トランジスタｘに流れるコレクタ電流をＩＣ（ｘ）、定電流源ＩＣＭＰ、ＩＣＭＮで生成される電流をＩＣＭＰ及びＩＣＭＮとした場合、（１）式で表される。
ＩＣＭＰ＋ＩＣ（ＱＣ３）＋ＩＣ（ＱＣ４）
＝ＩＣＭＮ＋ＩＣ（ＱＣ７）＋ＩＣ（ＱＣ８） ・・・ （１）
【０００９】
ここで、電流ＩＣＭＰ及び電流ＩＣＭＮは、バイアス電圧を与えられたトランジスタで生成することが一般的である。しかし、半導体装置に対して複数の素子のすべてに対して安定なバイアス電圧を与えることは困難である。また、トランジスタの製造時における特性のばらつきを避けることができない。このようなことから電流ＩＣＭＰ及び電流ＩＣＭＮを安定的に生成することは非常に困難である。
【００１０】
さらに、電流ＩＣ（ＱＣ３）、ＩＣ（ＱＣ４）、ＩＣ（ＱＣ７）、ＩＣ（ＱＣ８）の値は回路の動作状態に大きく依存する。例えば、差動増幅器１００において、出力をプッシュプル動作させる場合、出力端子ＯＵＴ２から吐き出し側出力電流を得て同時に出力端子ＯＵＴ１から吸い込み側出力電流を得る。しかし、こうしたプシュプル動作において（１）式の関係を常に成立させることは非常に困難である。
【００１１】
つまり、差動増幅器１００において入力電圧範囲が広いＲａｉｌ ｔｏ Ｒａｉｌ入力に対してプッシュプル動作の出力電流を得る場合、回路を正常に動作させることが困難である問題点があった。
【課題を解決するための手段】
【００１２】
本発明にかかる差動増幅器の一態様は、第１の導電型のトランジスタで構成され、入力信号を受けて第１の差動電流を出力する第１の差動対と、前記第１の差動電流に基づき、第１の吐き出し側出力電流及び第１の吸い込み側出力電流をそれぞれ第１の出力端子及び第２の出力端子に対して出力する第１の電流増幅部と、第２の導電型のトランジスタで構成され、前記入力信号を受けて第２の差動電流を出力する第２の差動対と、前記第２の差動電流に基づき、第２の吐き出し側出力電流及び第２の吸い込み側出力電流をそれぞれ前記第１の出力端子及び前記第２の出力端子に対して出力する第２の電流増幅部と、を有する。
【００１３】
また、本発明にかかる差動増幅器の別の態様は、第１の導電型のトランジスタで構成され、入力信号を受けて第１の差動電流を出力する第１の差動対と、第１の吐き出し側基準電流と第１の吸い込み側基準電流とを出力する第１の基準電流源と、前記第１の吐き出し側基準電流と前記第１の差動電流の一方の第１の差動電流との差分により生成される第１の吐き出し側出力電流を第１の出力端子に対して出力し、前記第１の吸い込み側基準電流と前記第１の差動電流の他方の第１の差動電流との差分により生成される第１の吸い込み側出力電流を第２の出力端子に対して出力する第１の電流増幅部と、第２の導電型のトランジスタで構成され、前記入力信号を受けて第２の差動電流を出力する第２の差動対と、第２の吐き出し側基準電流と第２の吸い込み側基準電流とを出力する第２の基準電流源と、前記第２の吐き出し側基準電流と前記第２の差動電流の一方の第２の差動電流との差分により生成される第２の吐き出し側出力電流を前記第１の出力端子に対して出力し、前記第２の吸い込み側基準電流と前記第２の差動電流の他方の第２の差動電流との差分により生成される第２の吸い込み側出力電流を前記第２の出力端子に対して出力する第２の電流増幅部と、を有する。
【００１４】
本発明にかかる差動増幅器によれば、上側入力電圧範囲に対応した第１の差動対及び第１の電流増幅部と、下側入力電圧範囲に対応した第２の差動対及び第２の電流増幅部と、を有する。そして、第１の電流増幅部の出力と第２の電流出力部の出力を互いに接続して、２つの電流増幅部から出力される出力電流と合成して出力する。これにより、同相帰還回路を用いることなく広い入力電圧範囲と広い出力電圧範囲とを実現する。
【発明の効果】
【００１５】
本発明にかかる差動増幅器によれば、Ｒａｉｌ ｔｏ Ｒａｉｌ入力に対応し、かつ、プッシュプル動作の出力電流を得ることが可能な増幅器を実現できる。
【発明を実施するための最良の形態】
【００１６】
実施の形態１
以下、本発明の実施の形態について図面を参照して説明する。図１に実施の形態１にかかる差動増幅器１の回路図を示す。図１に示すように差動増幅器１は、第１の差動対１０、第１の電流増幅部１１、第１の基準電流源１２、第２の差動対２０、第２の電流増幅部２１、第２の基準電流源２２を有する。また、差動増幅器１は、トランジスタＭ１０〜Ｍ１８、Ｍ１Ａ〜Ｍ１Ｍ、電圧源Ｖ１１〜Ｖ１６、第１の入力端子ＩＰ、第２の入力端子ＩＭ、第１の出力端子ＯＰ、第２の出力端子ＯＮを有する。なお、本実施の形態では、ＭＯＳＦＥＴを用いて差動増幅器１を構成するが、バイポーラトランジスタを用いて回路を構成することも可能である。
【００１７】
第１の差動対１０は、第１の導電型のトランジスタで構成され、第１の入力端子ＩＰ及び第２の入力端子ＩＭを介して入力される入力信号を受けて第１の差動電流（図中の電流Ｉ１１、Ｉ１２）を出力する。第２の差動対２０は、第２の導電型のトランジスタで構成され、第１の入力端子ＩＰ及び第２の入力端子ＩＭを介して入力される入力信号を受けて第２の差動電流（図中のＩ１Ｃ、Ｉ１Ｄ）を出力する。第１の電流増幅部１１は、第１の差動電流Ｉ１１、Ｉ１２に基づき、第１の吐き出し側出力電流Ｉ１８及び第１の吸い込み側出力電流Ｉ１６をそれぞれ第１の出力端子ＯＰ及び第２の出力端子ＯＮに対して出力する。第２の電流増幅部２１は、第２の差動電流Ｉ１Ｃ、Ｉ１Ｄに基づき、第２の吐き出し側出力電流Ｉ１Ｋ及び第２の吸い込み側出力電流Ｉ１Ｉをそれぞれ第１の出力端子ＯＰ及び第２の出力端子ＯＮに対して出力する。
【００１８】
第１の基準電流源１２は、第１の吐き出し側基準電流Ｉ１Ｂ及び第１の吸い込み側基準電流Ｉ１Ａを出力する。そして、第１の吐き出し側基準電流Ｉ１Ｂ及び第１の吸い込み側基準電流Ｉ１Ａは、それぞれ第１の電流増幅部１１に供給される。第２の基準電流源２２は、第２の吐き出し側基準電流Ｉ１Ｆ及び第２の吸い込み側基準電流Ｉ１Ｇを出力する。そして、第２の吐き出し側基準電流Ｉ１Ｆ及び第２の吸い込み側基準電流Ｉ１Ｇは、それぞれ第２の電流増幅部２１に供給される。
【００１９】
次に、差動増幅器１の回路について詳細に説明する。第１の差動対１０は、第１の導電型（例えば、Ｎチャネル型）のトランジスタＭ１１、Ｍ１２を有する。トランジスタＭ１１、Ｍ１２は、差動対を構成する。トランジスタＭ１１、Ｍ１２は、ソースが共通接続され、共通接続点に、トランジスタＭ１０のドレインが接続される。トランジスタＭ１０は、ソースが接地端子ＧＮＤに接続され、ゲートに電圧源Ｖ１１が接続される。そして、トランジスタＭ１０は、電圧源Ｖ１１の電圧値に応じた電流Ｉ１０を生成し、電流Ｉ１０を第１の差動対１０に動作電流として供給する。トランジスタＭ１１のゲートは、第１の入力端子ＩＰに接続される。また、トランジスタＭ１１は、第１の入力端子ＩＰを介して入力される入力信号に応じて第１の差動電流の一方の差動電流Ｉ１１を出力する。トランジスタＭ１２のゲートは、第２の入力端子ＩＭに接続される。また、トランジスタＭ１２は、第２の入力端子ＩＭを介して入力される入力信号に応じて第１の差動電流の他方の差動電流Ｉ１２を出力する。
【００２０】
第１の基準電流源１２は、第２の導電型（例えば、Ｐチャネル型）のトランジスタＭ１Ａ、Ｍ１Ｂを有する。トランジスタＭ１ＡのゲートとトランジスタＭ１Ｂのゲートは、共通接続される。そして、トランジスタＭ１ＡのゲートとトランジスタＭ１Ｂのゲートとには、電圧源Ｖ１２の電圧が印加される。そして、トランジスタＭ１Ａは、電圧源Ｖ１２の電圧に応じて第１の吸い込み側基準電流Ｉ１Ａを生成する。トランジスタＭ１Ｂは、電圧源Ｖ１２の電圧に応じて第１の吐き出し側基準電流Ｉ１Ｂを生成する。なお、トランジスタＭ１Ａのソースは電源端子ＶＤＤに接続され、ドレインはトランジスタＭ１１のドレインとの接続点（例えば、ノードＮ１２）に接続される。また、トランジスタＭ１Ｂのソースは電源端子ＶＤＤに接続され、ドレインはトランジスタＭ１２のドレインとの接続点（例えば、ノードＮ１３）に接続される。
【００２１】
第１の電流増幅部１１は、第２の導電型（例えば、Ｐチャネル型）のトランジスタＭ１７、Ｍ１８、Ｎチャネル型のトランジスタＭ１３〜Ｍ１６を有する。トランジスタＭ１７、Ｍ１８は、ゲートが共通に接続される。そして、トランジスタＭ１７、Ｍ１８のゲートには、電圧源Ｖ１３の電圧が印加される。トランジスタＭ１７のソースは、トランジスタＭ１１のドレインとの接続点であるノードＮ１２に接続される。トランジスタＭ１８のソースは、トランジスタＭ１２のドレインとの接続点であるノードＮ１３に接続される。トランジスタＭ１７、Ｍ１８は、電圧源Ｖ１３の電圧に応じた電圧をソース側に発生させる。電圧源Ｖ１３は定電圧源であるため、トランジスタＭ１７、Ｍ１８のソース側電圧は、電圧源Ｖ１３が生成する定電圧の値に応じて安定する。これにより、トランジスタＭ１Ａ、Ｍ１Ｂのソースドレイン間の電圧が安定するため、第１の吸い込み側基準電流Ｉ１Ａ及び第１の吐き出し側基準電流Ｉ１Ｂの値が安定する。
【００２２】
トランジスタＭ１５、Ｍ１６は、ゲートが共通に接続される。そして、トランジスタＭ１５、Ｍ１７のゲートには、電圧源Ｖ１４の電圧が印加される。トランジスタＭ１５のソースは、トランジスタＭ１３のドレインと接続される。トランジスタＭ１６のソースは、トランジスタＭ１４のドレインと接続される。トランジスタＭ１５、Ｍ１６は、電圧源Ｖ１４の電圧に応じた電圧をソース側に発生させる。電圧源Ｖ１４は定電圧源であるため、トランジスタＭ１５、Ｍ１６のソース側電圧は、電圧源Ｖ１４が生成する定電圧の値に応じて安定する。これにより、トランジスタＭ１３、Ｍ１４のソースドレイン間の電圧が安定する。そして、トランジスタＭ１３、Ｍ１４により構成されるカレントミラー回路の電流ミラー比が安定する。トランジスタＭ１３、Ｍ１４は、ゲートが共通に接続され、この共通接続点はトランジスタＭ１５のドレインに接続される。以下、この接続点をノードＮ１１と称す。トランジスタＭ１３のソースは、接地端子ＧＮＤに接続される。また、トランジスタＭ１３のドレインは、トランジスタＭ１５のソースと接続される。トランジスタＭ１４のソースは、接地端子ＧＮＤに接続される。また、トランジスタＭ１４のドレインは、トランジスタＭ１６のソースと接続される。
【００２３】
第１の電流増幅部１１では、第１の吸い込み側基準電流Ｉ１Ａと第１の差動電流の一方の差動電流Ｉ１１との差分となる電流Ｉ１７を生成する。そして、電流Ｉ１７をトランジスタＭ１３、Ｍ１４により構成されるカレントミラー回路で折り返して第１の吸い込み側出力電流Ｉ１６を生成する。また、第１の電流増幅部１１では、第１の吐き出し側基準電流Ｉ１Ｂと第１の差動電流の他方の差動電流Ｉ１２との差分に基づき第１の吐き出し側出力電流Ｉ１８を生成する。
【００２４】
第２の差動対２０は、Ｐチャネル型のトランジスタＭ１Ｃ、Ｍ１Ｄを有する。トランジスタＭ１Ｃ、Ｍ１Ｄは、差動対を構成する。トランジスタＭ１Ｃ、Ｍ１Ｄは、ソースが共通接続され、共通接続点に、トランジスタＭ１Ｅのドレインが接続される。トランジスタＭ１Ｅは、ソースが電源端子ＶＤＤに接続され、ゲートに電圧源Ｖ１５が接続される。そして、トランジスタＭ１Ｅは、電圧源Ｖ１５の電圧値に応じた電流Ｉ１Ｅを生成し、電流Ｉ１Ｅを第２の差動対２０に動作電流として供給する。トランジスタＭ１Ｃのゲートは、第１の入力端子ＩＰに接続される。また、トランジスタＭ１Ｃは、第１の入力端子ＩＰを介して入力される入力信号に応じて第２の差動電流の一方の差動電流Ｉ１Ｃを出力する。トランジスタＭ１Ｄのゲートは、第２の入力端子ＩＭに接続される。また、トランジスタＭ１Ｄは、第２の入力端子ＩＭを介して入力される入力信号に応じて第２の差動電流の他方の差動電流Ｉ１Ｄを出力する。
【００２５】
第２の基準電流源２２は、Ｎチャネル型のトランジスタＭ１Ｆ、Ｍ１Ｇを有する。トランジスタＭ１ＦのゲートとトランジスタＭ１Ｇのゲートは、共通接続される。そして、トランジスタＭ１ＦのゲートとトランジスタＭ１Ｇのゲートとには、電圧源Ｖ１６の電圧が印加される。そして、トランジスタＭ１Ｆは、電圧源Ｖ１６の電圧に応じて第２の吐き出し側基準電流Ｉ１Ｆを生成する。トランジスタＭ１Ｇは、電圧源Ｖ１６の電圧に応じて第２の吸い込み側基準電流Ｉ１Ｇを生成する。なお、トランジスタＭ１Ｆのソースは接地端子ＧＮＤに接続され、ドレインはトランジスタＭ１Ｃのドレインとの接続点（例えば、ノードＮ１４）に接続される。また、トランジスタＭ１Ｇのソースは接地端子ＧＮＤに接続され、ドレインはトランジスタＭ１Ｄのドレインとの接続点（例えば、ノードＮ１５）に接続される。
【００２６】
第２の電流増幅部２１は、Ｎチャネル型のトランジスタＭ１Ｈ、Ｍ１Ｉ、Ｎチャネル型のトランジスタＭ１Ｊ〜Ｍ１Ｍを有する。トランジスタＭ１Ｈ、Ｍ１Ｉは、ゲートが共通に接続される。そして、トランジスタＭ１Ｈ、Ｍ１Ｉのゲートには、電圧源Ｖ１４の電圧が印加される。トランジスタＭ１Ｈのソースは、トランジスタＭ１Ｃのドレインとの接続点であるノードＮ１４に接続される。トランジスタＭ１Ｉのソースは、トランジスタＭ１Ｄのドレインとの接続点であるノードＮ１５に接続される。トランジスタＭ１Ｈ、Ｍ１Ｉは、電圧源Ｖ１４の電圧に応じた電圧をソース側に発生させる。電圧源Ｖ１４は定電圧源であるため、トランジスタＭ１Ｈ、Ｍ１Ｉのソース側電圧は、電圧源Ｖ１４が生成する定電圧の値に応じて安定する。これにより、トランジスタＭ１Ｆ、Ｍ１Ｇのソースドレイン間の電圧が安定するため、第２の吸い込み側基準電流Ｉ１Ｇ及び第２の吐き出し側基準電流Ｉ１Ｆの値が安定する。
【００２７】
トランジスタＭ１Ｊ、Ｍ１Ｋは、ゲートが共通に接続される。そして、トランジスタＭ１Ｊ、Ｍ１Ｋのゲートには、電圧源Ｖ１３の電圧が印加される。トランジスタＭ１Ｊのソースは、トランジスタＭ１Ｌのドレインと接続される。トランジスタＭ１Ｋのソースは、トランジスタＭ１Ｍのドレインと接続される。トランジスタＭ１Ｊ、Ｍ１Ｋは、電圧源Ｖ１３の電圧に応じた電圧をソース側に発生させる。電圧源Ｖ１３は定電圧源であるため、トランジスタＭ１Ｊ、Ｍ１Ｋのソース側電圧は、電圧源Ｖ１３が生成する定電圧の値に応じて安定する。これにより、トランジスタＭ１Ｌ、Ｍ１Ｍのソースドレイン間の電圧が安定する。そして、トランジスタＭ１Ｌ、Ｍ１Ｍにより構成されるカレントミラー回路の電流ミラー比が安定する。トランジスタＭ１Ｌ、Ｍ１Ｍは、ゲートが共通に接続され、この共通接続点はトランジスタＭ１Ｊのドレインに接続される。以下、この接続点をノードＮ１６と称す。トランジスタＭ１Ｌのソースは、接地端子ＧＮＤに接続される。また、トランジスタＭ１Ｌのドレインは、トランジスタＭ１Ｊのソースと接続される。トランジスタＭ１Ｍのソースは、接地端子ＧＮＤに接続される。また、トランジスタＭ１Ｍのドレインは、トランジスタＭ１Ｋのソースと接続される。
【００２８】
第２の電流増幅部２１では、第２の吐き出し側基準電流Ｉ１Ｆと第２の差動電流の一方の差動電流Ｉ１Ｃとの差分となる電流Ｉ１Ｈを生成する。そして、電流Ｉ１ＨをトランジスタＭ１Ｌ、Ｍ１Ｍにより構成されるカレントミラー回路で折り返して第２の吐き出し側出力電流Ｉ１Ｋを生成する。また、第２の電流増幅部２１では、第２の吸い込み側基準電流Ｉ１Ｇと第２の差動電流の他方の差動電流Ｉ１Ｄとの差分に基づき第２の吸い込み側出力電流Ｉ１Ｉを生成する。
【００２９】
差動増幅器１では、第１の電流増幅部１１と第２の電流増幅部２１の出力が、ともに出力端子に接続される。具体的には、第１の電流増幅部１１において第１の吐き出し側出力電流Ｉ１８を出力する第１の吐き出し出力端子と、第２の電流増幅部２１において第２の吐き出し側出力電流Ｉ１Ｋを出力する第２の吐き出し出力端子と、が第１の出力端子ＯＰに接続される。また、第１の電流増幅部１１において第１の吸い込み側出力電流Ｉ１６を出力する第１の吸い込み出力端子と、第２の電流増幅部２１において第２の吸い込み側出力電流Ｉ１Ｉを出力する第２の吐き出し出力端子と、が第２の出力端子ＯＰに接続される。このような構成に基づき差動増幅器１は、第１の吐き出し側出力電流Ｉ１８と第２の吐き出し側出力電流Ｉ１Ｋとを合成した吐き出し側出力電流ＩＯＰを第１の出力端子ＯＰから出力する。また、第２の吸い込み側出力電流Ｉ１６と第２の吸い込み側出力電流Ｉ１Ｉとを合成した吸い込み側出力電流ＩＯＭを第２の出力端子ＯＮから出力する。
【００３０】
次に、本実施の形態にかかる差動増幅器１の動作について説明する。差動増幅器１では、入力信号の信号レベルにより動作が異なるため、入力信号の信号レベル毎にその動作を説明する。また、以下の説明では、入力端子ＩＰを介して入力される信号の信号レベルをＶＩＰ、入力端子ＩＭを介して入力される信号の信号レベルをＶＩＭ、Ｎチャネル型トランジスタの閾値電圧をＶｔｈｎ、Ｐチャネル型トランジスタの閾値電圧をＶｔｈｐで示す。
【００３１】
まず、ＶＩＰ及びＶＩＭが０Ｖ以上であって、Ｖｔｈｎ以下である第１の動作条件（０≦ＶＩＰ、ＶＩＭ≦Ｖｔｈｎ）の場合における動作について説明する。第１の動作条件では、第１の差動対１０は、正常に動作しない。そのため、第１の差動電流Ｉ１１、Ｉ１２は無視できるほど小さくなる。一方、第２の差動対２０は正常に動作する。
【００３２】
この第１の動作条件では、差動入力電圧（ＶＩＰ−ＶＩＭ）が正（プラス）の方向へ拡大すると、トランジスタＭ１Ｃに流れる電流Ｉ１Ｃが小さくなる。これにより、電流Ｉ１Ｈが増加する。そして、この電流Ｉ１Ｈの増加に伴って、第２の吐き出し側出力電流Ｉ１Ｋが増加する。つまり、吐き出し側出力電流ＩＯＰが増加する。また、トランジスタＭ１Ｄに流れる電流Ｉ１Ｄが大きくなる。これにより、第２の吸い込み側電流Ｉ１Ｉが減少する。つまり、吸い込み側出力電流ＩＯＭが減少する。
【００３３】
一方、第１の動作条件において、差動入力電圧（ＶＩＰ−ＶＩＭ）が負（マイナス）の方向へ拡大すると、トランジスタＭ１Ｃに流れる電流Ｉ１Ｃが大きくなる。これにより、電流Ｉ１Ｈが減少する。そして、この電流Ｉ１Ｈの減少に伴って、第２の吐き出し側出力電流Ｉ１Ｋが減少する。つまり、吐き出し側出力電流ＩＯＰが減少する。また、トランジスタＭ１Ｄに流れる電流Ｉ１Ｄが小さくなる。これにより、第２の吸い込み側電流Ｉ１Ｉが増加する。つまり、吸い込み側出力電流ＩＯＭが増加する。
【００３４】
次に、ＶＩＰ及びＶＩＭがＶＤＤ（電源電圧）−Ｖｔｈｐ以上であって、ＶＤＤ以下である第２の動作条件（（ＶＤＤ−Ｖｔｈｐ）≦ＶＩＰ、ＶＩＭ≦ＶＤＤ）の場合における動作について説明する。第２の動作条件では、第１の差動対１０は、正常に動作する。一方、第２の差動対２０は正常に動作しない。そのため、第２の差動電流Ｉ１Ｃ、Ｉ１Ｄは無視できるほど小さくなる。
【００３５】
この第２の動作条件では、差動入力電圧（ＶＩＰ−ＶＩＭ）が正（プラス）の方向へ拡大すると、トランジスタＭ１２に流れる電流Ｉ１２が小さくなる。これにより、第１の吐き出し側出力電流Ｉ１８が増加する。つまり、吐き出し側出力電流ＩＯＰが増加する。また、トランジスタＭ１１に流れる電流Ｉ１１が大きくなる。これにより、電流Ｉ１７が減少する。そして、この電流Ｉ１７の減少に伴って、第１の吸い込み側出力電流Ｉ１６が減少する。つまり、吸い込み側出力電流ＩＯＭが減少する。
【００３６】
一方、第２の動作条件において、差動入力電圧（ＶＩＰ−ＶＩＭ）が負（マイナス）の方向へ拡大すると、トランジスタＭ１２に流れる電流Ｉ１２が大きくなる。これにより、第１の吐き出し側出力電流Ｉ１８が減少する。つまり、吐き出し側出力電流ＩＯＰが減少する。また、トランジスタＭ１１に流れる電流Ｉ１１が小さくなる。これにより、電流Ｉ１７が増加する。そして、この電流Ｉ１７の増加に伴って、第１の吸い込み側出力電流Ｉ１６が増加する。つまり、吸い込み側出力電流ＩＯＭが増加する。
【００３７】
次に、ＶＩＰ及びＶＩＭがＶｔｈｎ以上であって、ＶＤＤ−Ｖｔｈｐ以下である第３の動作条件（Ｖｔｈｎ≦ＶＩＰ、ＶＩＭ≦（ＶＤＤ−Ｖｔｈｐ））の場合における動作について説明する。第３の動作条件では、第１の差動対１０及び第２の差動対２０のいずれものが、正常に動作する。
【００３８】
この第３の動作条件では、第１の動作条件における第２の差動対２０に応じた動作と、第２の動作条件における第１の差動対１０の動作に応じた動作と、を組み合わせた動作となる。つまり、差動入力電圧の変動に応じて、第１の吐き出し側出力電流Ｉ１８及び第１の吸い込み側出力電流Ｉ１６と、第２の吐き出し側出力電流Ｉ１Ｋ及び第２の吸い込み側出力電流Ｉ１Ｉとが出力される。そして、第１の出力端子ＯＰにおいて、第１の吐き出し側出力電流Ｉ１８と第２の吐き出し側出力電流Ｉ１Ｋとが合成され吐き出し側出力電流ＩＯＰが出力される。また、第２の出力端子ＯＮにおいて、第１の吸い込み側出力電流Ｉ１６と第２の吸い込み側出力電流Ｉ１Ｉとが合成され吸い込み側出力電流ＩＯＭが出力される。
【００３９】
上記説明より、本実施の形態における差動増幅器１では、高電位側の同相入力電圧に対しては、第１の差動対１０を主に動作させて出力電流ＩＯＰ、ＩＯＭを生成し、低電位側の同相入力電圧に対しては、第２の差動対２０を主に動作させて出力電流ＩＯＰ、ＩＯＭを生成する。そして、第１の差動対１０に対応した第１の電流増幅部１１の出力と第２の差動対２０に対応した第２の電流増幅部２１の出力とを同じ出力端子に接続することで、２つの電流増幅部において生成された出力電流を合成する。
【００４０】
これにより、本実施の形態にける差動増幅器１は、入力信号の信号レベルが接地電位から電源電位に至る広い範囲で変動する場合であっても、この入力信号の同相電圧にかかわらず入力信号を適切に扱うことが可能になる。また、差動増幅器１では、第１の電流増幅部１１におけるトランジスタＭ１３〜Ｍ１６により第１の差動対１０に対応した電流同相帰還回路を構成し、第２の電流増幅部２１におけるトランジスタＭ１Ｊ〜Ｍ１Ｋにより第２の差動対に対応した電流同相帰還回路を構成する。電流同相帰還回路では、出力信号の同相電圧と所定の基準値とを比較することがないため、トランジスタの製造ばらつき等による回路の誤動作がない。
【００４１】
実施の形態２
実施の形態２にかかる差動増幅器２の回路図を図２に示す。図２に示すように、差動増幅器２は、実施の形態１にかかる差動増幅器１に出力バッファ３０を加えたものである。出力バッファ３０は、定電流源３１、３２、出力トランジスタＰＤ、ＮＤを有する。定電流源３１は、差動増幅器１において吸い込み側出力電流ＩＯＭが出力されるノード（以下ノードＮ１８と称す）と電源端子ＶＤＤとの間に接続される。定電流源３２は、差動増幅器１において吐き出し側出力電流ＩＯＰが出力されるノード（以下ノードＮ１７と称す）と接地端子ＧＮＤとの間に接続される。出力トランジスタＰＤは、例えば、Ｐチャネル型トランジスタで構成される。出力トランジスタＰＤは、ソースが電源端子ＶＤＤに接続され、ゲートがノードＮ１８に接続され、ドレインが第１の出力端子ＯＰ２に接続される。出力トランジスタＮＤは、例えば、Ｎチャネル型トランジスタで構成される。出力トランジスタＮＤは、ソースが接地端子ＧＮＤに接続され、ゲートがノードＮ１７に接続され、ドレインが第２の出力端子ＯＮ２に接続される。
【００４２】
そして、出力バッファ３０では、ノードＮ１８に定電流源３１が出力する電流Ｉｓ１と吸い込み側出力電流ＩＯＭとの差分に基づき第１の制御電圧が発生し、出力トランジスタＰＤが第１の制御電圧に基づき動作することで、吸い込み側出力電流ＩＯＭを増幅した吐き出し側出力電流を出力する。また、ノードＮ１７に定電流源３２が出力する電流Ｉｓ２と吐き出し側出力電流ＩＯＰとの差分に基づき第２の制御電圧が発生し、出力トランジスタＮＤが第２の制御電圧に基づき動作することで、吐き出し側出力電流ＩＯＰを増幅した吸い込み側出力電流を出力する。
【００４３】
差動増幅器２のように出力バッファ３０を設けることで、後段回路の駆動に多くの電流が必要な場合に対応することができる。なお、実施の形態１、２のいずれにおいても、第１、第２の出力端子を互いに接続して一つの出力端子とすることが可能である。
【００４４】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、本発明にかかる差動増幅器は、バイポーラトランジスタを用いても構成することが可能である。この場合、Ｎチャネル型トランジスタをＮＰＮトランジスタで置き換え、Ｐチャネル型トランジスタをＰＮＰトランジスタで置き換える。このとき、バイポーラトランジスタのエミッタはＭＯＳＦＥＴのソースに相当し、バイポーラトランジスタのコレクタはＭＯＳＦＥＴのドレインに相当し、バイポーラトランジスタのベースはＭＯＳＦＥＴのベースに相当する。
【図面の簡単な説明】
【００４５】
【図１】実施の形態１にかかる差動増幅器の回路図である。
【図２】実施の形態２にかかる差動増幅器の回路図である。
【図３】従来の差動増幅器の回路図である。
【符号の説明】
【００４６】
１、２ 差動増幅器
１０、２０ 差動対
１１、２１ 電流増幅部
１２、２２ 基準電流源
３０ 出力バッファ
３１、３２ 定電流源
ＮＤ、ＰＤ 出力トランジスタ
Ｉ１０〜Ｉ１２、Ｉ１６〜Ｉ１８ 電流
Ｉ１Ｃ〜Ｉ１Ｅ、Ｉ１Ｈ、Ｉ１Ｉ、Ｉ１Ｋ 電流
Ｉ１Ａ、Ｉ１Ｂ、Ｉ１Ｆ、Ｉ１Ｇ 基準電流
ＩＯＭ、ＩＯＰ 出力電流
Ｉｓ１、Ｉｓ２ 電流
ＩＭ、ＩＰ 入力端子
ＯＮ、ＯＰ、ＯＮ２、ＯＰ２ 出力端子
Ｍ１０〜Ｍ１８ トランジスタ
Ｍ１Ａ〜Ｍ１Ｍ トランジスタ
Ｎ１１〜Ｎ１８ ノード
Ｖ１１〜Ｖ１６ 電圧源
ＶＤＤ 電源端子
ＧＮＤ 接地端子
【特許請求の範囲】
【請求項１】
第１の導電型のトランジスタで構成され、入力信号を受けて第１の差動電流を出力する第１の差動対と、
前記第１の差動電流に基づき、第１の吐き出し側出力電流及び第１の吸い込み側出力電流をそれぞれ第１の出力端子及び第２の出力端子に対して出力する第１の電流増幅部と、
第２の導電型のトランジスタで構成され、前記入力信号を受けて第２の差動電流を出力する第２の差動対と、
前記第２の差動電流に基づき、第２の吐き出し側出力電流及び第２の吸い込み側出力電流をそれぞれ前記第１の出力端子及び前記第２の出力端子に対して出力する第２の電流増幅部と、
を有する差動増幅器。
【請求項２】
第１の吐き出し側基準電流と第１の吸い込み側基準電流とを出力する第１の基準電流源と、
第２の吐き出し側基準電流と第２の吸い込み側基準電流とを出力する第２の基準電流源と、を有し、
前記第１の吐き出し側出力電流は、前記第１の吐き出し側基準電流と前記第１の差動電流の一方の第１の差動電流との差分により生成され、
前記第１の吸い込み側出力電流は、前記第１の吸い込み側基準電流と前記第１の差動電流の他方の第１の差動電流との差分により生成され、
前記第２の吐き出し側出力電流は、前記第２の吐き出し側基準電流と前記第２の差動電流の一方の第２の差動電流との差分により生成され、
前記第２の吸い込み側出力電流は、前記第２の吸い込み側基準電流と前記第２の差動電流の他方の第２の差動電流との差分により生成される請求項１に記載の差動増幅器。
【請求項３】
前記第１の出力端子から出力される吐き出し側出力電流及び前記第２の出力端子から出力される吸い込み側出力電流をそれぞれ増幅して出力する出力バッファを有する請求項１又は２に記載の差動増幅器。
【請求項４】
第１の導電型のトランジスタで構成され、入力信号を受けて第１の差動電流を出力する第１の差動対と、
第１の吐き出し側基準電流と第１の吸い込み側基準電流とを出力する第１の基準電流源と、
前記第１の吐き出し側基準電流と前記第１の差動電流の一方の第１の差動電流との差分により生成される第１の吐き出し側出力電流を第１の出力端子に対して出力し、前記第１の吸い込み側基準電流と前記第１の差動電流の他方の第１の差動電流との差分により生成される第１の吸い込み側出力電流を第２の出力端子に対して出力する第１の電流増幅部と、
第２の導電型のトランジスタで構成され、前記入力信号を受けて第２の差動電流を出力する第２の差動対と、
第２の吐き出し側基準電流と第２の吸い込み側基準電流とを出力する第２の基準電流源と、
前記第２の吐き出し側基準電流と前記第２の差動電流の一方の第２の差動電流との差分により生成される第２の吐き出し側出力電流を前記第１の出力端子に対して出力し、前記第２の吸い込み側基準電流と前記第２の差動電流の他方の第２の差動電流との差分により生成される第２の吸い込み側出力電流を前記第２の出力端子に対して出力する第２の電流増幅部と、
を有する差動増幅器。
【請求項５】
前記第１の出力端子から出力される吐き出し側出力電流及び前記第２の出力端子から出力される吸い込み側出力電流をそれぞれ増幅して出力する出力バッファを有する請求項４に記載の差動増幅器。
【請求項１】
第１の導電型のトランジスタで構成され、入力信号を受けて第１の差動電流を出力する第１の差動対と、
前記第１の差動電流に基づき、第１の吐き出し側出力電流及び第１の吸い込み側出力電流をそれぞれ第１の出力端子及び第２の出力端子に対して出力する第１の電流増幅部と、
第２の導電型のトランジスタで構成され、前記入力信号を受けて第２の差動電流を出力する第２の差動対と、
前記第２の差動電流に基づき、第２の吐き出し側出力電流及び第２の吸い込み側出力電流をそれぞれ前記第１の出力端子及び前記第２の出力端子に対して出力する第２の電流増幅部と、
を有する差動増幅器。
【請求項２】
第１の吐き出し側基準電流と第１の吸い込み側基準電流とを出力する第１の基準電流源と、
第２の吐き出し側基準電流と第２の吸い込み側基準電流とを出力する第２の基準電流源と、を有し、
前記第１の吐き出し側出力電流は、前記第１の吐き出し側基準電流と前記第１の差動電流の一方の第１の差動電流との差分により生成され、
前記第１の吸い込み側出力電流は、前記第１の吸い込み側基準電流と前記第１の差動電流の他方の第１の差動電流との差分により生成され、
前記第２の吐き出し側出力電流は、前記第２の吐き出し側基準電流と前記第２の差動電流の一方の第２の差動電流との差分により生成され、
前記第２の吸い込み側出力電流は、前記第２の吸い込み側基準電流と前記第２の差動電流の他方の第２の差動電流との差分により生成される請求項１に記載の差動増幅器。
【請求項３】
前記第１の出力端子から出力される吐き出し側出力電流及び前記第２の出力端子から出力される吸い込み側出力電流をそれぞれ増幅して出力する出力バッファを有する請求項１又は２に記載の差動増幅器。
【請求項４】
第１の導電型のトランジスタで構成され、入力信号を受けて第１の差動電流を出力する第１の差動対と、
第１の吐き出し側基準電流と第１の吸い込み側基準電流とを出力する第１の基準電流源と、
前記第１の吐き出し側基準電流と前記第１の差動電流の一方の第１の差動電流との差分により生成される第１の吐き出し側出力電流を第１の出力端子に対して出力し、前記第１の吸い込み側基準電流と前記第１の差動電流の他方の第１の差動電流との差分により生成される第１の吸い込み側出力電流を第２の出力端子に対して出力する第１の電流増幅部と、
第２の導電型のトランジスタで構成され、前記入力信号を受けて第２の差動電流を出力する第２の差動対と、
第２の吐き出し側基準電流と第２の吸い込み側基準電流とを出力する第２の基準電流源と、
前記第２の吐き出し側基準電流と前記第２の差動電流の一方の第２の差動電流との差分により生成される第２の吐き出し側出力電流を前記第１の出力端子に対して出力し、前記第２の吸い込み側基準電流と前記第２の差動電流の他方の第２の差動電流との差分により生成される第２の吸い込み側出力電流を前記第２の出力端子に対して出力する第２の電流増幅部と、
を有する差動増幅器。
【請求項５】
前記第１の出力端子から出力される吐き出し側出力電流及び前記第２の出力端子から出力される吸い込み側出力電流をそれぞれ増幅して出力する出力バッファを有する請求項４に記載の差動増幅器。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００９−２４６９３４（Ｐ２００９−２４６９３４Ａ）
【公開日】平成２１年１０月２２日（２００９．１０．２２）
【国際特許分類】
【出願番号】特願２００８−２２０３９１（Ｐ２００８−２２０３９１）
【出願日】平成２０年８月２８日（２００８．８．２８）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２１年１０月２２日（２００９．１０．２２）
【国際特許分類】
【出願日】平成２０年８月２８日（２００８．８．２８）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]