【課題】トレンチ埋め込みエピタキシャル成長の制御パラメータを変更した際にエピタキシャルの成長反応の変化傾向を簡便に知ることができ、結果として、最適な成長条件を簡便に見つけ出すことが可能な、トレンチ埋め込みエピタキシャル成長条件の最適化方法を提供する。
【解決手段】シリコンソースガスにエッチングガスを混合した混合ガスを原料ガスとし、この原料ガスをＨ₂キャリアガスで流通させることにより、シリコン基板表面に形成したトレンチ内部にエピタキシャル層を成長させてトレンチ内部をエピタキシャル層で埋め込む工程を含む半導体基板の製造方法における、トレンチ内部をエピタキシャル層で埋め込む際のエピタキシャル成長の最適条件を求める方法であって、ある特定のアスペクト比のトレンチ内部を埋め込む際のエピタキシャル成長の最適条件をエピタキシャル成長速度のＨ₂キャリアガスの流量依存性により求めることを特徴とする。 （もっと読む）

【課題】シリコンやゲルマニウムのようなＩＶ族半導体材料を、半導体表面上に、絶縁表面上への堆積無しに選択的に堆積する方法を提供する。
【解決手段】半導体プロセスで半導体材料の選択成長を行う方法が、第１領域１１と第２領域１２とを含むパターニングされた基板１０を提供する工程を含み、第１領域１１は露出した第１半導体材料を含み、第２領域１２は露出した絶縁材料を含む。この方法は、更に、第２半導体材料の前駆体、Ｃｌ化合物とは応性しないキャリアガス、および錫テトラクロライド（ＳｎＣｌ_４）を供給することにより、第１領域の第１半導体材料の上に第２半導体材料の膜を選択的に形成する工程を含む。錫テトラクロライドは、第２領域の絶縁材料上への第２半導体材料の堆積を阻害する。 （もっと読む）

【課題】本発明は、基板のエピタキシャル成長面上にエピタキシャル層を成長させることに用いるマスク及びその使用方法に関する。
【解決手段】本発明のマスクにおいては、前記基板のエピタキシャル成長面上に複数の空隙を有する複数のパターン化カーボンナノチューブ層が形成される。前記パターン化カーボンナノチューブ層で前記基板のエピタキシャル成長面を覆う際に、前記基板のエピタキシャル成長面の一部は前記パターン化カーボンナノチューブ層の複数の空隙から露出される。エピタキシャル層は、前記基板の露出されたエピタキシャル成長面から成長される。 （もっと読む）

【課題】炭素を含む膜を選択成長させること。
【解決手段】主面上にトレンチとポストが形成された基板１３上に、選択的に炭素を有した膜を、プラズマＣＶＤ法により堆積する選択成膜方法である。基板を設置する反応室１１において、第１電力により、膜の原料ガスのプラズマを生成し、反応室と連通し、区画された補助空間２１において、第２電力により、基板に対してエッチング性を有するガスのプラズマを生成して、反応室に、イオン及びラジカルを供給する。反応室において、基板の主面に垂直方向に電界を発生させるバイアス電圧を制御して、基板のポストの上面、トレンチの側面及び底面に至るイオン量を制御する。第１電力、第２電力、バイアス電圧を制御することにより、基板の前記ポストの上面、トレンチの側面及び底面のうちの選択された１つの面、又は、２つの面に対して、膜を成膜する。 （もっと読む）

【課題】 従来の方法と比較して、短時間で凹部の全体に導電材を埋め込むことができる技術を提供する。
【解決手段】 本願に係る導電材の埋め込み方法は、半導体装置の製造過程において表面に形成される凹部２２に導電材を埋め込む方法に関する。この方法は、凹部２２の少なくとも底面に露出する下地層１０の表面に不純物２４ａを定着させる不純物定着工程と、不純物２４ａが定着した下地層１０を利用して導電材をＶＬＳ成長させて、凹部の全体に導電材を埋め込むＶＬＳ成長工程とを有する。この方法では、ＶＬＳ成長によって凹部２２に導電材を埋め込むため、短時間で導電材を埋め込むことができる。 （もっと読む）

【課題】被成膜体の非成膜部位を除く部位に被膜を成膜するとともに、成膜部位における硬度の低下を抑制することが可能な被膜の成膜方法を提供する。
【解決手段】真空蒸着室３０内に円柱状のプラズマ３ａを発生させると共に真空蒸着室３０内に材料ガスを供給し、被成膜体である第１シャフト１０にパルス電圧を印加して第１シャフト１０の表面にＤＬＣ膜１２１を形成する。第１シャフト１０のＤＬＣ膜１２１を形成しない非成膜部位であるヨーク１１には、ＤＬＣ膜１２１を形成すべき成膜部位であるスプライン嵌合部１２との間に、スプライン嵌合部１２におけるＤＬＣ膜１２１の硬度の低下を抑制するための隔離間隔をおいて、ヨーク１１を遮蔽する治具４１を装着する。 （もっと読む）

【課題】第２半導体材料と絶縁材料とを含む基板上に、第１半導体材料を選択的に堆積する方法の提供。
【解決手段】第１半導体材料が第２半導体材料上に選択的に堆積され、この方法は、ａ）炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程と、ｂ）化学気相堆積により、基板上に第１半導体材料を堆積する工程とを含む。
【効果】特に、半導体デバイス機構の製造のための改良された方法に関する。 （もっと読む）

【課題】Ｓｉウエハなどの基板にＳｉ、ＳｉＧｅなどの半導体膜を選択成長にて成膜する際の、膜形状を平坦化させる。
【解決手段】絶縁体面間に半導体面が露出された第一基板の対向面に絶縁体面が露出された第二基板を配置した状態で反応室内へ搬送する第一工程と、前記反応室内を加熱するとともに前記反応室内へ少なくともシリコン含有ガスと該シリコン含有ガスとは異なる塩素含有ガスとを供給して、少なくとも前記第一基板の半導体面に選択的に平坦な表面を有するシリコン含有膜を形成する第二工程と、を有する。 （もっと読む）

【課題】成膜材料のマスクパターンへの付着を低減し、大型の被処理基板の成膜にも好適な光ＣＶＤ装置を提供する。
【解決手段】処理室と、該処理室内に設けられ、被処理体を載置するための基板載置部と、載置された前記被処理体の表面にＶＵＶ光を照射するためのＶＵＶ光源を備えた光ＣＶＤ装置であって、前記処理室の内部に、更に、前記被処理体の表面に接触して配置されるマスクを設け、このマスクの本体２０１には、梁２０２と共に、成膜用ガスの付着を抑制する温度（１００℃）に前記マスクを保持するための熱線２０３が一体に設けられ、又は、フレーム２０５にも前記マスクの温度を当該温度に保持するための熱線や加熱配管が一定に形成されている。 （もっと読む）

【課題】 本発明の目的は、ビーム誘起堆積を用いて、極低温で基板上に材料を堆積するように改善した方法を供することである。
【解決手段】 ビーム誘起堆積を用いることによって、極低温にて基板上に材料を堆積する方法。前駆体気体が、前記基板の極低温よりも低い融点を有する化合物の群から選ばれる。好適には、前記前駆体気体は、所望の極低温にて0.5〜0.8の付着係数を有する化合物の群から選ばれる。この結果、前記前駆体気体は、前記所望の極低温にて、前記基板表面に吸着する前駆体分子と前記基板表面から脱離する前駆体気体分子との間で平衡に到達する。適切な前駆体気体は、アルカン、アルケン、又はアルキンを有して良い。-50℃〜-85℃の極低温では、ヘキサンが材料を堆積する前駆体気体として用いられて良い。-50℃〜-180℃の極低温では、プロパンが前駆体気体として用いられて良い。 （もっと読む）