【課題】本発明は、エラー処理方法及び情報処理装置に関し、ハーバードアーキテキチャを有するＣＰＵの命令バス又はデータバスで発生したバスエラーを適切に処理可能とすることを目的とする。
【解決手段】ＣＰＵのバスで発生したエラーを処理するエラー処理方法において、ＣＰＵの命令バス及びデータバスのうち少なくとも一方のバスで発生したバスエラーをバスエラー入力手段によりＣＰＵに入力し、バスエラーをＣＰＵ内のバスエラーカウンタでカウントし、バスエラーカウンタの値に基づいてＣＰＵに接続されたメモリ部の領域を指定するように構成する。 （もっと読む）

【課題】プロセス制御システムにおいて使用する機能ブロックの動作を修正変更するための方法、このような修正を可能とする動的モディファイア機能ブロック、及び機能ブロックを提供する。
【解決手段】本発明の機能ブロックは、プロセス制御システムでの使用に向けて機械可読媒体に格納され、プロセス制御システムと関連したアルゴリズムを機械に実行させる基礎機能ブロックと、少なくとも一つの動的モディファイア機能ブロックを機械に削除又はインスタンス化させる該基礎機能ブロックの中にある少なくとも一つの属性を含む。 （もっと読む）

【課題】データ書き換え専用の読み出し部を不要とする携帯端末を提供する。
【解決手段】端末制御プログラムが記憶されているフラッシュメモリ７と、ＲＡＭ８と、外部記憶媒体１０に記憶された更新予定の端末制御プログラムを読み出してＲＡＭ８に記憶させる読み出し部１１と、ＲＡＭ８に記憶された端末制御プログラムをフラッシュメモリ７に書き込む書き込み部１２と、読み出し部１１及び書き込み部１２の動作を制御する制御部６とを備え、制御部６は特殊モード遷移コマンドを受信した場合に、端末制御プログラムの書き換えを実行可能とするモードに携帯端末Ｔを遷移させ、前記モードにある状態において書き換えコマンドを受信すると、外部記憶媒体１０に記憶された更新予定の端末制御プログラムを読み出してＲＡＭ８に記憶させ、次いでフラッシュメモリ７に記憶された端末制御プログラムをＲＡＭ８に記憶された端末制御プログラムに書き換えるように制御する。 （もっと読む）

【課題】
マイコン内臓のI/O回路は、マイコンのハードウェア仕様での動作範囲に制限されるため、新規の通信プロトコルや従来ある通信仕様に比べて、更に高速になった通信プロトコルを検出するには、一度、設計/製作した通信ラインモニター装置としての電子回路を変更、もしくは、電子回路の追加を行う必要があり、通信ラインモニター装置の再設計/製作しなければならないという問題を有していた。
【解決手段】
FPGA内部のUSER LOGIC回路4は、通信プロトコルに合わせて、プログラムにより通信信号検出の論理回路を変更できるため、通信ラインモニター装置としての電子回路を変更、もしくは、回路の追加が容易となり、通信ラインモニター装置の再設計/製作の必要が無くなり、複数の通信プロトコルに対応できる汎用的な使い方ができる。 （もっと読む）

【課題】ＲＯＭに格納されているプログラムを修正するために、プログラム修正用のデータの入力及び送信を効率良く行うことのできる送信装置を提供すること。
【解決手段】プログラムを記憶するＲＯＭと、ＣＰＵと、ＣＰＵがデータを読み書き可能な不揮発性メモリと、外部からの信号を受信する受信部と、を備える電子機器を操作するための信号を送信する送信装置である。送信装置は、電子機器に送信されるデータを一時記憶するメモリを備え、ＲＯＭに格納されたプログラムを修正するためのデータをメモリに格納して、所定の操作がされたとき、メモリに格納されたデータを送信する。 （もっと読む）

【課題】再起動をしなくても、更新後のデバイスドライバの処理を実行することが可能な情報処理装置、情報処理方法、情報処理プログラムを提供することを目的とする。
【解決手段】情報処理装置１０は、更新された更新デバイスドライバを格納する記憶領域５０を有する。情報処理装置１０にインストールされた既存のデバイスドライバ３０は、記憶領域５０に格納された更新デバイスドライバが、デバイスドライバ３０よりも新しいバージョンであった場合、記憶領域５０より更新デバイスドライバを読み込んで実行させることにより、情報処理装置１０を再起動せずに更新デバイスドライバの処理を実行する。 （もっと読む）

【課題】プログラムの更新処理を適切に実行することのできる画像形成装置、プログラム更新方法及びプログラムの提供を目的とする。
【解決手段】プログラムを実行し前記プログラムを更新可能な画像形成装置であって、更新前のプログラム又は更新前のプログラムの複製を保存して、前記プログラムの更新処理を実行することにより更新プログラムを生成し、前記更新プログラムを起動対象とさせる更新手段と、前記更新プログラムの起動の成否を判定し、該成否を示す情報を記憶装置に記録する起動成否判定手段と、前記起動の成否を示す情報に基づいて前記更新プログラムの起動の成否を確認し、起動に失敗しているときに、保存されている更新前のプログラムを起動対象とさせる復元手段とを有することにより上記課題を解決する。 （もっと読む）

【課題】半導体モジュールの温度が変動しても、半導体モジュールに設けられたチャネル回路が正常に通信を行うこと。
【解決手段】 第１高速チャネル回路１０２を有するプロセッサモジュール１００と、第１高速チャネル回路１０２と通信を行う第２高速チャネル回路１１１を有するブリッジコントローラ１１０と、プロセッサモジュール１００の温度を取得する温度取得部１２４と、前記取得した温度が設定温度以上であるか否を判別し、前記設定温度以上であると判別した場合に、第１高速チャネル回路１０２と第２高速チャネル回路１１１との通信の初期化を実行するための命令を前記第１の半導体モジュールおよび第２の半導体モジュールに発行する初期化制御部１２１とを具備する。 （もっと読む）

【課題】ユーザの運用状態に対応してソフトウェアを更新するソフトウェア更新装置，ソフトウェア更新方法，およびプログラムを提供する。
【解決手段】ソフトウェア更新装置が，装置の起動条件を表す起動条件情報と，この装置の起動原因を表す起動原因情報とを記憶する記憶部と，起動条件情報に従って，装置を起動させる起動処理部と，装置の起動と対応して，記憶部の起動原因情報を書き換える書換処理部と，起動原因情報に基づいて，ソフトウェアの更新の有無を決定する決定部と，決定部での決定に基づいて，ソフトウェアを更新する更新処理部と，を具備する。 （もっと読む）

再構成可能なハードウェア・アーキテクチャが、ＩＣアーキテクチャ１５の静的な部分および再構成可能な部分をそれぞれ定義するＡＳＩＣ １９および埋め込みＦＰＧＡ １８をシステム・オン・チップ１の形で備えている。着信するイーサネットまたは他の形式のパケットがパケット・フィルタ１４に渡され、パケット・フィルタ１４が、これらのパケットに再構成データが含まれていることを検出する。この再構成データを用いてＦＰＧＡ １８が更新される。
（もっと読む）